CN108701672B - 具有纳米结构能量存储装置的***件 - Google Patents

具有纳米结构能量存储装置的***件 Download PDF

Info

Publication number
CN108701672B
CN108701672B CN201780012755.5A CN201780012755A CN108701672B CN 108701672 B CN108701672 B CN 108701672B CN 201780012755 A CN201780012755 A CN 201780012755A CN 108701672 B CN108701672 B CN 108701672B
Authority
CN
China
Prior art keywords
nanostructures
electrode
interposer
conductive
conductive nanostructures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780012755.5A
Other languages
English (en)
Other versions
CN108701672A (zh
Inventor
M·沙菲克·卡比尔
安德斯·约翰逊
***·阿明萨利姆
彼得·埃诺克松
文森特·德马里
里卡德·安德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smoltek AB
Original Assignee
Smoltek AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smoltek AB filed Critical Smoltek AB
Publication of CN108701672A publication Critical patent/CN108701672A/zh
Application granted granted Critical
Publication of CN108701672B publication Critical patent/CN108701672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种***件装置，包括：***件基底；多个导电通孔，其延伸穿过***件基底；导体图案，其在***件基底上；以及纳米结构能量存储装置。纳米结构能量存储装置包括：形成在***件基底上的至少第一多个导电纳米结构；嵌入了第一多个导电纳米结构中的每个纳米结构的导电控制材料；连接至第一多个纳米结构中的每个纳米结构的第一电极；通过导电控制材料与第一多个纳米结构中的每个纳米结构分开的第二电极，其中，第一电极和第二电极被配置成允许纳米结构能量存储装置与集成电路电连接。

Description

具有纳米结构能量存储装置的***件
技术领域
本发明涉及***件装置，***件装置用于布置在电子装置与装置基底之间，以通过所述***件装置使第一电子装置和装置基底互连。本发明还涉及制造这种***件装置的方法。
背景技术
电子装置需要电能来操作。在便携式电子装置中，通常提供电池，并且从电池汲取电能以向包括在电子装置中的集成电路供力。此外，不断提高***级性能的许多驱动因素，包括但不限于在较高的数据传输速率的情况下的较小的形状因子、信号完整性、存储器带宽、功率和热管理能力等。最重要的是，现今的集成和便携式产品正不断努力以改进至少这些指标。硅通孔(Through Silicon Via)(TSV)技术的成熟为紧密地一起共存在小形状因子组件中的逻辑、模拟、传感器和存储器的同构和异构集成开辟了巨大的可能性。此外，TSV技术的突破和成熟使得将***件封装技术提高到下一水平的可能性能够开发。在专利US8426961B2、US8928132B2、US8426961B2、US8263434B2中公开了包括TSV的***件的一些良好示例。***件技术的适应性在半导体工业中正在稳步增长。***件技术带来了诸多好处，包括使得能够实现异构管芯封装、借助TSV的较短的互连线、集成无源器件(IPD)、垂直封装集成等。这种集成能够获得高密度I/O，从而使得不同类型的管芯(例如,逻辑管芯和存储管芯)可以彼此靠近地位于TSV***件上。这种技术也称为2.5D封装技术。此外，硅管芯可以层层堆叠于彼此顶部上，这减少了所限定部件的物理区域。这种层层堆叠被称为3D封装技术。
然而，这种稠密填充的管芯的集成可能需要付出代价。许多低功率的高速集成电路对由位于电路块中的晶体管的连续切换产生的电噪声极其敏感。该问题的已知解决方案是将电路与所谓的去耦电容器连接，以使功率波动引起的噪声最小化。去耦电容器基本上在本地存储电荷，然后电荷可以给出所需的能量以补偿晶体管切换阶段期间的任何突然波动或电压变化，并且从而使任何电压噪声最小化，使得电路可以继续平稳地工作，并且从而实现增强的性能。
还已知随着电路频率的增加，电感的影响变得更加关键。因此，一个重要的改进是使这种去耦电容器尽可能接近目的电路，由此去耦电容器应该用于减少来自互连线的寄生电感。已经采用了许多方法来生产集成的去耦电容器，例如，利用部分的栅极介电层、利用电路的金属层之间的空间、利用多层不同材料堆叠的电容器结构等。然而，这些方法需要大占地(footprint)的有源硅区域、电介质泄漏、寄生电阻，或者受到由平行板面积或处理复杂性或成本所限定的每单位面积电容增加的基本限制的限制。在专利US7416954B2中公开了不同方法的良好示例。
在专利US7518881B2中解释了在***件上具有集成的基于硅的电容器的优点。这种集成能够降低可以连接至电容器集成***件的集成(IC)电路装置上的电压噪声。本公开内容的主要进步是通过将电容器集成在IC将要连接的***件的表面，使电容器更靠近IC。在US7488624B2中公开了这种方法的变型，其中，描述了如何在***件中配置多个基于硅的集成电容器。在US8618651B1中公开了集成的电容器的又一个示例，其中，硅电容器形成在盲TSV通孔内。在US9236442B2中公开了基于硅沟槽的电容器的另一示例，其中，用高纵横比硅沟槽来制造电容器装置。在US9257383B2中公开了沟槽电容器制造方法的变型。
因此，传统的基于硅的嵌入式高纵横比沟槽电容器技术已经成熟，可用于批量生产，并且可以在现今的智能手机封装中发现它。然而，考虑到小型化的趋势，基于硅的电容器技术的潜力受到使得每单位面积的电容器密度、不期望的寄生电阻、处理期间增加的硅基底中的膜应力、升级的制造复杂性和每项功能的经济成本合适的能力的限制。
此外，对于许多集成电路，还希望在本地存储能量。然而，集成电路中的本地能量存储需要使用宝贵的空间和/或处理，这可能与标准的所谓的前端制造工艺不兼容，或者可能不是经济上有利的，或者两者兼有。
因此，显然有可以进一步改进***件组装技术的许多途径，并且所描述的本发明的公开内容旨在有助于使得具有减少的膜应力、增加的功能性的更智能、更好、更具成本效益的***件能够用作组装平台。
发明内容
鉴于现有技术的上述和其他缺点，本发明的目的是在不必修改集成电路本身的情况下提供本地能量存储和/或去耦。
根据本发明的第一方面，因此提供了一种***件装置，其布置在集成电路与装置基底之间，以通过***件装置将第一集成电路和装置基底互连，***件包括：***件基底，其具有电绝缘表面部分；多个导电通孔，其延伸穿过***件基底；导体图案，其设置在***件基底的电绝缘表面部分上，导体图案导电地连接至通孔，并限定用于与集成电路和装置基底中的至少一个连接的连接位置；以及纳米结构能量存储装置，该纳米结构能量存储装置包括：设置在***件基底的电绝缘表面部分上的至少第一多个导电纳米结构、嵌入第一多个导电纳米结构中的每个纳米结构的导电控制材料、连接至第一多个纳米结构中的每个纳米结构的第一电极、以及通过导电控制材料与第一多个纳米结构中的每个纳米结构分开的第二电极，其中，第一电极和第二电极被配置成允许纳米结构能量存储装置与集成电路电连接。
第一电极可以导电地连接至纳米结构，使得DC电流可以从第一电极流至纳米结构。
***件基底可以由绝缘材料或材料组合物制成。替选地，***件基底可以包括导电或半导电基部和形成***件基底的绝缘表面部分的绝缘涂层，其中，至少在绝缘表面部分处提供纳米结构。在实施方式中，绝缘表面部分可以是***件基底的整个表面。例如，***件基底的基底材料可以是Si/掺杂Si、GaAs、SiC或InP，并且例如，绝缘涂层可以是氧化物、氮化物或绝缘聚合物。在具有导电或半导电基底基部的实施方式中，绝缘介电层用于使不同的金属通孔和重新分配线或层彼此隔离(并且还可以与导电或半导电基部隔离)，以避免任何不希望的短路或漏电。在这种情况下，电介质层可以被有利地等离子CVD沉积或ALD沉积或旋涂在玻璃上，或者可以使用标准半导体处理方案中使用的标准氧化或氮化工艺通过氧化或氮化从基底生长出。在***件基底完全由绝缘材料制成的实施方式中，适当的材料包括玻璃、各种聚酰亚胺、氧化铝和基于环氧树脂的材料，例如，SU-8。穿过***件基底的导电通孔可以有利地设置有扩散阻挡层或介质阻挡层，以阻止金属扩散到***件基底。
导电控制材料应被理解为控制(例如，防止)第二电极与第一多个纳米结构中的纳米结构之间的电传导以允许能量存储的任何材料。
本发明基于以下实现：可以使用包括纳米结构能量存储装置的***件装置方便地提供本地能量存储以及/或者有效且紧凑的去耦。以这种方式，可以提供相当大的能量存储能力，而不需要昂贵且占用空间的外部部件。另外，可以向现有的集成电路提供本地能量存储能力。此外，***件装置可以在比典型集成电路较高的温度下进行处理，从而允许更自由地配置纳米结构和/或更具成本效益的处理。
在实施方式中，因此本发明考虑启用集成电容器***件装置，其可以被定制成满足电容器和能量存储需求两者的能量存储装置。根据本发明的***件装置的实施方式还被考虑为适合于定制对于给定电路需要或组装需求所需的电容能量密度。因此，本发明的实施方式实现了设计和几何轮廓的自由度、有成本效益的处理和工业可伸缩性。在实施方式中，本发明还允许控制作为电极材料的纳米结构的生长，以影响电极特性、关键的有效表面积增强和对电荷存储装置的几何轮廓的控制。
根据各种实施方式，第一多个导电纳米结构中的导电纳米结构可以是在***件基底上生长出的垂直纳米结构。使用生长的纳米结构允许对纳米结构的性质的扩展定制。例如，可以选择生长条件以实现每个纳米结构的大表面积的形态，这又可以增加纳米结构能量储存装置的能量存储容量。
纳米结构可以有利地是碳纳米结构，例如，碳纳米纤维、碳纳米管或碳化物衍生碳纳米结构。
根据各种实施方式，第一电极可以布置在***件基底与第一多个导电纳米结构中的每个纳米结构之间。在这些实施方式中，第一多个纳米结构中的纳米结构可以从第一电极(即，从导电材料)生长出。
根据实施方式，导电控制材料可以有利地被布置为第一多个导电纳米结构中的每个纳米结构上的保形涂层。
根据实施方式，第二电极可以覆盖导电控制材料。
在一些实施方式中，第一电极可以是第一多个纳米结构中的纳米结构与***件基底的绝缘表面部分之间的连续电极层，并且第二电极可以是覆盖导电控制材料的连续电极层，使得第二电极通过导电控制材料与第一多个纳米结构分开。在这些实施方式中，导电控制材料可以有利地与纳米结构大体共形，以提供第二电极的非常大的总面积。
此外，根据各种实施方式，纳米结构能量储存装置还可以包括嵌入导电控制材料中的第二多个导电纳米结构。如第一多个纳米结构中的纳米结构，第二多个纳米结构中的纳米结构可以有利地在***件基底上生长。
在这样的实施方式中，第二电极可以导电地连接至第二多个纳米结构中的每个纳米结构。
在一些实施方式中，第二电极可以布置在***件基底与第二多个导电纳米结构中的每个纳米结构之间。
第二多个导电纳米结构中的每个纳米结构可以有利地从第二电极生长出。
第二电极或第二电极的一部分可以替代地连接至第二多个纳米结构中的纳米结构的末端。在这样的实施方式中，可以使纳米结构在导电控制材料中生长，并嵌入在导电控制材料中，并且然后通过移除导电控制材料(例如，通过干法或湿法蚀刻或抛光)来露出纳米结构的末端。
根据另一实施方式，第一电极或第一电极的一部分也可以连接至第一多个纳米结构中的纳米结构的末端。在这样的实施方式中，可以使纳米结构在导电控制材料中生长，并嵌入在导电控制材料中，并且然后通过移除导电控制材料(例如，通过干法或湿法蚀刻或抛光)来露出纳米结构的末端。因此，可以在纳米结构生长之后提供第一电极和第二电极两者。
根据各种实施方式，纳米结构能量存储装置可以是纳米结构电容器，并且导电控制材料可以是电介质材料。在纳米结构电容器中，导电控制材料通过防止从第一多个纳米结构中的导电纳米结构到第二电极的电传导来提供能量存储。因此，可以通过纳米结构-电介质界面处的电荷累积来存储能量。电介质可以有利地是所谓的高k电介质。例如，高k电介质材料是HfOx、TiOx、TaOx或其他已知的高k电介质。替选地，电介质可以是基于聚合物的(例如，聚丙烯、聚苯乙烯、聚(对苯二甲)、聚对二甲苯等)。其他周知的电介质材料，例如，SiOx或SiNx等也可以被用作导电控制层。可以适当地使用任何其他适当的导电控制材料。可以通过CVD、热处理、ALD或旋涂或喷涂或工业中使用的任何其他适当的方法来沉积导电控制材料。
根据其他实施方式，纳米结构能量储存装置可以是纳米结构电池，并且导电控制材料可以是固态电解质。在纳米结构电池中，导电控制材料通过允许离子通过固体电解质传输来提供能量存储。固态电解质可以被选择为固体晶体、陶瓷、石榴石或聚合物或凝胶的形式，以充当电解质，例如，钛酸锶、氧化钇稳定氧化锆、PMMA、KOH等。
根据本发明的各种实施方式的***件装置可以被配置成存储相对大量的能量以允许纳米结构能量提供装置为连接到***件装置的集成电路的操作提供能量。根据其他实施方式，纳米结构能量提供装置可以被配置成存储所需的相对少量的能量，以例如允许纳米结构能量提供装置用作去耦电容器以充当RF频率的电气短路，从而限制DC线上的电压谐波或瞬态变化的干扰。根据又一些实施方式，***件装置可以包括多个纳米结构能量提供装置，所述多个纳米结构能量提供装置可以提供相互不同的功能。
此外，根据本发明的各种实施方式的***件装置可以有利地包括在电子部件中，电子部件还包括电连接至***件装置的导电通孔和/或导体图案的集成电路。
电子部件可以包括在电子装置(例如，手持电子装置)中。
根据本发明的另一方面，提供了一种能量存储装置，其包括具有电绝缘表面部分的基底；至少第一多个导电纳米结构，其设置在***件基底的电绝缘表面部分上；导电控制材料，其嵌入有第一多个导电纳米结构中的每个纳米结构；第一电极，其连接至第一多个纳米结构中的每个纳米结构；以及第二电极，其通过导电控制材料与第一多个纳米结构中的每个纳米结构分开，其中，第一电极和第二电极被配置成允许能量存储装置与外部装置电连接。
在实施方式中，能量存储装置(或上述***件装置)可以被包括在电子装置(智能电话、膝上型计算机、传感器或任何其他手持式电池驱动装置)的能量供应***中。能量存储装置(或***件装置)可以以以下方式直接连接至电子装置的电池和/或包括在电子装置的能量管理***中：使得能量存储装置可以接收并存储电能，并在需要时将存储的电能提供给电子装置。特别地，这种存储的能量可以被用于延长唱歌的电池寿命，并且/或者改进电力管理***和/或应对任何不希望的电涌或波纹(电压噪声)，使得可以即时提供所需的额外电力。
根据本发明的第二方面，提供了一种制造***件装置的方法，所述***件装置布置在集成电路与装置基底之间，以通过***件使第一集成电路与装置基底互连，方法包括以下步骤：提供具有电绝缘表面部分的***件基底，其中多个导电通孔延伸穿过***件基底，在***件基底的电绝缘表面部分上具有导体图案，导体图案导电地连接至通孔并限定用于与集成电路和装置基底中的至少一个连接的连接位置；在***件基底的电绝缘表面部分上形成至少第一多个导电纳米结构；将第一多个导电纳米结构中的每个纳米结构嵌入在导电控制材料中；以以下方式提供第一电极，所述方式使得第一电极电连接至第一多个纳米结构中的每个纳米结构，并且第一电极被配置成允许第一电极与集成电路的连接；以及以以下方式提供第二电极，所述方式使得第二电极通过导电控制材料与第一多个纳米结构中的每个纳米结构分开，并且第二电极被配置成允许第二电极与集成电路的连接。
应当注意的是，不一定需要以任何特定的顺序执行根据本发明的各种实施方式的方法的步骤，例如，可以在提供第一和第二电极之前形成纳米结构。替选地，可以在形成纳米结构之前提供第一电极和第二电极中的一个或二者。
可以以任何适当的方式提供电极，例如，通过光刻、溅射、蒸发、电铸、硅化等。
根据实施方式，形成至少第一多个导电纳米结构的步骤可以包括以下步骤：在***件基底上提供图案化的催化层；从催化层生长出第一多个导电纳米结构中的每个纳米结构。根据一些实施方式，电极可以是与催化层相同的材料。根据一些实施方式，催化层通常足够厚，从而将催化层的上部用作催化剂以从要用作电极的底部生长出纳米结构。
本发明的该第二方面的另外的实施方式以及通过该第二方面获得的效果大体类似于上面针对本发明的第一方面所描述的那些。
附图说明
现在将参照附图更详细地描述本发明的这些方面及其他方面，附图示出了本发明的示例性实施方式，其中：
图1以电子组件的形式示意性地示出了根据本发明的示例性实施方式的***件装置的应用；
图2A至图2B示意性地示出了包含在根据本发明的***件装置中的纳米结构能量存储装置的两个实施方式；
图3示意性地示出了包含在根据本发明的***件装置中的纳米结构能量存储装置的另一实施方式；以及
图4至图9示意性地示出了图1中的***件装置的不同实施方式。
具体实施方式
在本详细描述中，主要参考包括纳米结构电容器形式的纳米结构能量存储装置的能量存储***件装置来描述能量存储***件装置的各种实施方式。
应当注意的是，这决不限制本发明的范围，例如，本发明的范围也同样地包括包含纳米结构电池或者纳米结构电容器的***件装置以及纳米结构电池。此外，***件基底可以包括半导电或导电基底，以及至少部分地覆盖基底的绝缘表面涂层。
图1示意性地示出了电子组件1，其包括在这里具有简化的印刷电路板(PCB)2的形式的装置基底、集成电路(IC)3以及根据本发明的示例性实施方式的能量存储***件装置4。
PCB包括形成在PCB基底7上的PCB连接焊盘6，并且IC 3包括IC连接焊盘9。如图1中示意性示出的，IC连接焊盘9之间的间隔远小于PCB连接焊盘6之间的间隔。
图1中的***件装置1包括：***件基底11，其在此被设置为由电绝缘材料制成的基底；多个通孔12，其延伸穿过***件基底11；导体图案13；以及纳米结构能量存储装置14。
导体图案13导电地连接至通孔12并且被配置成限定用于与IC 3和PCB 2连接的连接位置。在图1中，这通过从用于连接到IC连接焊盘9的第一组凸点(bump)15延伸到通孔12的导体来举例说明，其中，在这里通孔通过***件基底11与用于连接至PCB连接焊盘6的第二组凸点17直接地连接。
纳米结构能量存储装置14包括至少第一多个导电纳米结构和嵌入纳米结构的导电控制材料。这些结构未在图1中明确示出，但是下面将参照图2A至图2B和图3更详细地描述。
除了上述导电纳米结构和导电控制材料之外，纳米结构能量存储装置14还包括第一电极19和第二电极20。在图1的示例中，第一电极19和第二电极20设置在***件基底11与纳米结构之间。此外，第一电极19和第二电极20相互交叉。另外，第一电极19和第二电极20被配置成允许纳米结构能量存储装置14电连接至PCB连接焊盘6和IC连接焊盘9两者。因此，例如，纳米结构能量存储装置14可以通过从PCB连接焊盘提供的电能来充电，并且通过IC连接焊盘9向IC 3放电。因此，***件装置4可以用作与其连接的IC 3的电荷储存器。
应该注意的是，许多其他电极配置是可行的，并且根据特定应用来说可能是有利的。还应注意，不管电极配置如何，允许电连接至集成电路和装置基底两者的第一电极和第二电极的配置可能是有利的。
图2A是图1中的纳米结构能量存储装置14的示意性顶视图，其中导电控制材料被部分地移除以露出纳米结构能量存储装置14中包含的一些纳米结构。
参照图2A，纳米结构能量存储装置14包括形成在第一电极19上的第一多个导电纳米结构25，以及形成在第二电极20上的第二多个导电纳米结构27。所有纳米结构都被嵌入在导电控制材料29中。在该示例中，纳米结构能量存储装置14可以是纳米结构电容器，在这种情况下，导电控制材料29可以是电介质材料，例如，所谓的高k电介质。如图2A中示意性示出的，第一电极19可连接至第一PCB连接焊盘6a和第一IC连接焊盘9a，并且第二电极20可连接至第二PCB连接焊盘6b和第二IC连接焊盘9b。
图2B是侧面的剖视图，其示意性地示出了图2A中的纳米结构能量存储装置14的另一实施方式，纳米结构能量存储装置14包括从***件基底11的电绝缘表面部分生长出的第一多个纳米结构25和第二多个纳米结构27。特别地，如图2B中示意性示出的，纳米结构可以从未图案化的(例如，均匀的)催化层或图案化的催化层31生长成膜/森林状物。
纳米结构被嵌入在导电控制材料29中，但是纳米结构的末端已经通过例如对导电控制材料29的抛光或蚀刻而被露出。在第一多个纳米结构中的纳米结构25的末端33的顶部上，已经提供第一电极19以实现第一电极19与第一多个纳米结构中的每个导电纳米结构25之间的电接触。在第二多个纳米结构中的纳米结构27的末端35的顶部上，已经提供第二电极20以实现第二电极20与第二多个纳米结构中的每个导电纳米结构27之间的电接触。
图3是侧面的剖视图，其示意性地示出了图1中的纳米结构能量存储装置14的另一个实施方式。在图3的实施方式中，不存在第二多个纳米结构，但是所有纳米结构25都属于形成在第一电极19上的上述第一多个纳米结构。此外，导电控制材料29被提供作为纳米结构25上的保形涂层，并且第二电极20被形成为导电控制材料29上的保形涂层。
图4至图9是图1中的能量存储***件装置4的各种实施方式的示意性剖视图，主要旨在说明纳米结构能量存储装置14的不同的可能位置和连接。
首先参照图4，纳米结构导电控制材料组件30被嵌入在***件基底11中，并且第一电极19包括穿过***件基底11的通孔连接。
在图5中，纳米结构导电控制材料组件30也被嵌入在***件基底11中。然而，这里，第一电极19和第二电极20都被至少部分地设置在纳米结构导电控制材料组件30的顶部上。
在图6中，纳米结构导电控制材料组件30布置在***件4的面向PCB2的一侧上。
图7示意性地示出了图5中的***件4的变型，其中，第一电极19和第二电极20部分地位于纳米结构导电控制材料组件30上，并且部分地直接位于***件基底11上。
图8和图9示出了***件的其他变型，其中纳米结构导电控制材料组件30布置在***件4的一侧上，并且第一电极19和第二电极20都穿过***件基底11被布线至***件4的另一侧。在这些图中，连接位置15至少部分地由导电纳米结构形成。
任何先前描述的实施方式都适合于以工业中使用的晶圆级工艺和面板级工艺来制造。它们可以分别方便地称为晶圆级***件处理和面板级***件处理。在晶圆级处理中，通常使用圆形基底，尺寸范围是从2英寸到12英寸的晶圆。在面板级处理中，尺寸由机器容量来限定，并且可以是较大尺寸范围的圆形或矩形或方形的，典型地但不限于12英寸至100英寸。面板级处理通常被用于生产智能电视。因此，尺寸可以是电视的尺寸或更大尺寸。***件基底的尺寸越大，对于单个***件基底在半导体工业中用于组装的成本效益就越高。在晶圆级工艺的一个方面中，至少一个上述实施方式是在半导体加工铸造厂中以晶圆级处理的。在另一方面，对于面板级工艺，使用面板级处理来处理至少一个上述实施方式。根据设计要求，在处理之后，利用标准切割、等离子切割或激光切割将***件晶圆或面板级晶圆切割成较小的小片。在另一方面，在芯片/管芯以晶圆级或面板级被组装在***件上之后完成切割、等离子切割或激光切割。可以通过切割或等离子切割或激光切割来配置这种分割处理步骤，以根据需要形成适合的***件的形状和尺寸。
在使用上述***件实施方式中的任何一个的方面中，能量存储***件可以方便地与装置(例如，智能电话、膝上型计算机、传感器或任何其他手持电池驱动装置)中的电池和/或电力管理单元连接，使得根据本发明的***件可以存储能量。这种存储的能量可以被用于延长常规的电池寿命，以及/或者改进电力管理***和/或应对任何不需要的电涌或波纹(电压噪声)，以便可以即刻提供所需的额外电力。
此外，提供以下信息：
在一个方面，制造的电容器可以用作去耦电容器，解耦电容器随后将起到RF频率的电气短路的作用，从而限制DC线路上的来自电压谐波或瞬态变化的干扰。
当将DC线路尽可能靠近装置地连接至地时，去耦电容被最佳地使用。因此，在本发明中，一个方面是将这种电容器放置或制造在***件的表面上的两个重新分配连接线之间，在另一方面，可以将电容器放置或制造在***件的厚度内，或者放置或制造在凹进形式的***件中的或者在***件的底表面处。
在使用电容器作为滤波电容器(类似于DC块)的另一方面，应该将滤波电容器放置成与RF线串联连接，并且可以将滤波电容器集成在***件的通孔内或者集成在一个表面上。
在滤波或去耦电容器的一个方面，它们可以是完全固态装置。因此，在通过PVD、CVD、ALD沉积绝缘层之前，在使用PVD、CVD、ALD或镀层来形成顶部电极之前，装置应该由连接或生长在底部电极上的纳米结构制成。
在使用电容器作为储存装置的另一方面，液体、聚合物或凝胶可以被用作接合两个电极的电解质，所述两个电极位于彼此的顶部或简单地相互交叉。
在本发明的另一个方面，一种用于布置在集成电路与装置基底之间***件装置，以通过所述***件装置将第一集成电路和装置基底互相连接，所述***件包括：***件基底；多个导电通孔，其延伸穿过所述***件基底；所述***件基底上的导体图案，所述导体图案导电地连接至所述通孔并限定用于与所述集成电路和所述装置基底中的至少一个连接的连接位置；以及多个纳米结构，其形成在至少一个微凸点上，其中，所述微凸点被配置成允许所述集成电路和装置基底的电连接。
在一些实现中，使用厚的催化层来使纳米结构生长，以及将厚的催化层用作连接电极。在这种实现中，催化剂可以是镍、铁、铂、钯、镍硅化物、钴、钼、Au或它们的合金的厚层，或者可以与周期表中的其他材料组合。
在本发明的一个方面，一种制造一个或更多个纳米结构的方法，包括：在基底的上表面上沉积导电助层(helplayer)；在导电助层上沉积图案化的催化层；在催化层上生长一个或更多个纳米结构；以及选择性地移除所述一个或更多个纳米结构之间和周围的导电助层。在一些实现中，催化层在其经沉积后被图案化。在一些实现中，基底另外包括与其上表面共同延伸的金属底层，并且金属底层被导电助层覆盖。在一些实现中，金属底层被图案化。在一些实现中，金属底层包括选自以下的一个或更多个金属：Cu、Ti、W、Mo、Co、Pt、Al、Au、Pd、P、Ni、硅化物和Fe。在一些实现中，金属底层包括选自以下的一个或更多个导电合金：TiC、TiN、WN和AlN。在一些实现中，金属底层包括一个或更多个导电聚合物。
本文描述的技术可以在许多不同的材料作为助层的情况下来使用。重要的是选择助层材料和蚀刻参数，使得纳米结构可以在蚀刻助层期间被用作自对准掩模层。助层材料的选择可以取决于位于助层下方的材料。
助层也可以是催化剂，因为选择性的移除处理也可以被用于移除生长的纳米结构之间的任何不需要的催化剂残余物。
催化剂可以是镍、铁、铂、钯、镍硅化物、钴、钼、Au或其合金，或者可以与其他材料(例如，硅)组合。催化剂可以是可选择的，因为本文所述的技术也可以应用于纳米结构的无催化剂生长处理。催化剂也可以通过旋涂催化剂颗粒来沉积。
在一些实现方式中，使用催化层来使纳米结构生长以及将催化层用作连接电极。在这种实现方式中，催化剂可以是厚层的镍、铁、铂、钯、镍硅化物、钴、钼、Au或其合金，或者可以与周期表中的其他材料组合。
在一些实现方式中，任何沉积均通过选自以下的方法来进行：蒸发、镀层、溅射、分子束外延、脉冲激光沉积、CVD、ALD、旋涂或喷涂。在一些实现中，一个或更多个纳米结构包括碳、GaAs、ZnO、InP、InGaAs、GaN、InGaN或Si。在一些实现方式中，一个或更多个纳米结构包括纳米纤维、纳米管或纳米线。在一些实现方式中，导电助层包括选自以下的材料：半导体、导电聚合物和合金。在一些实现方式中，导电助层的厚度为1纳米至100微米。在一些实现方式中，在等离子体中生长出一个或更多个纳米结构。
在一些实现方式中，一个或更多个纳米结构是碳化物衍生碳。在一些实现方式中，通过蚀刻完成对导电助层的选择性移除。在一些实现方式中，蚀刻是等离子体干法蚀刻。在一些实现方式中，蚀刻是电化学蚀刻。在一些实现方式中，蚀刻是光化学热解蚀刻。在一些实现方式中，蚀刻是热解蚀刻。在一些实现方式中，方法进一步包括在导电助层与催化层之间沉积附加层。
根据一个方面，使用以下方法来进行多个纳米结构的生长，该方法包括：在电极上沉积催化层，催化层包括具有不同于电极的平均晶粒尺寸的平均晶粒尺寸的晶粒，从而形成包括底层和催化层的层堆叠；将层堆叠加热到可以形成纳米结构的温度，并提供包括反应剂的气体，使得反应剂与催化层接触。
在一些实现方式中，氯化工艺被用于从金属碳化物层获得碳纳米结构，例如，从TiC形成碳纳米结构。
在一些实现中，可以使用以下方法来进行纳米结构的生长，该方法包括：沉积层堆叠，并且在所述层堆叠上生长出纳米结构，其中，所述层堆叠包括允许所述层的相互扩散的材料。其中，相互扩散层可以方便地存在于纳米结构中。层堆叠可以是不同金属、催化金属或金属合金的组合。
在一个方面，通过控制电容器和/或能量存储装置的轮廓尺寸、高度和能量密度，使得电容器的这种集成是适合的。在一个方面，通过生长处理控制生长的纳米结构的形态，适当地实现纳米结构的每单位面积的高表面积，使得这种集成是适合的。
在本发明的另一方面，利用上述方法和工艺中的任何一种制造的这种电容器和/或能量存储结构可以与包括在有源装置中的其他集成电路一起直接在基底上实现。例如，这种有源基底是逻辑电路、微处理器、图形处理器、ASIC、CMOS装置、FPGA、模拟RF电路、传感器等。作为示例，除标准电路元件之外，集成电路可以包括根据上述任何一种方法制造的至少一个电容器和/或能量存储装置。在这样的实施方式中，电容器和/或能量存储装置按照电路要求直接连接至主电路。
在一个方面，通过控制电容器和/或能量存储装置的轮廓尺寸、高度和能量密度，使得电容器的这种集成是适合的。在一个方面，通过生长处理控制生长的纳米结构的形态，适当地实现纳米结构的每单位面积的高表面积，使得这种集成是适合的。
利用本文所述的方法，可以制造单独的纳米结构、纳米结构阵列或纳米结构的“森林”。
“纳米结构”是具有至少一个纳米级的尺寸的结构。
纳米结构可以包括纳米纤维、碳纳米管或纳米线、GaAs、ZnO、InP、GaN、InGaN、InGaAs、Si或其他材料。纳米结构也可以通过从合金获得纳米结构来形成，例如，从TiC获得的碳化物衍生碳。
本领域的技术人员会认识到，本发明绝不限于上述优选的实施方式。相反，在所附权利要求的范围内，许多修改和变形是可行的。
在权利要求中，词语“包括”不排除其他元件或步骤，并且不定冠词“一(a)”或“一个(an)”不排除多个。单个处理器或其他单元可以实现权利要求书中记载的若干项的功能。在相互不同的从属权利要求中记载了某些措施的事实本身并不表示这些措施的组合不能被有利地使用。计算机程序可以被存储/分布在适当的介质上，例如，与其他硬件一起提供或作为其他硬件的一部分提供的光学存储介质或固态介质，但也可以以其他形式分布，例如，通过因特网或其他有线或无线电信***。权利要求书中的任何参考标记不应被解释为限制范围。

Claims (31)

1.一种***件装置，其布置在集成电路与装置基底之间，以通过所述***件装置使所述集成电路和所述装置基底互连，所述***件装置包括：
***件基底，其具有电绝缘表面部分；
多个导电通孔，其延伸穿过所述***件基底；
导体图案，其设置在所述***件基底的电绝缘表面部分上，所述导体图案导电地连接至所述通孔并限定用于与所述集成电路和所述装置基底中的至少一个连接的连接位置，以及
纳米结构能量存储装置，其包括：
至少第一多个导电纳米结构，其设置在所述***件基底的电绝缘表面部分上；
导电控制材料，其在设置所述第一多个导电纳米结构之后沉积，并嵌入有所述第一多个导电纳米结构中的每个纳米结构；
第一电极，其连接至所述第一多个导电纳米结构中的每个纳米结构；以及
第二电极，其通过所述导电控制材料与所述第一多个导电纳米结构中的每个纳米结构分开，
其中，所述第一电极和所述第二电极被配置成允许所述纳米结构能量存储装置与所述集成电路电连接。
2.根据权利要求1所述的***件装置，其中，所述第一电极和所述第二电极中的至少一个被包括在所述***件基底上的导体图案中。
3.根据权利要求1或2所述的***件装置，其中，所述第一多个导电纳米结构中的所述导电纳米结构是在所述***件基底的电绝缘表面部分上生长出的垂直纳米结构。
4.根据权利要求3所述的***件装置，还包括在所述***件基底的电绝缘表面部分与所述第一多个导电纳米结构中的所述导电纳米结构之间的催化层。
5.根据权利要求1或2所述的***件装置，其中，所述第一电极布置在所述***件基底的电绝缘表面部分与所述第一多个导电纳米结构中的每个纳米结构之间。
6.根据权利要求5所述的***件装置，其中，从所述第一电极生长出所述第一多个导电纳米结构中的每个纳米结构。
7.根据权利要求1或2所述的***件装置，其中，所述导电控制材料被布置成所述第一多个导电纳米结构中的每个纳米结构上的保形涂层。
8.根据权利要求1或2所述的***件装置，其中，所述第二电极覆盖所述导电控制材料。
9.根据权利要求1或2所述的***件装置，其中，所述纳米结构能量存储装置还包括嵌入在所述导电控制材料中的第二多个导电纳米结构。
10.根据权利要求9所述的***件装置，其中，所述第二多个导电纳米结构中的所述导电纳米结构是在所述***件基底的电绝缘表面部分上生长出的垂直纳米结构。
11.根据权利要求10所述的***件装置，还包括在所述***件基底的电绝缘表面部分与所述第二多个导电纳米结构中的所述导电纳米结构之间的催化层。
12.根据权利要求10所述的***件装置，其中，所述第二电极布置在所述***件基底的电绝缘表面部分与所述第二多个导电纳米结构中的每个纳米结构之间。
13.根据权利要求12所述的***件装置，其中，从所述第二电极生长出所述第二多个导电纳米结构中的每个纳米结构。
14.根据权利要求9所述的***件装置，其中，所述导电控制材料被布置成所述第二多个导电纳米结构中的每个纳米结构上的保形涂层。
15.根据权利要求9所述的***件装置，其中，所述第一电极覆盖所述第一多个导电纳米结构，并且所述第二电极覆盖所述第二多个导电纳米结构。
16.根据权利要求15所述的***件装置，其中，所述第一电极电连接至所述第一多个导电纳米结构中的每个纳米结构的末端，并且所述第二电极电连接至所述第二多个导电纳米结构中的每个纳米结构的末端。
17.根据权利要求1或2所述的***件装置，其中，所述导电纳米结构是碳纳米结构。
18.根据权利要求17所述的***件装置，其中，所述导电纳米结构是碳纳米纤维。
19.根据权利要求1或2所述的***件装置，其中，所述纳米结构能量存储装置是纳米结构电容器，并且所述导电控制材料是电介质材料。
20.根据权利要求1或2所述的***件装置，其中，所述纳米结构能量存储装置是纳米结构电池，并且所述导电控制材料是固态电解质。
21.一种制造***件装置的方法，所述***件装置布置在集成电路与装置基底之间，以通过所述***件将所述集成电路与所述装置基底互连，所述方法包括以下步骤：
提供具有电绝缘表面部分的***件基底，其中，多个导电通孔延伸穿过所述***件基底，在所述***件基底的电绝缘表面部分上具有导体图案，所述导体图案导电地连接至所述通孔并限定用于与所述集成电路和所述装置基底中的至少一个连接的连接位置；
在所述***件基底的电绝缘表面部分上形成至少第一多个导电纳米结构；
在设置所述第一多个导电纳米结构之后沉积导电控制材料；
使所述第一多个导电纳米结构中的每个纳米结构嵌入在所述导电控制材料中；
提供第一电极，使得所述第一电极电连接至所述第一多个导电纳米结构中的每个纳米结构，并且所述第一电极被配置成允许所述第一电极与所述集成电路的连接；以及
提供第二电极，使得所述第二电极通过所述导电控制材料与所述第一多个导电纳米结构中的每个纳米结构分开，并且所述第二电极被配置成允许所述第二电极与所述集成电路的连接。
22.根据权利要求21所述的方法，其中，所述第二电极被设置成覆盖所述第一多个导电纳米结构中的每个纳米结构。
23.根据权利要求21所述的方法，还包括以下步骤：
在所述***件基底的电绝缘表面部分上形成第二多个导电纳米结构；
使所述第二多个导电纳米结构中的每个纳米结构嵌入在所述导电控制材料中，以及
以使得所述第二电极电连接至所述第二多个导电纳米结构中的每个纳米结构的方式来提供所述第二电极。
24.根据权利要求23所述的方法，还包括以下步骤：
从所述第二多个导电纳米结构部分地移除所述导电控制材料，以露出所述第二多个导电纳米结构中的纳米结构的末端，
其中，第二电极被设置成覆盖所述第二多个导电纳米结构，并与所露出的末端进行电接触。
25.根据权利要求24所述的方法，还包括以下步骤：
从所述第一多个导电纳米结构部分地移除所述导电控制材料，以露出所述第一多个导电纳米结构中的纳米结构的末端，
其中，所述第一电极被设置成覆盖所述第一多个导电纳米结构，并与所露出的末端进行电接触。
26.根据权利要求21至25中任一项所述的方法，其中，形成所述至少第一多个导电纳米结构的步骤包括以下步骤：
在所述***件基底的电绝缘表面部分上提供图案化的催化层；以及
从所述催化层生长出所述第一多个导电纳米结构中的每个纳米结构。
27.根据权利要求26所述的方法，其中，所述第一电极布置在所述***件基底的电绝缘表面部分与所述图案化的催化层之间。
28.根据权利要求21或22所述的方法，其中，形成所述至少第一多个导电纳米结构的步骤包括以下步骤：
在所述***件基底上提供碳化物层；以及
通过从所述碳化物层移除材料来产生孔。
29.根据权利要求28所述的方法，其中，所述碳化物层包括钛，并且所述孔通过从所述碳化物层移除钛来产生。
30.根据权利要求29所述的方法，其中，通过氯化工艺来移除钛。
31.根据权利要求29所述的方法，其中，通过干法工艺来移除钛。
CN201780012755.5A 2016-02-29 2017-02-24 具有纳米结构能量存储装置的***件 Active CN108701672B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE1650263 2016-02-29
SE1650263-5 2016-02-29
PCT/SE2017/050177 WO2017151040A1 (en) 2016-02-29 2017-02-24 Interposer with a nanostructure energy storage device

Publications (2)

Publication Number Publication Date
CN108701672A CN108701672A (zh) 2018-10-23
CN108701672B true CN108701672B (zh) 2021-07-13

Family

ID=59744295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780012755.5A Active CN108701672B (zh) 2016-02-29 2017-02-24 具有纳米结构能量存储装置的***件

Country Status (7)

Country Link
US (3) US10438880B2 (zh)
EP (1) EP3424078A4 (zh)
JP (1) JP7007285B2 (zh)
KR (2) KR102085789B1 (zh)
CN (1) CN108701672B (zh)
TW (2) TWI757931B (zh)
WO (1) WO2017151040A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766072B (zh) * 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法
KR20210073514A (ko) 2018-10-18 2021-06-18 스몰텍 에이비 이산 금속 절연체 금속(mim) 에너지 저장 구성 요소 및 제조 방법
CN111682003B (zh) * 2019-03-11 2024-04-19 奥特斯奥地利科技与***技术有限公司 包括具有竖向贯通连接件的部件的部件承载件
US11038011B2 (en) * 2019-10-29 2021-06-15 Globalfoundries U.S. Inc. Metal-insulator-metal capacitors including nanofibers
US11477856B2 (en) 2020-01-21 2022-10-18 Goodrich Corporation Abraded bus bar area of CNT resistive element
KR20220136357A (ko) * 2020-02-06 2022-10-07 스몰텍 에이비 부품 패드에 연결된 커패시터를 포함하는 배전 네트워크가 있는 전자 시스템
TW202141805A (zh) * 2020-04-17 2021-11-01 瑞典商斯莫勒科技公司 具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4211210B2 (ja) * 2000-09-08 2009-01-21 日本電気株式会社 コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
JP2004513529A (ja) 2000-11-09 2004-04-30 エフオーシー　フランケンブルク　オイル　カンパニー　エスト． スーパーキャパシタおよび当該スーパーキャパシタを製造する方法
US6737699B2 (en) 2002-06-27 2004-05-18 Intel Corporation Enhanced on-chip decoupling capacitors and method of making same
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
JP4293437B2 (ja) 2003-09-18 2009-07-08 パナソニック株式会社 キャパシタ内蔵基板及び電子回路用キャパシタ
US7268419B2 (en) 2004-06-17 2007-09-11 Apple Inc. Interposer containing bypass capacitors for reducing voltage noise in an IC device
JP2006073651A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
JP4823213B2 (ja) * 2005-03-17 2011-11-24 富士通株式会社 半導体パッケージ、およびその製造方法
US7126207B2 (en) 2005-03-24 2006-10-24 Intel Corporation Capacitor with carbon nanotubes
US7435627B2 (en) 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
US7428138B2 (en) 2005-10-06 2008-09-23 Intel Corporation Forming carbon nanotube capacitors
KR100836131B1 (ko) 2006-10-19 2008-06-09 삼성전기주식회사 나노와이어를 이용한 커패시터 및 그 제조방법
US8385046B2 (en) * 2006-11-01 2013-02-26 The Arizona Board Regents Nano scale digitated capacitor
CN101896424B (zh) * 2007-12-12 2015-05-13 新日铁住金化学株式会社 内包金属的树状碳纳米结构物、碳纳米结构体、内包金属的树状碳纳米结构物的制备方法、碳纳米结构体的制备方法以及电容器
US8535830B2 (en) * 2007-12-19 2013-09-17 The University Of Maryland, College Park High-powered electrochemical energy storage devices and methods for their fabrication
US8546930B2 (en) * 2008-05-28 2013-10-01 Georgia Tech Research Corporation 3-D ICs equipped with double sided power, coolant, and data features
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
JP5577670B2 (ja) 2009-10-23 2014-08-27 富士通セミコンダクター株式会社 電子回路素子の製造方法
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8896521B2 (en) * 2012-04-24 2014-11-25 Qualcomm Mems Technologies, Inc. Metal-insulator-metal capacitors on glass substrates
US8618651B1 (en) * 2012-11-01 2013-12-31 Nvidia Corporation Buried TSVs used for decaps
US9236442B2 (en) 2012-11-26 2016-01-12 Broadcom Corporation Integration of chips and silicon-based trench capacitors using low parasitic silicon-level connections
EP3129321B1 (en) * 2013-03-15 2021-09-29 Seerstone LLC Electrodes comprising nanostructured carbon
US9396883B2 (en) * 2013-04-26 2016-07-19 Intel Corporation Faradaic energy storage device structures and associated techniques and configurations
CN105393396A (zh) 2013-07-03 2016-03-09 加州理工学院 用于不含分离器的硅-硫电池的碳纳米管-石墨烯混合结构
US9257383B2 (en) 2014-01-15 2016-02-09 Globalfoundries Inc. Method and device for an integrated trench capacitor
US9510454B2 (en) 2014-02-28 2016-11-29 Qualcomm Incorporated Integrated interposer with embedded active devices
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US10586651B2 (en) * 2014-06-26 2020-03-10 Cnm Technologies Gmbh Method of manufacture of a multilayer structure
US10586909B2 (en) * 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US11037737B2 (en) * 2017-06-27 2021-06-15 Uchicago Argonne, Llc Energy storage technology with extreme high energy density capability
TWI766072B (zh) * 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法

Also Published As

Publication number Publication date
KR102085789B1 (ko) 2020-03-06
US10741485B2 (en) 2020-08-11
JP2019512871A (ja) 2019-05-16
TW201742220A (zh) 2017-12-01
US20190051591A1 (en) 2019-02-14
US20200365502A1 (en) 2020-11-19
CN108701672A (zh) 2018-10-23
TWI757931B (zh) 2022-03-11
EP3424078A1 (en) 2019-01-09
KR102614960B1 (ko) 2023-12-19
US10438880B2 (en) 2019-10-08
TWI710082B (zh) 2020-11-11
EP3424078A4 (en) 2019-05-01
JP7007285B2 (ja) 2022-02-10
WO2017151040A1 (en) 2017-09-08
KR20180115693A (ko) 2018-10-23
KR20200047546A (ko) 2020-05-07
TW202111901A (zh) 2021-03-16
US20190385943A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
CN108701672B (zh) 具有纳米结构能量存储装置的***件
US11901281B2 (en) Bonded structures with integrated passive component
US10991652B2 (en) Energy storage interposer device with conductive nanostructures
TW201209968A (en) Electronic device including a feature in a trench
US20160087030A1 (en) Capacitor cell and method for manufacturing same
JP2022504830A (ja) ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法
CN109075152B (zh) 组装平台
KR20220136357A (ko) 부품 패드에 연결된 커패시터를 포함하는 배전 네트워크가 있는 전자 시스템
US10910309B2 (en) Nanotube structure based metal damascene process
CN115917735A (zh) 一种半导体结构、电子设备及半导体结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant