CN108701667B - 半导体设备子组件 - Google Patents

半导体设备子组件 Download PDF

Info

Publication number
CN108701667B
CN108701667B CN201680006071.XA CN201680006071A CN108701667B CN 108701667 B CN108701667 B CN 108701667B CN 201680006071 A CN201680006071 A CN 201680006071A CN 108701667 B CN108701667 B CN 108701667B
Authority
CN
China
Prior art keywords
subassembly
pressure
semiconductor unit
semiconductor
spring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680006071.XA
Other languages
English (en)
Other versions
CN108701667A (zh
Inventor
R·A·辛普森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Dynex Semiconductor Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Dynex Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd, Dynex Semiconductor Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Publication of CN108701667A publication Critical patent/CN108701667A/zh
Application granted granted Critical
Publication of CN108701667B publication Critical patent/CN108701667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开一种半导体设备子组件，包括：彼此之间横向间隔开的多个半导体单元；包括多个孔的半导体单元***，其中每一半导体单元位于半导体单元***的每一孔中；用于将压力施加到每一半导体单元上的多个压力构件；以及位于多个压力构件和半导体单元***之间的导电可延展层。

Description

半导体设备子组件
技术领域
本发明涉及一种半导体设备子组件。
背景技术
为了多芯片设备的最佳性能，必须满意以下要求：
-每一芯片上和芯片之间的压力分布应当均匀；
-被施加压力应当在预定操作范围内。
在传统设计中，半导体芯片置于机械应变缓冲器(诸如钼或钨)之间以形成半导体单元。这些半导体单元然后被置于两个公共铜电极之间(见图9针对此的展示)。为了最佳性能，考虑到当前的处理能力和可靠性，包装内的芯片上的压力分布应当尽可能地均匀。这难以实现，因为铜电极上的半导体单元厚度或表面平坦度改变的微米级差异可能导致被施加压力在半导体芯片之间有很大的差异并且与预期目标压力同样有差异。部件(诸如终端用户的应用中的散热器)的平坦度和平行度也将对其有显著的影响。影响在多个设备被夹持在单一堆叠中以用于一系列操作的情况中，由于堆叠内的所有公差的加成效应。本发明人已认识到存在这样的应用，其中多达20个这样的设备被夹持在单一堆叠中(见下文中的现有技术1)。
已知半导体芯片的性能在压力接触应用中受到被施加压力的等级影响，从而使得欠压或过压可能导致不佳的性能和不良的可靠性。除此之外，在传统设计内，可以被施加到的芯片上的压力不以任何方式收到限制，因此，它们在由终端用户施加的欠压或过压下都是脆弱的。
第一种方法(在现有技术2中示出并且同样见图9)使用公差非常紧密的部件(通常匹配到在1μm之内)，以确保部件厚度尽可能地匹配并且为终端用户提供这样的夹持部件(诸如散热器和负载分散器)，所述夹持部件与用于传统的单芯片压力接触设备(诸如大面积的半导体闸流管)相比，对于多芯片压力接触设备具有严格得多的平坦度公差(例如，通常是10μm 平坦度公差，而非30μm)(见现有技术3)。在大量部件的情况下，严格的部件公差范围变得难以管理，在大面积的多芯片压力接触设备中也是同样的情况。夹持部件的严格的平坦度公差在大的表面面积上同样变得更难实现，使得所述问题更加复杂。
第二种方法是使用与外壳内的单个半导体单元平齐的单个盘簧堆叠，以便减小力/位移比。这样，对于给定的半导体单元厚度差异或给定的平坦度改变，接触压力的差异得以最小化。当盘簧是相对不良的导电体时，使用导电的金属旁通条带(纵向电流旁通)或冲压仿形金属板(横向电流旁通)。旁通条带从顶部延伸到盘簧的堆叠的底部。当盘簧压缩时，柔性旁通条带向外拱起。所述布置用在图1中示出的ABB的StakPak布置中。由于旁通条带的向外拱起，可以限制芯片的包装密度，继而限制成品设备的电流密度。
冲压仿形金属板如图2中所示成形并且结合到如图3所示的成品设备中。所述成品设备在由国家电网公司持有的专利号CN103579165(现有技术4)中描述。如利用图1中的纵向电流旁通条带方法，由于板的成形，以及形成板所需的面积，芯片的包装密度收到限制，再次限制成品设备的电流密度。
第三种方法是使用加压流体以给设备中的接触部件加压。这已经在 Honda MotorCo Ltd持有的专利JP2004158489(现有技术5)中描述。然而，这依赖于加压流体的可用性，这在混合动力车辆中是可行的，但是在通常的工业和传输以及分配应用中不太可行。所述方法在图4中示出。
已知用于施加正确的被施加压力的两种方法。所述两种方法仅仅应用于前述的利用盘簧的设计中。
第一种方法(如用在ABB的StakPak布置中)将设备外壳的硬质绝缘套筒用作行程-停止机构，这防止外部接触表面凹进超过预定平面(现有技术2)。芯片被分组成包括弹簧组件的子模块。在成品设备中使用4或6个子模块，每一者在组装之前各自进行测试。设备说明需要足够的负载(在所述文件中称为阈值负载)以利用套筒的顶部压缩外部接触表面等级。超出所述阈值负载，由套筒支撑任何多出的负载，并且施加在芯片上的负载然后取决于弹簧***的负载/位移比，并且即使利用额外的负载也不再增大。一旦套筒开始承载机械负载，位移就被限定为弹簧堆叠的预负载高度和弹簧堆叠的负载高度之间的差。因此，所述机构不仅防止芯片的过压，而且防止所述芯片在正确使用时的欠压。在所述设计中，仅仅套筒在设备的***支撑高出阈值负载的负载，没有机械支撑件设置在设备的中心中。
CN103579165(现有技术4)中描述的第二种方法使用设备外壳内部的硬质绝缘支撑框架来充当行进停止机构。这以类似的方式而作用于前述的外周行进停止机构上。从给出的图中可以看到，高出阈值负载的负载被支撑在设备的中心以及在边缘处。为了测试或操作所述设计，整个设备必须被整体组装。作为子组件进行操作是不可能的。设计在图6中示出。
对于在125mm压入式包装中使用紧密公差部件的压力分布的调查已经发现压力的均匀度非常差。涉及IXYS UK Westcode 125mm包装的类似调查也可以发现具有不良的压力分布。实现均匀夹持的所述难度表示作为整体的设备的性能可能远远欠佳。同样还发现，压力分布在很大程度上受到夹持部件的平坦度的影响，所述加持部件将机械负载施加到设备的外极表面上。甚至当使用叠平并且在其整个设备接触区域上具有大约5μm的测量平坦度的夹持部件时，已经看到不良的压力分布，所述加持部件比在 IXYS UK Westcode的具有自适应头部的冲压机中的应用说明书中所要求的平坦地多，所述冲压机特别地设计以确保上夹持表面和下夹持表面之间的平行度。
在过去25年中的专利活动的趋势示出从用于多芯片压力接触设备的硬性解决方案到具有改进依从性的方案的转向。这些方案包括弹簧解决方案 (ABB、Toshiba、Infineon、国家电网公司)和均匀压力由加压流体提供的解决方案(Honda)。
已经发现重要信息的唯一硬性的解决方案是IXYS UK Westcode、 Toshiba和FujiElectric的解决方案。Fuji Electric的设备可能看上去不再制造。几乎找不到关于Toshiba设备的信息，尽管它们仍然在宣传和销售中。最近出版的来自IXYS UK Westcode的大面积压入式(press-pack)IGBT设备的文献表示它们可能具有可靠性问题，所述可靠性问题被怀疑是源自于压力分布问题(见现有技术6和7)。这些文件示出78°的□Tj时，对于硬性结构的多芯片压力接触设备，IXYS UK Westcode的多芯片压力接触设备的故障周期是大约6000次循环。这与单芯片压力接触设备相比是不令人满意的，对于所述单芯片压力接触设备情况，在80°的□Tj的情况下，故障周期远远超过100000次循环。其他出版的文献回顾通过模拟已经发现压力均匀度可能粗略地受到每一芯片的部件堆叠中的部件的微米级差异的影响。
出版文献可用于ABB的弹簧方案StakPak，所述出版文献包括世界各地的HVDC(高压直流)照明方案的案例解读，每一方案利用多达6000个 StakPak设备。一个ABB简报确定出10个这样的方案(现有技术1)。根据ABB自己的文献，其弹簧方案已经证明在HVDC照明方案中通常是可靠的。所述出版文献甚至提供故障率的细节，所述细节看起来相对较低。
期望的是，为了形成高可靠性多芯片包装，需要与硬性铜电极所提供的相比更兼容的方案。
已经制造出设计的原型机。如其设计所预期的，压力均匀度相对于通过传统的设计设备实现的在很大程度上得以改进。这在下文和现有技术8 中示出。
除了前面描述的背景技术，我们还将一般现有技术总结如下：
现有技术1：ABB(2014)High power semiconductors for T&D and industryapplication：StakPak&IGCT introduction
幻灯片18示出在一个串联堆叠中的20个设备。
幻灯片19陈述：截至2012年，存在利用ABB IGBT StakPak的10个 HVDC照明计划。
现有技术2——ABB(2015)StakPak：IGBT press-pack modules
第3页示出具有负载止动件的ABB StakPak的操作。
现有技术3——IXYS UK Westcode(2015)Application note for devicemounting instructions
表面平坦度说明表示，相对于标准单芯片压力接触设备的30μm的平坦度公差，多芯片压力接触设备的平坦度公差为10μm。
现有技术4——专利CN103579165——一种全压接式功率器件——国家电网公司
兼容方法的示例使用陶瓷外壳内的盘簧。
现有技术5——专利JP2004158489——Honda Motor Co Ltd
兼容方法的示例利用加压流体以将均匀的负载提供给装置内的压力接触部件。
现有技术6——Tinschert等(2015)——Possible failure modes in Press-Pack IGBTs
所述文件调查传统设计压入式IGBT设备的较差可靠性。作者得出结论，过早故障是设备中的某些芯片的过压和欠压的混合的结果。欠压特别是影响位于设备的边缘处的芯片。所述文件示出在78°的ΔTj的情况下，硬质结构的IXYS UK Westcode的多芯片压力接触设备的故障周期是大约 6000次循环。这与单芯片压力接触设备相比是不令人满意的，对于所述单芯片压力接触设备，在80°的ΔTj的情况下，故障周期远远超过100000次循环。
现有技术7——Frank(2014)Power Cycle Testing of Press-Pack IGBT Chips
所述论文详细介绍来自Tinschert等的研究(2015)(现有技术6)的后续工作。单个压入式IGBT芯片经受功率循环。作者发现单芯片具有比完全装配的设备大几个数量级的使用寿命。
发明内容
单个半导体芯片可以并联在单一压力接触外壳内，以向包含多个芯片的单一设备提供电流处理容量，所述电流处理容量在理想上是容纳在外壳内的所有芯片的容量的总和。
根据本发明的一个方面提供一种半导体设备子组件，包括：
彼此之间横向间隔开的多个半导体单元，
包括多个孔的半导体单元***，其中每一半导体单元位于半导体单元***的每一孔中；
用于将压力施加至每一半导体单元的多个压力构件；以及
在所述多个压力构件和半导体单元***之间的导电可延展层。
导电可延展层可以是平坦隔膜。导电可延展层可以是连续层，在导电可延展层中没有轮廓区域。导电可延展层可以是柔性层。导电可延展层可以包括这样的材料，所述材料包括铜、铝、银，和铜、铝和银的合金。
压力构件可以包括弹簧。弹簧可以是任何类型的弹簧，例如盘簧。
子组件还可以包括弹簧***，所述弹簧***包括多个孔，其中每一压力构件位于弹簧***的每一孔中。
弹簧***可以与导电可延展层操作地连接。
子组件还可以包括在弹簧***的孔内的在压力构件的两侧上的第一推力垫和第二推力垫，其中第一推力垫从弹簧***的第一表面伸出，而第二推力垫与导电可延展层接触。第一推力垫和第二推力垫的每一者可以包括这样的材料，所述材料包括硬质金属。
压力构件可以被选择成使得利用弹簧***、压力构件、第一推力垫和第二推力垫施加预定压力。预定压力可以被施加到阈值压力极限，以使得被施加压力将每一压力构件挤压到使得第一推力垫的最下表面与弹簧***的最下表面平齐的程度。
对于每一压力构件的阈值压力极限可以是大约1kN。
高出阈值压力的被施加压力可以被弹簧***和半导体单元***支撑。弹簧***和半导体单元***可以利用固定装置彼此连接。
固定装置可以包括不导电螺钉。
子组件还可以包括在导电可延展层上印刷电路板，印刷电路板配置成将被施加控制信号分配到半导体单元的控制端子。
印刷电路板可以包括多个孔，每一孔与每一半导体单元和每一压力构件相关联。
子组件还可以包括位于印刷电路板的每一孔中的导电块。导电块可以与导电可延展层和半导体单元操作地连接。导电块可以包括这样的材料，所述材料包括铜、铝、银，或这些材料的合金。
子组件可以配置成使得在施加压力之后，第一导电路径通过弹簧***、导电可延展层、导电块和半导体单元而建立。
子组件可以配置成使得在施加压力之后，第二导电路径通过第一推力垫、压力构件、第二推力垫、导电可延展层、导电块到半导体单元而建立。
半导体单元可以包括：
半导体芯片；
在半导体芯片的边缘处的保护层；
前侧应变缓冲器；
后侧应变缓冲器；
控制端子连接弹簧销。
半导体单元***的每一孔可以具有方形形状。
半导体单元***的每一孔的形状可以控制到每一半导体单元上的被施加压力分布，以使得被施加压力在子组件的中心区域中大致均匀地分布。
半导体单元***可以包括这样的高温材料，所述高温材料包括聚醚醚酮(PEEK)。
根据本发明的另一方面提供一种用于制造半导体设备子组件的方法，所述方法包括以下步骤：
提供彼此之间横向间隔开的多个半导体单元，
提供包括多个孔的半导体单元***，其中每一半导体单元位于半导体单元***的每一孔内；
提供用于将压力施加至每一半导体单元的多个压力构件；以及
提供在所述多个压力构件和半导体单元***之间的导电可延展层。
附图说明
现在将参照附图并且仅仅通过实施例的方式描述本发明的一些优选实施方式，附图中：
图1展示根据现有技术的盘簧堆叠和电流旁通条带；
图2展示根据现有技术的冲压仿形金属板；
图3展示根据现有技术的集成到成品设备(实心箭头)的冲压仿形金属板；
图4展示根据现有技术的用于将压力接触施加在芯片(用实心箭头示出的流体通道)的流体压力；
图5展示根据现有技术的ABB的StakPak的操作，其中硬质绝缘套筒以黑灰/蓝示出；
图6展示根据现有技术的外壳内的由实心箭头表示的硬质绝缘支撑框架；
图7展示根据本发明的一个实施方式的成品的半导体单元的三维视图；
图8展示根据本发明的一个实施方式的半导体单元的示意性截面图；
图9展示包括多个半导体单元的现有技术结构的已装配设备的示意性截面图；
图10展示根据本发明的一个实施方式的半导体子组件的示意性截面图；
图11展示一旦本发明被机械加载，导电路径(通过设备的实心箭头) 和机械负载传输(设备外的实心箭头)的实例，细实心蓝色箭头表示芯片上的负载，而粗实心蓝色箭头表示将高出阈值负载的负载传输到子组件框架；
图12展示根据本发明的一个实施方式的半导体单元***的示意图；
图13展示弹簧***的示意图；
图14展示半导体子组件的示意图；以及
图15展示包括推力垫的弹簧***的示意图。
具体实施方式
图7至图15(除图9之外)总体上描述本发明的不同的实施方式。在这些附图中，参照以下附图标记而使用以下的部件：
1-半导体单元；
2-半导体芯片，其在所述应用中是绝缘栅双极型晶体管或快速恢复二极管，但是也可以使用其他类型的芯片；
3-模制***——聚醚醚酮(PEEK)或其他高温塑料；
4-前侧应变缓冲器——钼，但是可以是钨或钼和铜或钨和铜的合金；
5-后侧应变缓冲器——与前侧应变缓冲器相同；
6-控制端子连接弹簧销——其可以是镀金不锈钢；
7-设备外壳基部/主电极——铜；
8-控制信号分布的印刷电路板——标准高温PCB材料；
9-设备外壳盖/主电极——铜；
10-弹簧***——铜，但是可以是任何合适的导电金属，诸如铝或银，或这些金属的合金；
11-第一推力垫——钢(优选地不锈钢)，但是可以是任何合适的硬质金属；
12-盘簧堆叠——标准级别的高温弹簧钢；
13-第二推力垫——与第一推力垫相同；
14-导电隔膜——铜，但是可以是任何合适的导电可延展金属，诸如铝或银，或这些金属的合金；
15-导电块-铜，但是可以是任何合适的可延展的导电金属，例如，铝或银，或这些金属的合金；
16-半导体单元***——聚醚醚酮(PEEK)或其他高温塑料；
60-金属电极。
图7展示根据本发明的一个实施方式的成品半导体单元的三维视图。
图8展示图7的半导体单元的示例性截面图。在一个实施方式中，半导体单元1包括半导体芯片2，例如，绝缘栅双极晶体管(IGBT)，金属氧化物半导体场效应晶体管(MOSFET)，双极结型晶体管(BJT)或任何其他类型的半导体设备。单元包括前侧应变缓冲器4和后侧应变缓冲器5。单元1还包括控制端子连接弹簧销6。单元1还包括模制***3，所述模制***用于将前侧应变缓冲器4、后侧应变缓冲器5和控制端子连接弹簧销 6相对于半导体芯片2定位。
图10展示根据本发明的一个实施方式的半导体子组件的示意性截面图。本发明通常是多芯片半导体设备子组件，其例如集成与每一半导体单元齐平的盘簧堆叠，使用内部支撑框架(弹簧***和半导体单元***的组合)以限制盘簧的位移，并且利用具有多个通孔和平坦的可延展导电隔膜(或导电可延展层)的盘提供盘簧的电流旁通。本发明总体上在图10 和图11中示出。
本发明的实施方式的技术方面如下：
1.子组件利用平坦可延展导电隔膜和具有多个通孔的盘(图10中的元件14和10)提供电流旁通路径。与横向拱起的纵向旁通条带或需要区域以容纳成型轮廓的冲压仿形金属板相比，使用所述方法浪费的接触区域最小，从而允许最大的芯片包装密度，并且因此允许用于所有可用的电流旁通方法的成品设备的最大电流密度。
2.所述设计可以是全功能的子组件，利用用于改进压力均匀度的盘簧和防止芯片的过压的行进停止机构，所述芯片包含存在于最终设备中的所有芯片。如果有需要的话，所述设计不需要最终外包装(通常是陶瓷外壳) 以用于将会执行或事实上将会在终端用户的应用中使用的测试。所遇到的利用盘簧的所有其他设计需要完全组装以充分发挥功能。由于大面积陶瓷外壳是昂贵部件，并且设备的故障导致对陶瓷外壳的接触表面造成不可修复的损坏，在包装之前通过测试子组件可以认识到成本节约，因为一些制造产量损失是可以预期的。
在图10的实施方式中，第一推力垫11、盘簧堆叠12和第二推力垫13 ***到弹簧***10中的孔中。盘簧堆叠12被选择成在一位移处将所需的压力施加在部件堆叠上，所述位移由第一推力垫11、盘簧堆叠12和第二推力垫13的组合高度减去弹簧***10的高度来确定。
此外，导电隔膜14置于弹簧***10的顶部上方。所述导电隔膜具有足以承载所需电流的厚度，但是足够薄以在负载下利用盘簧堆叠12的运动而弯曲。
控制信号分配印刷电路板8置于导电隔膜14上。所述控制信号分配印刷电路板将施加到成品设备的单一控制端子的控制信号分配到设备内的单个半导体芯片2的每一者。导电块15置于控制信号分配印刷电路板8的孔中。具有方形通孔的阵列的半导体单元***16然后置于这些导电块上。半导体单元1置于方形通孔的每一者中。半导体单元1在本申请中包括半导体芯片2，所述半导体芯片收到保护以免受到在芯片3的边缘、前侧应变缓冲器4和后侧应变缓冲器5以及控制端子连接弹簧销6(仅仅用于具有控制端子的芯片)处的电击穿的影响。在所述阶段中，半导体单元***16 通常利用非导电螺钉或另一合适方法而固定至弹簧***10，将所有松动部件固定在子组件内。
本发明可以随后被组装到传统陶瓷壳体或其他合适的功率半导体外壳 (未示出)中。
图11展示一旦本发明被机械加载时形成的导电路径(通过设备的实心箭头)45和机械负载传输(设备外部的实心箭头)35，40。细实心蓝色箭头35表示芯片上的负载，而粗实心蓝色箭头40表示高出阈值负载的负载传输到子组件框架。在一个实施方式中，本发明通过将整个设备夹持到一负载而操作，所述负载大于将每一部件堆叠中的盘簧挤压到使得第一推力垫11的最下表面与弹簧***10的最下表面平齐的程度的负载(阈值负载)。用于每一弹簧堆叠的阈值负载被设计成1kN。在所述实施例中，在当前设计中有44个弹簧堆叠，从而整个子组件的阈值负载因此是44kN。超过阈值负载，所有额外负载被半导体单元***16和弹簧***10支撑。用于整个设备的额定负载是50-70kN，从而由半导体单元***16和弹簧***10支撑的超出负载是从6到26kN。此时，单个芯片每一者通常被最佳地加载。它们被保护以免受到支撑框架的超压的影响，考虑到设备以超过阈值负载而加载，它们也通常不处于欠压中。一旦正确地加压，则通过弹簧***10、导电铝箔或隔膜14、导电块15而到半导体单元1的导电路径(见图11)得以建立。从第一推力垫11、盘簧堆叠12、第二推力垫 13、导电铝箔14和导电块(15)而到半导体单元1的第二导电路径同样得以建立。
可以理解的是，可以通过最佳压力接触到半导体芯片所需的负载确定每一弹簧堆叠的每一阈值负载上的负载。这通过利用长期可靠性将压力接触的导电性和导热性平衡而确定。较大力将导致较好导电性，但将导致较短寿命，而较小力将导致较差导电性和较长寿命。
本领域的技术人员可以理解的是，迄今为止，仅仅已经制造出原型机。 1kN的阈值负载已经建立。一旦可以进行完全测试，则可以改变1kN的负载。期望的是，保持在0.5到2.0kN范围内。
在未来，可以制成不同直径的成品设备。这将需要整个设备夹持力不同于针对原型规定的50-70kN。设备可以具有225mm电极，但更大尺寸是可以的。最小设备可以具有47mm电极。
可能需要超过阈值负载的超出负载，以形成导电隔膜和弹簧***之间的良好的压力接触。超出负载可以是大约6至26kN，但在触头的导电性不足够好的情况下，这可能需要增大到更大力。
设备可以是圆形或可以是方形，尽管其他形状也是可以的。隔膜14的厚度可以是大约0.3mm，优选地在大约0.1mm到1mm之间的范围。由于尺寸公差，隔膜14是柔性的，以使得其能够移动。隔膜14可以由铜、铝、银或这些材料的合金制成。
前侧应变缓冲器4和后侧应变缓冲器5可以通过焊接或银烧结而附着或不附着到半导体芯片2.
导电块15和前侧应变缓冲器4可以由一件材料形成。所述导电块和前侧应变缓冲器可以通过焊接或银烧结附着或不附着至半导体芯片2的前侧。
图12展示根据本发明的一个实施方式的半导体单元***16的示意图。单元***16具有方形成型通孔，半导体单元位于所述通孔中。对于每一孔有十字形边界，这对于在子组件的中心区域处提供均匀的压力是非常有用的。
图13展示弹簧***10的示意图，其包括通孔55。
图14展示半组装的子组件的示意图，其包括半导体单元***16、隔膜14、具有方形孔的印刷电路板18、导电块15、和后侧应变缓冲器5。
图15展示弹簧***10的示意图，其包括推力垫13。
尽管上面提到的说明指向功率半导体设备芯片，但是可以理解的是，其他的半导体设备也可以用在本发明中。
本领域技术人员可以理解的是，在前面的说明和所附权利要求书中，诸如“高出”、“重叠”、“低于”、“横向”等位置术语参照设备的概念性示意图 (诸如展示标准的截面透视图的那些和在附图中示出的那些)得出。这些术语用于方便参考，但并非属于限制性特征。这些术语因此被理解为指代当处于如附图所示的朝向时的设备。
尽管已经根据上述优选实施方式描述本发明，但是应当理解的是，这些实施方式仅是示意性的，并且权利要求不限于那些实施方式。本领域技术人员将可以根据公开进行修改和替代变形，所述修改和替代变形被视为落入所附权利要求的范围内。在本说明书中描述或展示的每一特征可以并入到本发明中，无论单独地或以与本文中公开或展示的任何其他特征进行的任何合适组合。

Claims (27)

1.一种半导体设备子组件，包括：
彼此之间横向间隔开的多个半导体单元，
包括多个孔的半导体单元***，其中每一半导体单元位于半导体单元***的每一孔中；
用于将压力施加到每一半导体单元上的多个压力构件，
位于所述多个压力构件和定位在半导体单元***中的所述多个半导体单元之间的导电可延展层，以及
弹簧***，所述弹簧***包括多个孔，其中每一压力构件位于弹簧***的孔中。
2.如权利要求1所述的子组件，其中导电可延展层是平坦隔膜。
3.如权利要求1或2所述的子组件，其中导电可延展层是连续层，在导电可延展层中不存在轮廓区域。
4.如权利要求1或2所述的子组件，其中导电可延展层是柔性层。
5.如权利要求1或2所述的子组件，其中导电可延展层包括这样的材料，所述材料包括铜、铝、银，或铜、铝和银的合金。
6.如权利要求1或2所述的子组件，其中压力构件包括弹簧。
7.如权利要求1或2所述的子组件，其中弹簧***与导电可延展层操作地连接。
8.如权利要求1或2所述的子组件，还包括在弹簧***的孔内在压力构件的两侧上的第一推力垫和第二推力垫，其中第一推力垫从弹簧***的第一表面伸出，而第二推力垫与导电可延展层接触。
9.如权利要求8所述的子组件，其中第一推力垫和第二推力垫的每一者包括这样的材料，所述材料包括金属。
10.如权利要求8所述的子组件，其中压力构件被选择成使得利用弹簧***、压力构件、第一推力垫和第二推力垫施加预定压力。
11.如权利要求10所述的子组件，其中预定压力被施加到阈值压力极限，以使得被施加压力将每一压力构件挤压到使得第一推力垫的最下表面与弹簧***的最下表面平齐的程度。
12.如权利要求11所述的子组件，其中对于每一压力构件的阈值压力极限是大约1kN。
13.如权利要求11所述的子组件，其中高出阈值压力极限的被施加压力由弹簧***和半导体单元***支撑。
14.如权利要求1或2所述的子组件，其中弹簧***和半导体单元***利用固定装置彼此连接。
15.如权利要求14所述的子组件，其中固定装置包括不导电螺钉。
16.如权利要求1或2所述的子组件，还包括在导电可延展层上的印刷电路板，印刷电路板配置成将被施加控制信号分配到半导体单元的控制端子。
17.如权利要求16所述的子组件，其中印刷电路板包括多个孔，每一孔与每一半导体单元和每一压力构件相关联。
18.如权利要求17所述的子组件，还包括在印刷电路板的每一孔中的导电块。
19.如权利要求18所述的子组件，其中导电块操作地连接到导电可延展层和半导体单元。
20.如权利要求19所述的子组件，其中导电块包括这样的材料，所述材料包括铜、铝、银，或铜、铝和银的合金。
21.如权利要求1或2所述的子组件，其中子组件配置成使得在施加压力之后，第一导电路径通过弹簧***、导电可延展层、导电块和半导体单元而建立。
22.如权利要求8所述的子组件，其中子组件配置成使得在施加压力之后，第二导电路径通过第一推力垫、压力构件、第二推力垫、导电可延展层、导电块和半导体单元而建立。
23.如权利要求1或2所述的子组件，其中半导体单元包括：
半导体芯片；
在半导体芯片的边缘处的保护层；
前侧应变缓冲器；
后侧应变缓冲器；
控制端子连接弹簧销。
24.如权利要求1或2所述的子组件，其中半导体单元***的每一孔具有方形形状。
25.如权利要求24所述的子组件，其中半导体单元***的每一孔的形状控制被施加压力到每一半导体单元上的分配，以使得被施加压力在子组件的中心区域中大致均匀地分布。
26.如权利要求1或2所述的半导体设备子组件，其中半导体单元***包括这样的材料，所述材料包括聚醚醚酮。
27.一种用于制造半导体设备子组件的方法，所述方法包括以下步骤：
提供彼此之间横向间隔开的多个半导体单元，
提供包括多个孔的半导体单元***，其中每一半导体单元位于半导体单元***的每一孔内；
提供用于将压力施加至每一半导体单元的多个压力构件，
提供在所述多个压力构件和定位在半导体单元***中的所述多个半导体单元之间的导电可延展层，以及
提供弹簧***，所述弹簧***包括多个孔，其中每一压力构件位于弹簧***的每一孔中。
CN201680006071.XA 2016-06-20 2016-06-20 半导体设备子组件 Active CN108701667B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/GB2016/051842 WO2017220949A1 (en) 2016-06-20 2016-06-20 A semiconductor device sub-assembly

Publications (2)

Publication Number Publication Date
CN108701667A CN108701667A (zh) 2018-10-23
CN108701667B true CN108701667B (zh) 2020-08-28

Family

ID=56263985

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680006071.XA Active CN108701667B (zh) 2016-06-20 2016-06-20 半导体设备子组件
CN201780000603.3A Active CN107851643B (zh) 2016-06-20 2017-01-23 半导体设备子组件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201780000603.3A Active CN107851643B (zh) 2016-06-20 2017-01-23 半导体设备子组件

Country Status (4)

Country Link
US (2) US11195784B2 (zh)
EP (2) EP3472860B1 (zh)
CN (2) CN108701667B (zh)
WO (2) WO2017220949A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112385037A (zh) * 2018-07-11 2021-02-19 丹尼克斯半导体有限公司 半导体器件子组件
CN112992795B (zh) * 2019-12-17 2024-04-19 株洲中车时代半导体有限公司 压接式igbt子模组结构和压接式igbt器件
CN112992866A (zh) * 2019-12-18 2021-06-18 株洲中车时代半导体有限公司 一种电流旁路结构及igbt器件
CN113053831B (zh) * 2019-12-27 2023-09-05 株洲中车时代半导体有限公司 一种压接式igbt模块及功率半导体器件
CN111952322B (zh) * 2020-08-14 2022-06-03 电子科技大学 一种具有周期可调屈曲结构的柔性半导体薄膜及制备方法
CN112636054B (zh) 2020-11-27 2022-08-05 株洲中车时代半导体有限公司 半导体设备组件、压接式功率半导体模块及制造方法
CN112712920A (zh) * 2020-12-22 2021-04-27 欧耐特线缆集团有限公司 一种抗老化的防火电缆
EP4136673A1 (en) 2021-05-28 2023-02-22 Dynex Semiconductor Limited Semiconductor device
CN115989581A (zh) 2021-07-19 2023-04-18 丹尼克斯半导体有限公司 半导体装置
WO2023001356A1 (en) 2021-07-19 2023-01-26 Dynex Semiconductor Limited Power semiconductor device with current bypass mechanism

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2728313A1 (de) * 1977-06-23 1979-01-04 Siemens Ag Halbleiterbauelement
US4224663A (en) * 1979-02-01 1980-09-23 Power Control Corporation Mounting assembly for semiconductive controlled rectifiers
JPS57196535A (en) 1981-05-28 1982-12-02 Toshiba Corp Semiconductor device for electric power
DE3143336A1 (de) * 1981-10-31 1983-05-19 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleitergleichrichterbaueinheit
JPH081914B2 (ja) * 1987-03-31 1996-01-10 株式会社東芝 圧接型半導体装置
JP3588503B2 (ja) * 1995-06-20 2004-11-10 株式会社東芝 圧接型半導体装置
JP3018971B2 (ja) * 1995-12-18 2000-03-13 富士電機株式会社 半導体装置
JP3080579B2 (ja) * 1996-03-06 2000-08-28 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージの製造方法
JP3319569B2 (ja) * 1996-05-31 2002-09-03 株式会社東芝 圧接型半導体装置
JP3426101B2 (ja) 1997-02-25 2003-07-14 三菱電機株式会社 整流装置
KR100214560B1 (ko) * 1997-03-05 1999-08-02 구본준 반도체 멀티칩 모듈
JP2930074B1 (ja) * 1998-06-02 1999-08-03 富士電機株式会社 半導体装置
US6058014A (en) * 1998-10-13 2000-05-02 International Business Machines Corporation Enhanced mounting hardware for a circuit board
DE19903245A1 (de) * 1999-01-27 2000-08-03 Asea Brown Boveri Leistungshalbleitermodul
JP2001036002A (ja) * 1999-07-23 2001-02-09 Fuji Electric Co Ltd 半導体装置
JP2004158489A (ja) 2002-11-01 2004-06-03 Honda Motor Co Ltd 圧接型半導体装置
US6678163B1 (en) * 2002-12-19 2004-01-13 Westcode Semiconductors Limited Housing for semiconductor chips
DE102005024900B4 (de) * 2004-06-08 2012-08-16 Fuji Electric Co., Ltd. Leistungsmodul
US8531027B2 (en) * 2010-04-30 2013-09-10 General Electric Company Press-pack module with power overlay interconnection
CN201708683U (zh) * 2010-05-29 2011-01-12 比亚迪股份有限公司 一种压接智能功率模块
WO2013121691A1 (ja) * 2012-02-14 2013-08-22 パナソニック株式会社 半導体装置及びその製造方法
FR2994333B1 (fr) * 2012-08-03 2014-08-01 Ge Energy Power Conversion Technology Ltd Dispositif electronique semi-conducteur destine a etre monte dans un ensemble a empilement presse et ensemble a empilement presse comportant un tel dispositif
KR102170192B1 (ko) * 2013-08-22 2020-10-26 삼성전자주식회사 본딩 방법, 본딩 장치, 그리고 기판 제조 방법
US9177943B2 (en) * 2013-10-15 2015-11-03 Ixys Corporation Power device cassette with auxiliary emitter contact
CN103579165B (zh) 2013-11-04 2016-08-31 国家电网公司 一种全压接式功率器件
JP2016062983A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置
CN104966704B (zh) * 2015-07-23 2019-01-25 国网智能电网研究院 一种低热阻的压接式功率器件封装

Also Published As

Publication number Publication date
EP3472860A1 (en) 2019-04-24
US10777494B2 (en) 2020-09-15
WO2017220949A1 (en) 2017-12-28
EP3472864B1 (en) 2022-11-09
EP3472860B1 (en) 2022-08-17
US20190206776A1 (en) 2019-07-04
US11195784B2 (en) 2021-12-07
CN108701667A (zh) 2018-10-23
CN107851643B (zh) 2020-08-28
US20190259693A1 (en) 2019-08-22
WO2017220955A1 (en) 2017-12-28
EP3472864A1 (en) 2019-04-24
CN107851643A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
CN108701667B (zh) 半导体设备子组件
US10002812B2 (en) Power semiconductor module having a pressure application body and arrangement therewith
CN102881589B (zh) 一种压接式igbt模块的制作方法及压接式igbt模块
CN105514095B (zh) 一种凸台高度可变的压接式igbt模块
US8643171B1 (en) Power semiconductor device
US9692147B1 (en) Small form factor sockets and connectors
CN206758432U (zh) 具有弹簧装置的夹紧组件
CN105074920B (zh) 功率半导体模块
CN104066311B (zh) 基板间隔保持部件及逆变器装置
US20130043579A1 (en) Power semiconductor arrangement, power semiconductor module with multiple power semiconductor arrangements, and module assembly comprising multiple power semiconductor modules
US20040227230A1 (en) Heat spreaders
KR20160127051A (ko) 복수의 도금 관통 반도체 소자를 위한 개선된 디스크형 사이리스터
US3375415A (en) High current rectifier
US11574894B2 (en) Semiconductor device sub-assembly
US20080007917A1 (en) Heat dissipator assembly
EP3703115B1 (en) Semiconductor device
US7285852B2 (en) Semiconductor device capsule
EP2849221A1 (en) Cooling arrangement for a power semiconductor module
CN214336702U (zh) 一种功率半导体器件均压结构
CN111219907B (zh) 一种用于直插式多元面阵探测器的tec散热组件
JP4604954B2 (ja) 半導体モジュールの絶縁構造
CN112838063A (zh) 一种功率半导体器件均压结构
CN116666336A (zh) 功率器件的封装结构及封装方法
US20190088848A1 (en) Thermoelectric conversion module and thermoelectric conversion element
CN115868020A (zh) 带电流旁路机构的功率半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant