CN108701666A - 用于制造衬底板的方法、衬底板、用于制造半导体模块的方法和半导体模块 - Google Patents

用于制造衬底板的方法、衬底板、用于制造半导体模块的方法和半导体模块 Download PDF

Info

Publication number
CN108701666A
CN108701666A CN201780012016.6A CN201780012016A CN108701666A CN 108701666 A CN108701666 A CN 108701666A CN 201780012016 A CN201780012016 A CN 201780012016A CN 108701666 A CN108701666 A CN 108701666A
Authority
CN
China
Prior art keywords
layer
underboarding
alloy
semiconductor element
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780012016.6A
Other languages
English (en)
Inventor
R·艾泽勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heraeus Deutschland GmbH and Co KG
Original Assignee
Heraeus Precious Metals GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Precious Metals GmbH and Co KG filed Critical Heraeus Precious Metals GmbH and Co KG
Publication of CN108701666A publication Critical patent/CN108701666A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/013—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium
    • B32B15/015—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium the said other metal being copper or nickel or an alloy thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01026—Iron [Fe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/01402—Invar, i.e. single-phase alloy of around 36% nickel and 64% iron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/01403—Kovar, i.e. FeNiCo alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15763—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)

Abstract

本发明涉及一种用于制造用于大面积半导体元件(90)、尤其用于闸流晶体管盘或二极管的衬底板(10)的方法，其中‑具有第一膨胀系数的由第一材料(M1)制成的至少一个第一层(20)，和‑具有小于所述第一膨胀系数的第二膨胀系数的由第二低拉伸性材料(M2)制成的至少一个第二层(30)，在150℃到300℃的接合温度下尤其通过低温烧结方法彼此接合，由接合材料(VM)制成的至少一个第一接合层(40)形成于所述第一层(20)与所述第二层(30)之间，并且所述接合温度大体上对应于在制造的所述衬底板(10)与至少一个大面积半导体元件(90)接合期间的安装温度。

Description

用于制造衬底板的方法、衬底板、用于制造半导体模块的方法 和半导体模块
本发明涉及一种用于制造用于大面积半导体元件、尤其用于闸流晶体管晶片或二极管的衬底板的方法。此外，本发明涉及一种用于大面积半导体元件、尤其用于闸流晶体管晶片或二极管的衬底板。另外，本发明涉及一种用于制造半导体模块的方法和一种半导体模块。
垂直功率电子装置半导体元件(例如闸流晶体管或二极管)优选独立地应用到低热膨胀性的电路载体上，其必须高度导电和导热。另外，半导体元件(举例来说，在硅的情况下为2.5到3ppm/K)与导电电路载体的热膨胀必须经适配。为这个目的，半导体元件的热膨胀系数与电路载体的热膨胀系数之间的差异必须保持尽可能低，以便保持半导体元件与电路载体之间的机械应力尽可能低。
已知将由钼制成的所谓衬底板用于半导体元件。钼一方面具有相对低的热膨胀并且另一方面具有良好热导率。然而，钼的比电阻是铜的比电阻的约三倍。另外，钼是相对昂贵的材料。
举例来说，存在铜-钨合金(CuW)、铜-钼合金(CuMo)和Cu-Mo-Cu镀层。这些合金产生8ppm/K与12ppm/K之间的热膨胀。
CuW和CuMo合金和Cu-Mo-Cu镀层制造起来技术上复杂并且格外昂贵。具体来说，由于铜与合金成分钨和钼之间的熔点差异高，因此合金形成需要格外全面的方法步骤直到合金化成功。另外，纯铜的热导率因合金形成而极大地降低。
铜和钼的电镀必须在极高温度下、例如在600℃到800℃的温度下执行以促进接合形成扩散。在这种高温过程期间，必须通过成本密集的措施来防止铜材料的破坏性氧化。
扩散退火层序列的另一缺点是在从扩散温度冷却到室温或连接到衬底板的半导体元件的操作温度之后的强变形和扭曲。为了制造平的衬底板，其必须在轧制原料中拉伸轧制。因此，扩散层在一定程度上遭到机械破坏。铜层和钼层的不对称涂布的序列出于这个原因无法通过扩散退火实现。
始于这个现有技术，本发明的目标是具体说明一种用于制造用于大面积半导体元件、尤其用于闸流晶体管晶片或二极管的衬底板的方法，其执行起来格外简单和便宜并且通过其可以制造优化的衬底板。
此外，本发明的目标是具体说明一种用于大面积半导体元件的衬底板，其具有格外低的膨胀性并且同时是便宜的。
此外，本发明的一目标是具体说明一种用于制造半导体模块的方法。此外，本发明的目标是具体说明一种先进的半导体模块，其中所述半导体模块具有格外低的膨胀性并且被构建得高度导电。
根据本发明，所述目标鉴于用于制造用于大面积半导体元件的衬底板的方法通过权利要求1的主题实现；鉴于用于大面积半导体元件的衬底板通过权利要求6的主题实现；鉴于用于制造半导体模块的方法通过权利要求16的主题实现，所述半导体模块包含衬底板和至少一个大面积半导体元件；并且鉴于半导体模块通过权利要求19的主题实现，所述半导体模块包含衬底板和至少一个大面积半导体元件。
本发明是基于具体说明一种用于制造用于大面积半导体元件的衬底板的方法的想法，其中具有第一膨胀系数的由第一材料制成的至少一个第一层和具有小于所述第一膨胀系数的第二膨胀系数的由低膨胀性的第二材料制成的至少一个第二层在150℃到300℃的接合温度下彼此接合。由第一材料制成的所述第一铜层第一层与由第二材料制成的所述第二层的所述接合尤其优选通过低温烧结方法进行。
根据本发明，由接合材料制成的至少一个第一接合层另外形成于所述第一层与所述第二层之间。
所述接合温度基本上对应于在制造的所述衬底板与至少一个大面积半导体元件接合期间的安装温度。所述大面积半导体元件可以是闸流晶体管晶片或二极管。所述大面积半导体元件尤其优选是硅半导体晶片。
在根据本发明的方法的一个实施例中，所述接合温度可以是200℃到280℃、尤其220℃到270℃、尤其240℃到260℃、尤其250℃。
所述接合层的所述接合材料优选可以产生耐受高于所述接合温度的温度的接合。所述接合材料优选具有扩散金属、尤其银(Ag)和/或银合金和/或金(Au)和/或金合金和/或铜(Cu)和/或铜合金。
至少所述第二层的具有所述第二膨胀系数的低膨胀性的所述第二材料优选具有镍合金、尤其因瓦合金(Invar)(Fe65Ni35)或因瓦合金36(Fe64Ni36)或可伐合金(Kovar)(Fe54Ni29Co17)，和/或钨(W)，和/或铁-镍-钴合金(FeNiCo合金)。钼(Mo)或钼合金据证实为关于至少第二层的第二材料的尤其优选的材料。
原则上，具有小于第一材料的金属的膨胀系数的所有金属都可以用作第二材料。就第一材料是铜或铜合金而言，或就第一层由铜或铜合金组成而言，膨胀系数低于铜的所有金属都适合作为第二材料。
第二材料的膨胀系数越低并且同时第二材料的热导率越高，则这种材料越适合作为第二材料。电导率在物理上与热导率相关联。因此，具有良好热和/或电导率和低热膨胀的所有金属都非常适合被用作第二材料或由第二材料包括在内。
下表在第6栏展示了在第1栏中列出的材料的膨胀系数。相应地具有小于铜的膨胀系数的所有材料因此都适合于充当第二材料或被用作第二材料。
至少所述第一层至少与所述第二层和所述接合层的所述接合可以通过施加压力，尤其使用5MPa到30MPa、尤其10MPa到28MPa、尤其25MPa的压力进行。
优选被执行以便接合至少所述第一与至少所述第二层和所述至少一个接合层的低温烧结优选在150℃到300℃的温度下并且在5MPa到30MPa的施加压力下进行。尤其优选地，低温烧结在250℃的温度和25MPa的压力下执行，其中烧结优选执行1到10min、例如4min。
用于制造衬底板的方法中的接合温度基本上对应于在制造的所述衬底板接合到至少一个大面积半导体元件期间的安装温度。接合温度可以刚好对应于安装温度。此外，接合温度有可能与安装温度偏差至多20％、尤其至多15％、尤其至多10％、尤其至多5％。接合温度与安装温度的偏差百分比的计算基于以开尔文为单位的接合温度与以开尔文为单位的安装温度之间的差异的计算来进行。
除了执行低温烧结方法之外，另外有可能通过扩散焊接使衬底板的各个层彼此接合，形成高熔点金属间相。还有可能使用粘着剂来接合衬底板的各个层。
优选地，接合材料作为烧结材料或烧结材料的成分引入至少第一层与至少第二层之间。可以被烧结以形成导电层的组合物因此可以用于在待接合的各层之间产生烧结接合。仍可以被烧结的组合物可以具有油墨、膏或呈分层压制物品形式的烧结预成型体的使用类型。烧结预成型体通过施加和干燥金属膏或金属烧结膏而形成。这种类型的烧结预成型体仍可以被烧结。或者，接合材料有可能被形成为膜、尤其金属膜，并且此膜、尤其金属膜配置于第一层与第二层之间。
包含接合材料或由接合材料组成的烧结膏有可能通过印刷、尤其丝网或模板印刷施加到第一层和/或第二层上。任选地，烧结膏或金属烧结膏可以在执行实际烧结方法之前被干燥。在不经过流体状态的情况下，烧结膏的金属粒子在烧结期间通过扩散接合，在至少第一与第二层之间形成固体电流和热传导金属性接合或金属接合。烧结膏尤其优选在接合至少第一和至少第二层时使用，所述膏包含银和/或银合金和/或碳酸银和/或氧化银。
在本发明的另一实施例中，例如通过电镀或溅镀施加的层有可能在施加接合层之前施加到至少第一和/或第二层上、优选到第二层上，以实现接合层或结合层的更好接合。就第二层是钼层或第二层的第二材料包含钼而言，镍-银层(NiAg层)可以通过电镀施加到第二层的待接合的侧面上。接合材料、尤其银可以特别好地粘着于这个镍-银层上。
在一协同方面，本发明此外是基于具体说明一种用于大面积半导体元件、尤其用于闸流晶体管晶片或二极管的衬底板的想法，其中所述衬底板优选使用根据本发明的前述方法制造。
根据本发明的衬底板包含：
-具有第一膨胀系数的由第一材料制成的至少一个第一层，和
-具有小于所述第一膨胀系数的第二膨胀系数的由低膨胀性的第二材料制成的至少一个第二层，
-其中至少一个第一接合层形成于所述第一层与所述第二层之间，所述第一接合层包含扩散金属、尤其银(Ag)和/或银合金和/或金(Au)和/或金合金和/或铜(Cu)和/或铜合金。
所述第一材料优选具有金属或由金属组成。具体来说，所述第一材料具有铜或铜合金或所述第一材料是铜或铜合金。所述第二材料尤其可以具有镍合金、尤其因瓦合金(Fe65Ni35)或因瓦合金36(Fe64Ni36)或可伐合金(Fe54Ni29Co17)，和/或钨(W)，和/或铁-镍-钴合金(FeNiCo合金)。所述第二材料优选是镍合金、尤其因瓦合金(Fe65Ni35)或因瓦合金36(Fe64Ni36)或可伐合金(Fe54Ni29Co17)，和/或钨(W)，和/或铁-镍-钴合金(FeNiCo合金)。
在本发明的尤其优选的实施例中，第二材料包含钼(Mo)或第二材料是钼(Mo)。还可设想第二材料包含钼合金或是钼合金。
至少所述第一接合层可以被形成为所述第一层和/或所述第二层的边界层。
接合层有可能是独立的可见层。如果接合材料仅在制造根据本发明的衬底板期间以低层厚度施加，那么制造的产品中、即制造的衬底板中的接合层可以被形成为第一层和/或第二层的边界层。接合材料可以例如至少在某些部分中扩散到第一层和/或第二层中。
尤其优选地，接合层的接合材料是银或银合金，以便银或银合金在形成接合层作为边界层期间在某些部分中扩散到第一层和/或第二层中。
在本发明的另一实施例中，所述衬底板具有至少一个第三层，其中所述第三层由一/所述第一材料组成。所述第三层优选通过由一/所述接合材料制成的第二接合层接合到由低膨胀性的所述第二材料制成的所述第二层。因此，衬底板可以包含通过两个接合层彼此接合的三个层。
在本发明的另一实施例中，所述衬底板可以具有至少一个第四层，所述第四层由一/所述第二材料形成。所述第四层优选通过由一/所述接合材料制成的第三接合层接合到由一/所述第一材料制成的所述第三层。在本发明的这个实施例中，衬底板包含由第一材料或第二材料形成的四个层，其中这四个层通过至少三个接合层彼此接合。
所述衬底板可以具有所述各个层和接合层的对称配置。所述各个层和接合层的所述对称配置优选以形成平的衬底板的方式形成。各个层的对称配置应理解为使得在理论形成通过衬底板的对称轴的情况下，具有一致材料和层厚度的各个层和接合层的对称配置形成于对称轴的上方和下方。对称轴关于衬底板的总厚度将各个层的配置对半分，其中衬底板的总厚度通过将各个层厚度相加而形成。
当形成各个层和接合层的对称配置时，有可能形成平的衬底板。
在本发明的一替代实施例中，衬底板的各个层和接合层有可能不对称地配置。各个层和接合层尤其不对称地配置，以便最初形成凸面或凹面形的衬底板。衬底板优选具有受控的凸面或凹面形状。换句话说，规定了最大曲率。
不对称配置可以通过理论上形成的对称轴可见。对称轴将各个层的配置的总厚度对半分，其中总厚度由将衬底板各个层厚度相加而定义。衬底板的曲率或凸面或凹面形状优选通过配置和/或形成由一/所述第二材料(即低膨胀性的一/所述材料)制成的第二层和/或第四层来控制。第二层和/或至少第四层相对于所有层和接合层的总配置不对称地形成，以便对称轴由制造的衬底板的膨胀以靶向方式形成。
取决于使用情况，通过安置和/或形成由低膨胀性的第二材料制成的第二层和/或至少第四层，在最终冷却之后可以形成弯曲衬底板轮廓。为这个目的，根据本发明的衬底板借助先前提及的本发明方法制造并且利用随后提及的用于制造具有大面积半导体元件的半导体模块的本发明方法相连接。
衬底板的各层可以具有不同层厚度以便实现不对称配置。第一层与第二层有可能具有不同层厚度。另外，第一层、第二层与第三层有可能具有不同层厚度。
在本发明的另一实施例中，所述第二层和/或所述第四层可以嵌入于由所述第一材料制成的层中。由所述第一材料制成的所述层可以是所述第一层和/或所述第三层。
在本发明的另一实施例中，所述第二层和/或所述第四层以框架样和/或栅格样和/或导线样方式形成。优选地，第二层和/或第四层的这种形成与对应层向由第一材料制成的层中的嵌入组合进行。
衬底板的热膨胀的减小例如通过铜层或铜合金层与一或多个钼层的本发明组合来实现。增加衬底板的厚度的钼比例与铜比例的比率减小所得总膨胀。2厚度份铜/铜合金与1厚度份钼/钼合金的层比率产生约8-9ppm/K的热膨胀。由第一材料制成的所有层与由第二材料制成的所有层的厚度比率优选是2:1。
与钼的高杨氏模量(在20℃下为330GPa)相比，使用的铜的低杨氏模量(Young'smodulus)导致衬底板的总厚度中的钼份成比例地更小。举例来说，第一层和/或至少第三层的铜的杨氏模量是60GPa。这种类型的杨氏模量通过经受暴露于氮气(N2)的软退火超过四个小时来实现。
本发明此外是基于具体说明一种用于制造半导体模块的方法的想法，所述半导体模块包含至少一个衬底板和至少一个大面积半导体元件。优选地，所述衬底板是根据本发明的先前提及的衬底板或使用根据本发明的先前提及的方法制造的衬底板。所述大面积半导体元件尤其是闸流晶体管晶片或二极管。所述大面积半导体元件尤其优选是硅半导体晶片。
根据本发明用于制造半导体模块的方法是基于以下事实：所述半导体元件在150℃到300℃的安装温度下通过接触层接合到所述衬底板，其中所述安装温度大体上对应于在所述衬底板的所述层接合期间的接合温度。换句话说，在半导体元件接合到衬底板期间的安装温度大体上对应于在制造衬底板期间作用的接合温度。安装温度可以刚好对应于接合温度。优选地，安装温度与接合温度偏差至多20％、尤其至多15％、尤其至多10％、尤其至多5％。安装温度与接合温度的偏差百分比的计算基于以开尔文为单位的安装温度与以开尔文为单位的接合温度之间的差异的计算来进行。
所述安装温度可以是200℃到280℃、尤其220℃到270℃、尤其240℃到260℃、尤其250℃。
大面积半导体元件优选施加到衬底板的表面上或接合到衬底板的表面，其中所述表面由层、尤其由第一材料组成的第一层或第三层形成。表面还可以被称为衬底板的最上部侧面。
接触层可以例如是烧结膏。接触层还有可能是粘着剂层或焊料层。
在本发明的一实施例中，所述衬底板的所述层的接合和所述衬底板与所述大面积半导体元件的接合可以同时进行。在这个实施例中，所有层、接合层和大面积半导体元件通过低温烧结方法同时配置于彼此上方并且例如彼此接合。
通过组合根据本发明的用于制造衬底板的方法与根据本发明的用于制造半导体模块的方法，有可能制造具有衬底板的各层和接合层的不对称配置的平的半导体模块。衬底板的各个层和接合层彼此不对称地配置。不对称性可以通过层的数目和/或通过层厚度控制。
举例来说，有可能由铜层和钼层制造衬底板。此处，两种层可以具有不同层厚度。另外，可设想Cu-Mo-Mo-Cu-Cu层序列。此处，因此存在不对称层数目和不对称层序列。
各层和接合层的不对称配置在接合温度下互连，所述接合温度大体上对应于衬底板与大面积半导体元件的安装温度。
不对称层序列最初导致衬底板在冷却之后的弯曲变形。随后大面积半导体元件接合到衬底板。此处，可以看出，弯曲变形或凹面或凸面变形在再加热制造的不对称衬底板期间降低。在衬底板接合到大面积半导体元件之后，制造的半导体模块或衬底板以满足需求的方式在新应力平衡中呈现温度稳定的最终形状。
根据一协同方面，本发明此外是基于具体说明一种半导体模块的想法，其中所述半导体模块优选使用根据本发明的先前提及的方法制造。所述半导体模块包含衬底板和至少一个大面积半导体元件。所述衬底板是根据本发明的衬底板或通过根据本发明的先前提及的方法制造的衬底板。
所述大面积半导体元件尤其是闸流晶体管晶片或二极管。所述大面积半导体元件尤其优选是硅半导体晶片。大面积半导体元件优选具有仅略小于衬底板的底面积的面积。
所述半导体元件尤其通过接触层接合到所述衬底板的所述第一层。接触层可以是烧结层或导电粘着剂层或焊料层。第一层是由第一材料制成的层。这种第一材料优选是铜或铜合金。
在下文中基于例示性实施例用其它细节并且参考所附示意图更详细地解释本发明。在图中：
图1a展示根据第一例示性实施例的本发明半导体模块的各个层和组分的配置；
图1b展示呈接合状态的根据图1a的半导体模块；
图2a展示根据第二实施例的本发明半导体模块的各个层和组分的配置；并且
图2b展示呈接合状态的根据图2a的半导体模块。
在下文中，相同元件符号用于相同部件和具有相同作用的部件。
待制造的半导体模块100(参看图1b)的各个层和组分图示于图1a中。半导体模块100由大面积半导体元件90和衬底板10组成。衬底板10包含由第一材料M1制成的第一层20和由第二材料M2制成的第二层30。材料M1优选是金属、尤其铜或铜合金。相比之下，材料M2是具有低于第一材料M1的第一膨胀系数的第二膨胀系数的低膨胀性的材料。第二材料M2可以是镍合金、尤其因瓦合金或因瓦合金36或可伐合金，和/或钨，和/或铁-镍-钴合金。在本发明例示性实施例中，材料M2是钼。由接合材料VM制成的第一接合层40形成于第一层20与第二层30之间。接合层40的接合材料VM在第一层20与第二层30之间产生耐受高于接合温度的温度的接合。接合层优选具有扩散金属、尤其银和/或银合金和/或金和/或金合金和/或铜和/或铜合金。
接合层优选被形成为烧结层、尤其烧结膏。优选具有所列扩散金属之一、尤其银和/或银合金和/或碳酸银和/或氧化银的这种烧结膏可以例如通过印刷方法施加到第一层20的第二侧面22上和/或到第二层30的第一侧面31上。在衬底板10的接合状态下，第一层20的第一侧面21面向大面积半导体元件90。相比之下，第一层20的第二侧面22面向第二层30。在接合状态下，第二层30的第一侧面31面向第一层20。相比之下，第二层30的第二侧面32被形成为背对第一层20。第一层20的层厚度d1是第二层30的层厚度d2的至少两倍大。优选地，层厚度d1在0.2mm与3.0mm之间，而层厚度d2在0.1mm与2.0mm之间。第一接合层40的厚度优选在1μm与50μm之间。
通过图1b中绘制的对称轴S变得显而易见：衬底板10的结构是各个层20、30和40的不对称结构。对称轴S将衬底板10的总厚度D对半分。总厚度D通过将层厚度d1和d2以及第一接合层40的层厚度相加而形成。通过以这种方式不对称的衬底板10，尤其可以制造平的半导体模块100。
在所图示的实例中，大面积半导体元件90是被形成为闸流晶体管的硅半导体。半导体元件90的宽度bHL仅略小于衬底板的宽度bSP。在所图示的实例中，大面积半导体元件90通过接触层50接合到衬底板10。接触层50原则上可以是粘着剂层、烧结膏层或焊料层。在这种情况下，所有层20、30和40同时接合到大面积半导体元件90和接触层50，以便接触层50优选等效于第一接合层40形成。第一接合层40和接触层50优选是烧结膏。
优选地，层20、30、40、50和大面积半导体元件90在150℃到300℃的接合温度下通过低温烧结方法彼此接合。接合温度尤其优选是250℃。
层20、30、40、50与大面积半导体元件90的接合优选通过施加压力，尤其在5MPa到30MPa、尤其10MPa到28MPa、尤其25MPa的压力下进行。
或者，大面积半导体元件90可以在单独安装步骤中施加到先前制造的衬底板10。为这个目的，大面积半导体元件90通过接触层50施加到衬底板10的第一层20的第一侧面21上。待接合到半导体元件的衬底板10的表面21是第一层20的第一侧面21。
为了使大面积半导体元件90接合到先前制造的衬底板10，配置以150℃到300℃的安装温度装载，其中这个安装温度大体上对应于在衬底板10的层20、30和40接合期间的接合温度。
关于待制造的半导体模块100(参看图2b)的第二实施例图示于图2a和2b中。这同样是衬底板10的不对称结构。
衬底板10由第一层20、第二层30和第三层25组成。第一层20和第三层25具有第一材料M1。所述材料优选是铜。由第二材料M2制成的第二层30形成于具有不同层厚度d1和d3的这两个层20与25之间。第二材料M2由低膨胀性的材料组成，或第二材料M2的膨胀系数低于第一材料M1的膨胀系数。第二材料M2优选是钼。
所指示的对称轴S显示，根据图2a或2b的衬底板10也是其不对称结构。第一接合层40形成于第一层20与第二层30之间。这个接合层40优选是烧结层，其具有接合材料VM、优选银。第二接合层41形成于第二层30与第三层25之间。这个接合层41同样优选是烧结层，其具有接合材料VM、即银。
粘着改进层60优选施加于第三层25的第一侧面26上(参看图2a)。第三层25的第一侧面26是第三层25的面向第二层30的侧面。粘着改进层60优选电镀到第三层25上。粘着改进层60是例如银层。第三层25与第二接合层41之间的粘着性可以通过粘着改进层60改进。
在结合状态下，存在组合接合层45(参看图2b)。通过低温烧结方法，第二接合层41和粘着改进层60被压制在一起以便形成组合接合层45。
大面积半导体元件90转而通过接触层50施加到第一层20的第一侧面21上。
此外，结合根据图2a和2b的例示性实施例，有可能看到，第一层20的层厚度d1是由低膨胀性的材料M2制成的第二层30的层厚度d2的多倍大。第一层20的层厚度d1同样大于由第一材料M1制成的第三层25的层厚度d3。
由低膨胀性的第二材料M2制成的第二层30不对称地形成于层堆叠内部。低膨胀性的第二层30的不对称布局具有以下优点：对称轴由大面积半导体元件90、尤其硅半导体元件的膨胀和经涂布衬底板10的膨胀以靶向方式产生。通过在冷却之后安置由低膨胀性的材料M2制成的第二层30，取决于大面积半导体元件90的厚度dHL，最后可以实现半导体模块100的平面轮廓。
元件符号
10 衬底板
20 第一层
21 第一层第一侧面
22 第二层第二侧面
25 第三层
26 第三层第一侧面
27 第三层第二侧面
30 第二层
31 第二层第一侧面
32 第二层第二侧面
40 第一接合层
41 第二接合层
45 组合接合层
50 接触层
60 粘着改进层
90 大面积半导体元件
100 半导体模块
bHL 半导体元件宽度
bSP 衬底板宽度
d1 第一层层厚度
d2 第二层层厚度
d3 第三层层厚度
dHL 半导体元件层厚度
D 总衬底板厚度
S 对称轴
M1 第一材料
M2 第二材料
VM 接合材料

Claims (20)

1.一种用于制造用于大面积半导体元件(90)、尤其用于闸流晶体管晶片或二极管的衬底板(10)的方法，
其特征在于
具有第一膨胀系数的由第一材料(M1)制成的至少一个第一层(20)，和
具有小于所述第一膨胀系数的第二膨胀系数的由低膨胀性的第二材料(M2)制成的至少一个第二层(30)，
在150℃到300℃的接合温度下尤其通过低温烧结方法彼此接合，
其中由接合材料(VM)制成的至少一个第一接合层(40)形成于所述第一层(20)与所述第二层(30)之间，并且所述接合温度大体上对应于在制造的所述衬底板(10)与至少一个大面积半导体元件(90)接合期间的安装温度。
2.根据权利要求1所述的方法，
其特征在于
所述接合温度是200℃到280℃、尤其220℃到270℃、尤其240℃到260℃、尤其250℃。
3.根据权利要求1或2所述的方法，
其特征在于
所述接合层(40，41)的所述接合材料(VM)产生耐受高于所述接合温度的温度的接合并且优选具有扩散金属、尤其银(Ag)和/或银合金和/或金(Au)和/或金合金和/或铜(Cu)和/或铜合金。
4.根据前述权利要求中任一权利要求所述的方法，
其特征在于
所述第一材料(M1)具有金属、尤其铜(Cu)或铜合金，和/或所述第二材料(M2)具有镍合金、尤其因瓦合金(Invar)(Fe65Ni35)或因瓦合金36(Fe64Ni36)或可伐合金(Kovar)(Fe54Ni29Co17)，和/或钨(W)，和/或铁-镍-钴合金(FeNiCo合金)，尤其优选钼(Mo)。
5.根据前述权利要求中任一权利要求所述的方法，
其特征在于
至少所述第一层(20)至少与所述第二层(30)和至少所述第一接合层(40)的所述接合通过施加压力，尤其使用5MPa到30MPa、尤其10MPa到28MPa、尤其25MPa的压力进行。
6.一种用于大面积半导体元件(90)、尤其用于闸流晶体管晶片或二极管的衬底板(10)，尤其按照根据权利要求1到5中任一权利要求所述的方法制造的衬底板，其包含：
-具有第一膨胀系数的由第一材料(M1)制成的至少一个第一层(20)，
-具有小于所述第一膨胀系数的第二膨胀系数的由低膨胀性的第二材料(M2)制成的至少一个第二层(30)，
-其中至少一个第一接合层(40)形成于所述第一层(20)与所述第二层(30)之间，所述第一接合层优选包含扩散金属、尤其银(Ag)和/或银合金和/或金(Au)和/或金合金和/或铜(Cu)和/或铜合金。
7.根据权利要求6所述的衬底板(10)，
其特征在于
至少所述第一接合层(40)被形成为所述第一层(20)和/或所述第二层(30)的边界层。
8.根据权利要求6或7所述的衬底板(10)，
其特征在于
所述第一材料(M1)具有金属、尤其铜(Cu)或铜合金，和/或所述第二材料(M2)具有镍合金、尤其因瓦合金(Fe65Ni35)或因瓦合金36(Fe64Ni36)或可伐合金(Fe54Ni29Co17)，和/或钨(W)，和/或铁-镍-钴合金(FeNiCo合金)，尤其优选钼(Mo)。
9.根据权利要求6到8中任一权利要求所述的衬底板(10)，
其特征为
由一/所述第一材料(M1)组成的至少一个第三层(25)，其通过由一/所述接合材料(VM)组成的第二接合层(41)接合到由低膨胀性的所述第二材料(M2)组成的所述第二层(30)。
10.根据权利要求9所述的衬底板(10)，
其特征为
由一/所述第二材料(M2)组成的至少一个第四层，其通过由一/所述接合材料(VM)组成的第三接合层接合到由一/所述第一材料(M1)组成的所述第三层(25)。
11.根据权利要求6到10中任一权利要求、尤其根据权利要求9或10中任一权利要求所述的衬底板(10)，
其特征为
所述各个层(20，25，30)和接合层(40，41)尤其以使得形成平的衬底板(10)的方式对称配置。
12.根据权利要求6到10中任一权利要求、尤其根据权利要求9或10中任一权利要求所述的衬底板(10)，
其特征为
所述各个层(20，25，30)和接合层(40，41)尤其以使得形成凸面或凹面形的衬底板(10)的方式不对称配置。
13.根据权利要求6到12中任一权利要求、尤其根据权利要求8到12中任一权利要求所述的衬底板(10)，
其特征在于
所述第一层(20)与所述第二层(30)、尤其所述第一层(20)与所述第二层(30)与所述第三层(25)具有不同层厚度(d1，d2，d3)。
14.根据权利要求6到13中任一权利要求所述的衬底板(10)，
其特征在于
所述第二层(20)和/或至少所述第四层嵌入于由所述第一材料(M1)组成的层(20，25)中。
15.根据权利要求6到14中任一权利要求所述的衬底板(10)，
其特征在于
所述第二层(30)和/或所述第一层以框架样和/或栅格样和/或导线样方式形成。
16.一种用于制造半导体模块(100)的方法，所述半导体模块包含尤其根据权利要求6到15中任一权利要求所述的衬底板(10)或通过根据权利要求1到5中任一权利要求所述的方法制造的衬底板，和至少一个大面积半导体元件(90)、尤其闸流晶体管晶片或二极管，
其特征在于
所述大面积半导体元件(90)在150℃到300℃的安装温度下通过接触层(50)接合到所述衬底板(10)，其中所述安装温度大体上对应于在所述衬底板(10)的层(20，25，30，40，41)接合期间的接合温度。
17.根据权利要求16所述的方法，
其特征在于
所述衬底板(10)的所述层(20，25，30，40，41)的接合和所述大面积半导体元件(90)与所述衬底板(10)的接合同时进行。
18.根据权利要求16或17所述的方法，
其特征在于
所述安装温度是200℃到280℃、尤其220℃到270℃、尤其240℃到260℃、尤其250℃。
19.一种尤其根据权利要求16到18中任一权利要求制造的半导体模块(100)，其包含
根据权利要求6到15中任一权利要求所述的衬底板(10)或通过根据权利要求1到5中任一权利要求所述的方法制造的衬底板(10)，
和至少一个大面积半导体元件(90)、尤其闸流晶体管晶片或二极管。
20.根据权利要求19所述的半导体模块(100)，
其特征在于
所述大面积半导体元件(90)尤其通过接触层(50)接合到所述衬底板(10)的第一层(20)。
CN201780012016.6A 2016-02-19 2017-02-09 用于制造衬底板的方法、衬底板、用于制造半导体模块的方法和半导体模块 Pending CN108701666A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EPEP16156489.3 2016-02-19
EP16156489.3A EP3208842A1 (de) 2016-02-19 2016-02-19 Verfahren zur herstellung einer substratplatte, substratplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
PCT/EP2017/052881 WO2017140574A1 (de) 2016-02-19 2017-02-09 Verfahren zur herstellung einer substratplatte, substratplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul

Publications (1)

Publication Number Publication Date
CN108701666A true CN108701666A (zh) 2018-10-23

Family

ID=55405192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780012016.6A Pending CN108701666A (zh) 2016-02-19 2017-02-09 用于制造衬底板的方法、衬底板、用于制造半导体模块的方法和半导体模块

Country Status (7)

Country Link
US (1) US20210210416A1 (zh)
EP (1) EP3208842A1 (zh)
JP (1) JP2019512867A (zh)
KR (1) KR20180112809A (zh)
CN (1) CN108701666A (zh)
TW (1) TW201802958A (zh)
WO (1) WO2017140574A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110170719A (zh) * 2018-12-11 2019-08-27 苏州赛特锐精密机械配件有限公司 一种可伐合金与钨铜合金联接的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018204887B3 (de) * 2018-03-29 2019-09-05 Danfoss Silicon Power Gmbh Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4853676A (zh) * 1971-11-08 1973-07-27
US5156923A (en) * 1992-01-06 1992-10-20 Texas Instruments Incorporated Heat-transferring circuit substrate with limited thermal expansion and method for making
JPH1012767A (ja) * 1996-06-19 1998-01-16 Tokyo Tungsten Co Ltd 積層構造放熱基板及びその製造方法
US6114048A (en) * 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
CN101291769A (zh) * 2005-10-18 2008-10-22 津岛荣树 复合材料及其制造方法、复合材料的成型方法、使用复合材料的散热基板
CN102318094A (zh) * 2009-02-18 2012-01-11 昭和电工株式会社 发光二极管、发光二极管灯和发光二极管的制造方法
US20140231815A1 (en) * 2013-02-18 2014-08-21 Triquint Semiconductor, Inc. Package for high-power semiconductor devices
WO2015052791A1 (ja) * 2013-10-09 2015-04-16 古河電気工業株式会社 金属体の接合方法及び金属体の接合構造
CN104755572A (zh) * 2012-10-31 2015-07-01 三之星机带株式会社 丝网印刷用导电性胶粘剂以及无机原材料的接合体及其制造方法
JP2015213097A (ja) * 2014-05-01 2015-11-26 パナソニックＩｐマネジメント株式会社 放熱体、その製造方法および半導体素子収納用パッケージ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104298A (ja) * 1992-09-22 1994-04-15 Matsushita Electric Works Ltd 半導体装置の実装方法
JP2002043481A (ja) * 2000-07-19 2002-02-08 Sumitomo Metal Ind Ltd セラミックモジュールおよびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4853676A (zh) * 1971-11-08 1973-07-27
US5156923A (en) * 1992-01-06 1992-10-20 Texas Instruments Incorporated Heat-transferring circuit substrate with limited thermal expansion and method for making
JPH1012767A (ja) * 1996-06-19 1998-01-16 Tokyo Tungsten Co Ltd 積層構造放熱基板及びその製造方法
US6114048A (en) * 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
CN101291769A (zh) * 2005-10-18 2008-10-22 津岛荣树 复合材料及其制造方法、复合材料的成型方法、使用复合材料的散热基板
CN102318094A (zh) * 2009-02-18 2012-01-11 昭和电工株式会社 发光二极管、发光二极管灯和发光二极管的制造方法
CN104755572A (zh) * 2012-10-31 2015-07-01 三之星机带株式会社 丝网印刷用导电性胶粘剂以及无机原材料的接合体及其制造方法
US20140231815A1 (en) * 2013-02-18 2014-08-21 Triquint Semiconductor, Inc. Package for high-power semiconductor devices
WO2015052791A1 (ja) * 2013-10-09 2015-04-16 古河電気工業株式会社 金属体の接合方法及び金属体の接合構造
JP2015213097A (ja) * 2014-05-01 2015-11-26 パナソニックＩｐマネジメント株式会社 放熱体、その製造方法および半導体素子収納用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110170719A (zh) * 2018-12-11 2019-08-27 苏州赛特锐精密机械配件有限公司 一种可伐合金与钨铜合金联接的方法

Also Published As

Publication number Publication date
EP3208842A1 (de) 2017-08-23
TW201802958A (zh) 2018-01-16
WO2017140574A1 (de) 2017-08-24
KR20180112809A (ko) 2018-10-12
US20210210416A1 (en) 2021-07-08
JP2019512867A (ja) 2019-05-16

Similar Documents

Publication Publication Date Title
JP4770533B2 (ja) 半導体装置の製造方法および半導体装置
KR101204187B1 (ko) 소성 접합을 이용한 파워 모듈 및 그 제조 방법
US20150115452A1 (en) Semiconductor device packages and methods of manufacturing the same
CN102867793A (zh) 热界面材料及半导体封装结构
JP6115900B2 (ja) ヒートスプレッダ
TWI648115B (zh) 用於製造散熱板之方法、散熱板、用於製造半導體模組之方法及半導體模組
JP2006228804A (ja) 半導体モジュール用セラミックス回路基板及びその製造方法
CN102324409B (zh) 具有散热结构的半导体封装及其制造方法
CN108701666A (zh) 用于制造衬底板的方法、衬底板、用于制造半导体模块的方法和半导体模块
JP6399906B2 (ja) パワーモジュール
TWI657514B (zh) 生產電路載體的方法、電路載體、生產半導體模組的方法、及半導體模組
JP6775848B2 (ja) 放熱板材
US7851910B2 (en) Diffusion soldered semiconductor device
US20170062241A1 (en) Method for Soldering an Insulating Substrate onto a Carrier
CN109979827A (zh) 一种功率器件芯片封装方法
CN103057202A (zh) 层叠结构热沉材料及制备方法
US20090166852A1 (en) Semiconductor packages with thermal interface materials
JP2015170768A (ja) 半導体接合方法
US9496228B2 (en) Integrated circuit and method of manufacturing an integrated circuit
US8754512B1 (en) Atomic level bonding for electronics packaging
JP6819385B2 (ja) 半導体装置の製造方法
WO2016171122A1 (ja) 半導体装置及びその製造方法
CN209496815U (zh) 一种功率器件芯片封装结构
CN209496816U (zh) 一种碳化硅功率器件芯片键合结构
JPH0982858A (ja) 半導体装置及びその金属支持板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181023

WD01 Invention patent application deemed withdrawn after publication