CN108695374B - 双极型晶体管及其形成方法 - Google Patents
双极型晶体管及其形成方法 Download PDFInfo
- Publication number
- CN108695374B CN108695374B CN201710228312.1A CN201710228312A CN108695374B CN 108695374 B CN108695374 B CN 108695374B CN 201710228312 A CN201710228312 A CN 201710228312A CN 108695374 B CN108695374 B CN 108695374B
- Authority
- CN
- China
- Prior art keywords
- forming
- substrate
- region
- well region
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 124
- 238000005468 ion implantation Methods 0.000 claims abstract description 64
- 150000002500 ions Chemical class 0.000 claims abstract description 52
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000001465 metallisation Methods 0.000 claims description 26
- 238000011065 in-situ storage Methods 0.000 claims description 20
- -1 phosphorus ions Chemical class 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种双极型晶体管及其形成方法，其中，方法包括：提供基底，所述基底包括：第一区、第二区和第三区；对所述第一区和第三区基底进行第一离子注入，在所述第一区基底中形成第一阱区，并在所述第三区基底中形成第三阱区，所述第一阱区与第三阱区中具有第一掺杂离子；对所述第二区基底进行第二离子注入，在所述第二区基底中形成第二阱区；对所述第一阱区、第二阱区和第三阱区进行图形化处理，形成阱衬底，以及位于所述第一区阱衬底上的第一鳍部，位于第二区阱衬底上的第二鳍部，位于所述第三区阱衬底上的第三鳍部。所述形成方法能够改善所形成双极型晶体管的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种双极型晶体管及其形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的应用越来越广泛，这也对晶体管的性能提出了更高的要求。
双极型晶体管，也称三极管或晶体三极管，是半导体基本元器件之一，具有电流放大作用，是电子电路的核心元件。三极管是在一块半导体基片上制作两个相距很近的PN结，两个PN结把整块半导体分成三部分，中间部分是基区，两侧部分是发射区和集电区，排列方式有PNP和NPN两种。三极管在放大电路和静电保护电路中都有重要应用。
然而，现有技术形成的双极型晶体管的性能较差。
发明内容
本发明解决的问题是提供一种双极型晶体管及其形成方法，能够改善所形成的双极型晶体管的性能。
为解决上述问题，本发明提供一种双极型晶体管的形成方法，包括：提供基底，所述基底包括：第一区、第二区和第三区，所述第二区位于第一区和第三区之间，且所述第一区与第二区相邻，所述第二区和第三区相邻；对所述第一区和第三区基底进行第一离子注入，在所述第一区基底中形成第一阱区，并在所述第三区基底中形成第三阱区，所述第一阱区与第三阱区中具有第一掺杂离子；对所述第二区基底进行第二离子注入，在所述第二区基底中形成第二阱区，所述第二阱区中具有第二掺杂离子，所述第二阱区与所述第一阱区接触，且所述第二阱区与所述第三阱区接触，所述第二掺杂离子与所述第一掺杂离子的导电类型相反；对所述第一阱区、第二阱区和第三阱区进行图形化处理，形成阱衬底、位于所述第一区阱衬底上的第一鳍部、位于第二区阱衬底上的第二鳍部以及位于所述第三区阱衬底上的第三鳍部；在所述第一鳍部中形成第一外延层；在所述第二鳍部中形成第二外延层；在所述第三鳍部中形成第三外延层。
可选的，所述第一离子注入之后，进行所述第二离子注入；或者所述第一离子注入之前，进行所述第二离子注入。
可选的，形成所述第一阱区和第三阱区的步骤包括：在所述第二区基底上形成第一掩膜层；以所述第一掩膜层为掩膜对所述基底进行第一离子注入，在所述第一区基底中形成第一阱区，并在所述第三区基底中形成第三阱区。
可选的，所述第一掺杂离子为磷离子或砷离子，所述第一离子注入的工艺参数包括：注入剂量为2.3E13atoms/cm2～3.3E13 atoms/cm2；注入能量为20KeV～30KeV；功率为90KW～110KW。
可选的，形成所述第二阱区的步骤包括：在所述第一区和第三区基底上形成第二掩膜层；以所述第二掩膜层为掩膜对所述基底进行第二离子注入，在所述第二区基底中形成第二阱区。
可选的，所述第二掺杂离子为硼或BF2-，所述第二离子注入的工艺参数包括：注入剂量为2.7E13 atoms/cm2～3.3E13atoms/cm2，注入能量为10KeV～20KeV，功率为90KW～110KW。
可选的，所述图形化处理的步骤包括：在所述基底上形成图形化的第三掩膜层；以所述图形化的第三掩膜层为掩膜，对所述基底进行刻蚀，形成阱衬底以及位于所述第一区阱衬底上的第一鳍部，位于第二区阱衬底上的第二鳍部，位于所述第三区阱衬底上的第三鳍部。
可选的，所述第三刻蚀的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
可选的，所述第一掺杂离子为N型离子，所述第二掺杂离子为P型离子；或者，所述第一掺杂离子为P型离子，所述第二掺杂离子为N型离子。
可选的，所述第一外延层和第三外延层中具有第一原位离子，所述第二外延层中具有第二原位离子；形成所述第一外延层和第三外延层的工艺包括第一外延生长工艺，并在所述第一外延生长工艺的过程中，对所述第一外延层和第三外延层进行第一原位掺杂；形成所述第二外延层的工艺包括第二外延生长工艺，并在所述第二外延生长工艺的过程中，对所述第二外延层进行第二原位掺杂。
可选的，还包括：在所述第一外延层表面形成第一金属化物层；在所述第二外延层表面形成第二金属化物层；在所述第三外延层表面形成第三金属化物层；形成分别连接所述第一金属化物层、第二金属化物层和第三金属化物层的插塞。
可选的，所述第一鳍部的个数为一个或多个；所述第二鳍部的个数为一个或多个；所述第三鳍部的个数为一个或多个。
本发明还提供一种由上述形成方法形成的双极型晶体管。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的双极型晶体管的形成方法中，形成所述第一鳍部、第二鳍部和第三鳍部之前，对所述基底进行第一离子注入，形成第一阱区和第三阱区，对所述基底进行第二离子注入，形成第二阱区。形成所述第一鳍部、第二鳍部和第三鳍部之前，进行所述第一离子注入和第二离子注入，能够避免第一鳍部、第二鳍部和第三鳍部的投影效应对第一离子注入和第二离子注入的影响，从而能够较容易地对所形成的第一阱区、第二阱区和第三阱区的尺寸和位置进行控制并能够对第一鳍部、第二鳍部和第三鳍部的个数进行控制。因此，所述形成方法能够改善所形成双极型晶体管的性能。
附图说明
图1和图2是一种双极型晶体管的形成方法各步骤的结构示意图；
图3至图10是本发明的双极型晶体管的形成方法一实施例各步骤的结构示意图。
具体实施方式
双极型晶体管的形成方法存在诸多问题，例如：所形成的双极型晶体管的性能较差。
现结合一种双极型晶体管的形成方法，分析所形成的双极型晶体管的性能较差的原因：
图1和图2是一种双极型晶体管的形成方法各步骤的结构示意图。
请参考图1，提供阱衬底100，所述阱衬底100包括第一区I、第二区II和第三区III，所述第二区II位于所述第一区I和第三区I之间，所述第一区I与第二区II相邻，所述第二区II和第三区III相邻，所述第一区I阱衬底100上具有第一鳍部101，所述第二区II阱衬底100上具有第二鳍部102，所述第三区III阱衬底100上具有第三鳍部103。
请参考图2，对所述第一鳍部101、第三鳍部103以及阱衬底100进行第一离子注入，在所述第一区I阱衬底100和第一鳍部101中形成第一阱区111，并在所述第三区I阱衬底100和第三鳍部103中形成第三阱区113；对所述第二鳍部102和阱衬底100进行第二离子注入形成第二阱区112。
其中，形成所述第一鳍部101、第三鳍部102和第三鳍部103之后，进行所述第一离子注入和第二离子注入，形成第一阱区111、第二阱区112和第三阱区113。为了使所述第一鳍部101、第二鳍部102和第三鳍部103以及所述阱衬底100中注入的离子浓度较均匀，所述第一离子注入和第二离子注入的方向与所述阱衬底100表面法线具有锐角夹角。然而，由于所述第一鳍部101、第二鳍部102和第三鳍部103的投影效应，不容易对所述第一阱区111、第二阱区112和第三阱区113的位置和尺寸进行控制，导致所形成的双极型晶体管的性能较差。
为解决所述技术问题，本发明提供了一种双极型晶体管的形成方法，包括：提供基底，所述基底包括：第一区、第二区和第三区，所述第二区位于第一区和第三区之间，且所述第一区与第二区相邻，所述第二区和第三区相邻；对所述第一区和第三区基底进行第一离子注入，在所述第一区基底中形成第一阱区，并在所述第三区基底中形成第三阱区，所述第一阱区与第三阱区中具有第一掺杂离子；对所述第二区基底进行第二离子注入，在所述第二区基底中形成第二阱区，所述第二阱区中具有第二掺杂离子，所述第二阱区与所述第一阱区接触，且所述第二阱区与所述第三阱区接触，所述第二掺杂离子与所述第一掺杂离子的导电类型相反；对所述第一阱区、第二阱区和第三阱区进行图形化处理，形成阱衬底、位于所述第一区阱衬底上的第一鳍部、位于第二区阱衬底上的第二鳍部以及位于所述第三区阱衬底上的第三鳍部；在所述第一鳍部中形成第一外延层；在所述第二鳍部中形成第二外延层；在所述第三鳍部中形成第三外延层。
其中，形成所述第一鳍部、第二鳍部和第三鳍部之前，对所述基底进行第一离子注入，形成第一阱区和第三阱区，对所述基底进行第二离子注入，形成第二阱区。形成所述第一鳍部、第二鳍部和第三鳍部之前，进行所述第一离子注入和第二离子注入，能够避免第一鳍部、第二鳍部和第三鳍部的投影效应对第一离子注入和第二离子注入的影响，从而能够较容易地对所形成的第一阱区、第二阱区和第三阱区的尺寸和位置进行控制并能够对第一鳍部、第二鳍部和第三鳍部的个数进行控制。因此，所述形成方法能够改善所形成双极型晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图10是本发明双极型晶体管的形成方法一实施例各步骤的结构示意图。
请参考图3，提供基底200，所述基底200包括：第一区A、第二区B和第三区C，所述第二区B位于第一区A和第三区C之间，且所述第一区A与第二区B相邻，所述第二区B和第三区C相邻。
所述第一区A基底200用于形成双极型晶体管的集电区，所述第二区B基底200用于形成双极性晶体管的基区，所述第三区C用于形成晶体管的发射区。
本实施例中，所述基底200用于形成NPN型双极型晶体管。在其他实施例中，所述基底还可以用于形成NPN型双极型晶体管。
本实施例中，所述基底200为硅基底。在其他实施例中，所述基底还可以为锗基底、硅锗基底、绝缘体上硅或绝缘体上锗等半导体基底。
请参考图4，对所述第一区A和第三区C基底200进行第一离子注入，在所述第一区A基底200中形成第一阱区211，并在所述第三区C基底200中形成第三阱区213，所述第一阱区211与第三阱区213中具有第一掺杂离子。
形成所述第一阱区211和第三阱区213的步骤包括：在所述第二区B基底200上形成第一掩膜层201；以所述第一掩膜层201为掩膜对所述基底200进行第一离子注入，在所述第一区A基底200中形成第一阱区211，并在所述第三区C基底200中形成第三阱区213。
所述第一掩膜层201用于定义所述第一阱区211和第三阱区213的位置和尺寸。
需要说明的是，所述双极型晶体管为NPN型双极型晶体管，则所述第一掺杂离子为N型离子，例如磷离子或砷离子。所述第一阱区211和第三阱区213可以与其他结构一起形成，如NMOS晶体管的源漏区，且可以与NMOS晶体管的源漏区的形成使用同一光罩，从而不需要增加光罩，进而能够节约成本。
在其他实施例中，所述双极型晶体管可以为PNP型双极型晶体管。则所述第一掺杂离子为P型离子，例如硼离子或BF2-离子。
本实施例中，所述第一掩膜层201的材料为氮化硅。在其他实施例中，所述第一掩膜层的材料还可以为氮氧化硅。
本实施例中，所述第一离子注入的工艺参数包括：注入剂量为2.3E13atoms/cm2～3.3E13atoms/cm2；注入能量为20KeV～30KeV；功率为90KW～110KW。
请参考图5，对所述第二区B基底200进行第二离子注入，在所述第二区B基底200中形成第二阱区212，所述第二阱区212与所述第一阱区211接触，且所述第二阱区212与所述第三阱区213接触，所述第二阱区212中具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的导电类型相反。
形成所述第二阱区212的步骤包括：在所述第一区A和第三区C基底200上形成第二掩膜层202；以所述第二掩膜层202为掩膜对所述基底200进行第二离子注入，在所述第二区B基底200中形成第二阱区212，并在所述第二区B基底200中形成第二阱区212。
所述第二掩膜层202用于定义所述第二阱区212的位置和尺寸。
需要说明的是，所述双极型晶体管为NPN型双极型晶体管。则所述第二掺杂离子为P型离子，例如硼离子或BF2-离子。所述第二阱区212可以与其他结构如PMOS晶体管的源漏区一起形成，且可以与PMOS晶体管的源漏区的形成使用同一光罩，从而不需要增加光罩，进而能够节约成本。
在其他实施例中，所述双极型晶体管可以为PNP型双极型晶体管，则所述第二掺杂离子为N型离子，例如磷离子或砷离子。
本实施例中，所述第二掩膜层202的材料为氮化硅。在其他实施例中，所述第二掩膜层的材料还可以为氮氧化硅。
本实施例中，所述第二离子注入的工艺参数包括：注入剂量为2.7E13atoms/cm2～3.3E13atoms/cm2，注入能量为10KeV～20KeV，功率为90KW～110KW。
本实施例中，所述第一离子注入之后，进行所述第二离子注入。在其他实施例中，还可以在所述第二离子注入之后，进行所述第一离子注入。
在后续形成第一鳍部、第二鳍部和第三鳍部之前，形成所述第一阱区211、第二阱区212和第三阱区213，能够避免第一鳍部、第二鳍部和第三鳍部的投影效应对第一离子注入和第二离子注入的影响，能够较容易地对所形成的第一阱区211、第二阱区212和第三阱区213的尺寸和位置进行控制并能够对第一鳍部、第二鳍部和第三鳍部的个数进行控制。因此，所述形成方法能够改善所形成双极型晶体管的性能。
请参考图6，对所述第一阱区211(如图5所示)、第二阱区212(如图5所示)和第三阱区213(如图5所示)进行图形化处理，形成阱衬底203、位于所述第一区A阱衬底203上的第一鳍部221、位于第二区B阱衬底203上的第二鳍部222以及位于所述第三区C阱衬底203上的第三鳍部223。
所述图形化处理的步骤包括：在所述基底200上形成图形化的第三掩膜层；以所述第三掩膜层为掩膜对所述第一阱区211、第二阱区212和第三阱区213进行刻蚀，形成阱衬底203以及位于所述第一区A阱衬底203上的第一鳍部221，位于第二区B阱衬底203上的第二鳍部222，位于所述第三区C阱衬底203上的第三鳍部223。
本实施例中，所述第三掩膜层的材料为氮化硅。在其他实施例中，所述第三掩膜层的材料还可以为氮氧化硅。
本实施例中，对所述第一阱区211、第二阱区212和第三阱区213进行刻蚀的工艺包括干法刻蚀工艺。干法刻蚀工艺具有各向异性，且具有很好的线宽控制，形成的第一鳍部221、第二鳍部222和第三鳍部223的垂直性好。在其他实施例中，对所述第一阱区、第二阱区和第三阱区进行刻蚀的工艺可以包括湿法刻蚀工艺。
所述第一鳍部221底部表面高于所述第一阱区211底部表面，所述第二鳍部222底部高于所述第二阱区212底部，所述第三鳍部223底部高于所述第三阱区223底部。
本实施例中，所述第一鳍部221、第二鳍部222和第三鳍部223的个数分别为多个。在其他实施例中，所述第一鳍部、第二鳍部和第三鳍部的个数还可以为单个。
所述第一离子注入和第二离子注入可以控制所述第一阱区211、第二阱区212和第三阱区213的尺寸，在第一鳍部221、第二鳍部222和第三鳍部223的宽度和间距一定的条件下，能够精确控制所述第一鳍部221、第二鳍部222和第三鳍部223的个数。
请参考图7，在所述阱衬底203上形成隔离结构220，所述隔离结构220表面低于所述第一鳍部221、第二鳍部222和第三鳍部223顶部表面。
所述隔离结构220用于实现第一鳍部221之间、第二鳍部222之间、第三鳍部223之间、第一鳍部221和第二鳍部222之间以及第二鳍部222与第三鳍部223之间的电绝缘。
本实施例中，所述隔离结构220的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮氧化硅。
请参考图8，在所述第一鳍部221中形成第一外延层231；在所述第二鳍部222中形成第二外延层232；在所述第三鳍部223中形成第三外延层233。
所述第一外延层231用于实现第一鳍部221与外部电路的电连接，所述第二外延层232用于实现第二鳍部222与外部电路的电连接，所述第三外延层233用于实现第三鳍部223与外部电路的电连接。
所述第一外延层231和第三外延层233中具有第一原位离子。所述第二外延层232中具有第二原位离子。
形成所述第一外延层231和第三外延层233的步骤包括：在所述第一鳍部221中形成第一凹槽；在所述第三鳍部223中形成第三凹槽；通过第一外延生长工艺在所述第一凹槽中形成第一外延层231，在所述第三凹槽中形成第三外延层233，并在所述第一外延生长工艺的过程中，对所述第一外延层231和第三外延层233进行第一原位掺杂。
所述第一原位掺杂用于在所述第一外延层231和第三外延层233中掺入第一原位离子。
本实施例中，所述第一外延层231和第三外延层233的材料为硅锗。在其他实施例中，所述第一外延层和第三外延层的材料还可以为硅。
所述第一外延层231和第三外延层233中的第一原位离子与所述第一掺杂离子的导电类型相同。具体的，所述第一原位离子为N型离子，例如磷离子或砷离子。
形成所述第二外延层232的工艺包括：在所述第二鳍部222中形成第二凹槽；通过第二外延生长工艺在所述第二凹槽中形成第二外延层232，并在所述第二外延生长工艺的过程中，对所述第二外延层232进行第二原位掺杂。
所述第二原位掺杂用于在所述第二外延层232中掺入第二原位离子。
所述第二原位离子与所述第二掺杂层的导电类型相同。具体的，所述第二原位离子为P型离子。例如硼或BF2-。
请参考图9，在所述第一外延层231表面形成第一金属化物层241；在所述第二外延层232表面形成第二金属化物层242；在所述第三外延层233表面形成第三金属化物层243。
所述第一金属化物层241用于降低第一外延层231与后续形成的插塞之间的接触电阻；所述第二金属化物层242用于降低第二外延层232与后续形成的插塞之间的接触电阻；所述第三金属化物层243用于降低第三外延层233与后续形成的插塞之间的接触电阻。
形成所述第一金属化物层241、第二金属化物层242和第三金属化物层243的步骤包括：分别在所述第一外延层231、第二外延层232和第三外延层233上形成覆盖层；在所述覆盖层上形成金属层，所述金属层与所述第一区A覆盖层反应形成第一金属化物层241，所述金属层与所述第二区B覆盖层反应形成第二金属化物层242，所述金属层与所述第三区C覆盖层反应形成第三金属化物层243。
本实施例中，所述覆盖层的材料为硅。在其他实施例中，所述覆盖层的材料为锗。
本实施例中，所述金属层的材料为镍。
请参考图10，形成分别连接所述第一金属化物层241、第二金属化物层242和第三金属化物层243的插塞250。
所述插塞250用于实现第一金属化物层241、第二金属化物层242和第三金属化物层243与外部电路的电连接。
本实施例中，所述插塞250的材料为铝。在其他实施例中，所述插塞的材料还可以为铝或钨。
综上，本发明实施例提供的双极型晶体管的形成方法中，形成所述第一鳍部、第二鳍部和第三鳍部之前，对所述基底进行第一离子注入，形成第一阱区和第三阱区，对所述基底进行第二离子注入，形成第二阱区。形成所述第一鳍部、第二鳍部和第三鳍部之前，进行所述第一离子注入和第二离子注入，能够避免第一鳍部、第二鳍部和第三鳍部的投影效应对第一离子注入和第二离子注入的影响，从而能够较容易地对所形成的第一阱区、第二阱区和第三阱区的尺寸和位置进行控制并能够对第一鳍部、第二鳍部和第三鳍部的个数进行控制。因此，所述形成方法能够改善所形成双极型晶体管的性能。
请参考图10，本发明实施例还提供一种由图3至图10所示的形成方法形成的双极型晶体管，包括：
基底200，所述基底200包括：第一区A、第二区B和第三区C，所述第二区B位于第一区A和第三区C之间，且所述第一区A与第二区B相邻，所述第二区B和第三区C相邻；
位于所述第一区A、第二区B和第三区C基底中的阱衬底203；
位于所述第一区A阱衬底203上的第一鳍部221；位于所述第二区B阱衬底203上的第二鳍部222；位于所述第三区C阱衬底203上的第三鳍部223。
位于所述第一鳍部221中的第一外延层231；位于所述第二鳍部222中的第二外延层232；位于所述第三鳍部223中的第三外延层233。
本实施例中所述双极型晶体管的结构与图3至图10所示的形成方法形成的双极型晶体管的结构相同，在此不多做赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种双极型晶体管的形成方法，其特征在于，包括：
提供基底，所述基底包括：第一区、第二区和第三区，所述第二区位于第一区和第三区之间，且所述第一区与第二区相邻，所述第二区和第三区相邻；
对所述第一区和第三区基底进行第一离子注入，在所述第一区基底中形成第一阱区，并在所述第三区基底中形成第三阱区，所述第一阱区与第三阱区中具有第一掺杂离子，所述第一掺杂离子为磷离子或砷离子，所述第一离子注入的工艺参数包括：注入剂量为2.3E13atoms/cm2～3.3E13atoms/cm2；
对所述第二区基底进行第二离子注入，在所述第二区基底中形成第二阱区，所述第二阱区中具有第二掺杂离子，所述第二阱区与所述第一阱区接触，且所述第二阱区与所述第三阱区接触，所述第二掺杂离子与所述第一掺杂离子的导电类型相反，所述第二掺杂离子为硼或BF2-，所述第二离子注入的工艺参数包括：注入剂量为2.7E13atoms/cm2～3.3E13atoms/cm2；
对所述第一阱区、第二阱区和第三阱区进行图形化处理，形成阱衬底、位于所述第一区阱衬底上的第一鳍部、位于第二区阱衬底上的第二鳍部以及位于所述第三区阱衬底上的第三鳍部；
在所述第一鳍部中形成第一外延层；
在所述第二鳍部中形成第二外延层；
在所述第三鳍部中形成第三外延层。
2.如权利要求1所述的双极型晶体管的形成方法，其特征在于，所述第一离子注入之后，进行所述第二离子注入；或者所述第一离子注入之前，进行所述第二离子注入。
3.如权利要求1所述的双极型晶体管的形成方法，其特征在于，形成所述第一阱区和第三阱区的步骤包括：在所述第二区基底上形成第一掩膜层；以所述第一掩膜层为掩膜对所述基底进行第一离子注入，在所述第一区基底中形成第一阱区，并在所述第三区基底中形成第三阱区。
4.如权利要求3所述的双极型晶体管的形成方法，其特征在于，所述第一离子注入的工艺参数还包括：注入能量为20KeV～30KeV；功率为90KW～110KW。
5.如权利要求1所述的双极型晶体管的形成方法，其特征在于，形成所述第二阱区的步骤包括：在所述第一区和第三区基底上形成第二掩膜层；以所述第二掩膜层为掩膜对所述基底进行第二离子注入，在所述第二区基底中形成第二阱区。
6.如权利要求5所述的双极型晶体管的形成方法，其特征在于，所述第二离子注入的工艺参数还包括：注入能量为10KeV～20KeV，功率为90KW～110KW。
7.如权利要求1所述的双极型晶体管的形成方法，其特征在于，所述图形化处理的步骤包括：在所述基底上形成图形化的第三掩膜层；以所述图形化的第三掩膜层为掩膜，对所述基底进行刻蚀，形成阱衬底以及位于所述第一区阱衬底上的第一鳍部，位于第二区阱衬底上的第二鳍部，位于所述第三区阱衬底上的第三鳍部。
8.如权利要求7所述的双极型晶体管的形成方法，其特征在于，所述刻蚀的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
9.如权利要求1所述的双极型晶体管的形成方法，其特征在于，所述第一外延层和第三外延层中具有第一原位离子，所述第二外延层中具有第二原位离子；
形成所述第一外延层和第三外延层的工艺包括第一外延生长工艺，并在所述第一外延生长工艺的过程中，对所述第一外延层和第三外延层进行第一原位掺杂；形成所述第二外延层的工艺包括第二外延生长工艺，并在所述第二外延生长工艺的过程中，对所述第二外延层进行第二原位掺杂。
10.如权利要求1所述的双极型晶体管的形成方法，其特征在于，还包括：在所述第一外延层表面形成第一金属化物层；在所述第二外延层表面形成第二金属化物层；在所述第三外延层表面形成第三金属化物层；形成分别连接所述第一金属化物层、第二金属化物层和第三金属化物层的插塞。
11.如权利要求1所述的双极型晶体管的形成方法，其特征在于，所述第一鳍部的个数为一个或多个；所述第二鳍部的个数为一个或多个；所述第三鳍部的个数为一个或多个。
12.一种由权利要求1至11任意一项权利要求所述的形成方法形成的双极型晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710228312.1A CN108695374B (zh) | 2017-04-10 | 2017-04-10 | 双极型晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710228312.1A CN108695374B (zh) | 2017-04-10 | 2017-04-10 | 双极型晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108695374A CN108695374A (zh) | 2018-10-23 |
| CN108695374B true CN108695374B (zh) | 2021-07-13 |
Family
ID=63842384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710228312.1A Active CN108695374B (zh) | 2017-04-10 | 2017-04-10 | 双极型晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108695374B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489863A (zh) * | 2012-06-12 | 2014-01-01 | 台湾积体电路制造股份有限公司 | 采用鳍式场效应晶体管工艺的同质结二极管结构 |
| CN104347729A (zh) * | 2013-07-24 | 2015-02-11 | 联华电子股份有限公司 | 鳍式二极管结构 |
| CN106409890A (zh) * | 2015-07-28 | 2017-02-15 | 中芯国际集成电路制造(上海)有限公司 | 鳍式双极结型晶体管的形成方法 |
| CN106486535A (zh) * | 2015-09-01 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 鳍片式双极型半导体器件及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9035426B2 (en) * | 2011-12-28 | 2015-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin-like BJT |
| CN104124152B (zh) * | 2013-04-28 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 鳍式双极结型晶体管及其形成方法 |
| US20150263089A1 (en) * | 2014-03-12 | 2015-09-17 | Globalfoundries Inc. | Non-planar semiconductor device with p-n junction located in substrate |
| US10084080B2 (en) * | 2015-03-31 | 2018-09-25 | Stmicroelectronics, Inc. | Vertical tunneling FinFET |
| US9543304B2 (en) * | 2015-04-02 | 2017-01-10 | Stmicroelectronics, Inc. | Vertical junction FinFET device and method for manufacture |
| CN105390497B (zh) * | 2015-11-05 | 2019-01-18 | 中国科学院微电子研究所 | 包括带电荷体侧墙的cmos器件及其制造方法 |
-
2017
- 2017-04-10 CN CN201710228312.1A patent/CN108695374B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489863A (zh) * | 2012-06-12 | 2014-01-01 | 台湾积体电路制造股份有限公司 | 采用鳍式场效应晶体管工艺的同质结二极管结构 |
| CN104347729A (zh) * | 2013-07-24 | 2015-02-11 | 联华电子股份有限公司 | 鳍式二极管结构 |
| CN106409890A (zh) * | 2015-07-28 | 2017-02-15 | 中芯国际集成电路制造(上海)有限公司 | 鳍式双极结型晶体管的形成方法 |
| CN106486535A (zh) * | 2015-09-01 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 鳍片式双极型半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108695374A (zh) | 2018-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9559091B2 (en) | Method of manufacturing fin diode structure | |
| CN103378153B (zh) | 用于集成有电容器的FinFET的结构和方法 | |
| US8551841B2 (en) | IO ESD device and methods for forming the same | |
| US10804260B2 (en) | Semiconductor structure with doped layers on fins and fabrication method thereof | |
| CN103996599A (zh) | 使用半导体工艺的现有操作生产高性能无源器件 | |
| TW201622139A (zh) | 高壓半導體裝置與其製造方法 | |
| JP5558243B2 (ja) | 半導体装置 | |
| KR20170068839A (ko) | 바이폴라 접합 트랜지스터 및 이의 제조 방법 | |
| JP2014203851A (ja) | 半導体装置及びその製造方法 | |
| KR102631171B1 (ko) | 수직 바이폴라 트랜지스터 | |
| US8796130B2 (en) | Diffusion barrier for oppositely doped portions of gate conductor | |
| JPH04239760A (ja) | 半導体装置の製造法 | |
| US9437596B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN108695374B (zh) | 双极型晶体管及其形成方法 | |
| CN107046029A (zh) | 静电放电保护结构及其形成方法 | |
| CN109427681B (zh) | 半导体结构及其形成方法 | |
| US9634139B1 (en) | Dual-well metal oxide semiconductor (MOS) device and manufacturing method thereof | |
| TWI714314B (zh) | 半導體裝置和其形成方法 | |
| TW201639009A (zh) | 半導體元件及其製造方法 | |
| KR20150089066A (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI440177B (zh) | 具有表面防護之雙極性接面電晶體及其製造方法 | |
| JP6969543B2 (ja) | 半導体装置、ｃｍｏｓ回路及び電子機器 | |
| KR101099564B1 (ko) | 바이폴라 접합 트랜지스터 및 그의 제조방법 | |
| KR101099563B1 (ko) | 바이폴라 접합 트랜지스터 및 그의 제조방법 | |
| KR101077057B1 (ko) | 바이폴라 접합 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |