CN108682724A - 一种led外延芯片及一种led外延芯片的制备方法 - Google Patents

一种led外延芯片及一种led外延芯片的制备方法 Download PDF

Info

Publication number
CN108682724A
CN108682724A CN201810556173.XA CN201810556173A CN108682724A CN 108682724 A CN108682724 A CN 108682724A CN 201810556173 A CN201810556173 A CN 201810556173A CN 108682724 A CN108682724 A CN 108682724A
Authority
CN
China
Prior art keywords
layer
substrate
epitaxial
towards
led epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810556173.XA
Other languages
English (en)
Inventor
何苗
杨思攀
王润
赵韦人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201810556173.XA priority Critical patent/CN108682724A/zh
Publication of CN108682724A publication Critical patent/CN108682724A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种LED外延芯片，该LED外延芯片中主要用于发光的功能层包括多个柱状的发光单元，在多个发光单元之间形成有空气间隙。当发光单元发射出光线时，该光线会在发光单元与空气间隙这两种界面之间发生散射效应，从而增加LED外延芯片的出光率；同时由于空气间隙的存在，发光单元所产生的热量会通过空气间隙极快的传递出LED外延芯片，从而增加LED外延芯片的散热效果。本发明所提供的一种LED外延芯片的制备方法，该方法制备的LED外延芯片同样具有上述有益效果。

Description

一种LED外延芯片及一种LED外延芯片的制备方法
技术领域
本发明涉及LED技术领域，特别是涉及一种LED外延芯片及一种LED外延芯片的制备方法。
背景技术
随着近年来科技不断的进步，LED(发光二极管)技术得到了极大的发展。相比如传统的照明设备，LED具有寿命长、高效可靠、照明亮度均匀、不含有毒物质等优点，被广泛的应用在医疗、照明等人们日常生活的领域。
对于LED光照设备来说，其最主要的发光元件为LED外延芯片。在LED外延芯片中空穴与电子这两种载流子会复合而发出一定波长的光线，而LED外延芯片在工作的同时也会产生一定的热量。
在现有技术中，LED外延芯片的出光率普遍较低，同时其散热性能也普遍较差。
发明内容
本发明的目的是提供一种LED外延芯片，可以在有效增加LED外延芯片出光效率的同时增加其散热性能；本发明的另一目的在于提供一种LED外延芯片的制备方法，通过该方法制备的LED外延芯片可以在有效增加LED外延芯片出光效率的同时增加其散热性能。
为解决上述技术问题，本发明提供一种LED外延芯片，所述LED外延芯片包括：
相对设置的第一衬底和第二衬底；
位于所述第一衬底朝向所述第二衬底一侧表面的过渡层；
位于所述过渡层朝向所述第二衬底一侧表面的功能层；其中，所述功能层包括多个柱状的发光单元，多个所述发光单元之间形成有空气间隙；所述功能层朝向所述第二衬底一侧表面与所述第二衬底固定连接；
与所述发光单元一端电连接的第一电极，与所述发光单元另一端电连接的第二电极。
可选的，所述第一衬底为蓝宝石衬底，所述第二衬底为p型硅衬底；
所述发光单元包括：
柱状的量子阱有源区；
位于所述量子阱有源区朝向所述第一衬底一侧表面，且与所述过渡层固定连接的第一n型外延层；
位于所述量子阱有源区朝向所述第二衬底一侧表面，且与所述第二衬底固定连接的p型外延层。
可选的，所述功能层还包括：
位于所述发光单元与所述过渡层之间的第二n型外延层；其中，所述第二n型外延层与所述过渡层朝向所述第二衬底一侧表面相接触且固定连接，所述第一n型外延层与所述第二n型外延层朝向所述第二衬底一侧表面相接触且固定连接；所述第二n型外延层中电子浓度大于所述第一n型外延层中电子浓度。
可选的，所述p型外延层包括：
位于所述量子阱有源区朝向所述第二衬底一侧表面的p型AlGaN层；
位于所述p型AlGaN层朝向所述第二衬底一侧表面，且与所述第二衬底固定连接的p型GaN层。
可选的，所述过渡层包括：
位于所述第一衬底朝向所述第二衬底一侧表面的缓冲层；
位于所述缓冲层朝向所述第二衬底一侧表面，且与所述功能层朝向所述第一衬底一侧表面固定连接的超晶格层；
所述缓冲层包括：
位于所述第一衬底朝向所述第二衬底一侧表面的第一Al2O3层；
位于所述第一Al2O3层朝向所述第二衬底一侧表面的AlON层；
位于所述AlON层朝向所述第二衬底一侧表面的AlN层；
位于所述AlN层朝向所述第二衬底一侧表面的第二Al2O3层；其中，所述第二Al2O3层与所述超晶格层相接触且固定连接；其中，所述第一Al2O3层和所述第二Al2O3层的厚度均不大于10nm。
可选的，所述第一电极位于所述第一衬底背向所述第二衬底一侧表面，所述第一衬底与所述过渡层设置有相互连通的通孔，所述通孔中设置有导电栓；其中，所述导电栓的一端与第一电极电连接，所述导电栓的另一端与所述功能层朝向所述第一衬底一侧的表面相接触；
所述第二电极位于所述第二衬底背向所述第一衬底一侧表面。
本发明还提供了一种LED外延芯片的制备方法，所述方法包括：
在第一衬底一表面制备过渡层；
在所述过渡层表面外延生长功能层；其中，所述功能层包括多个柱状的发光单元，多个所述发光单元之间形成有空气间隙；
将第二衬底一表面与所述功能层表面相互键合；
将所述发光单元一端与第一电极电连接，并将所述发光单元另一端与第二电极电连接，以制成所述LED外延芯片。
可选的，所述在第一衬底一表面制备过渡层包括：
在所述蓝宝石衬底一表面依次制备第一Al2O3层、AlON层、AlN层和第二Al2O3层；其中，所述第一Al2O3层和所述第二Al2O3层的厚度均不大于10nm；
在所述第二Al2O3层表面外延生长超晶格层；
所述在所述过渡层表面外延生长功能层包括：
在所述超晶格层表面外延生长所述功能层。
可选的，所述在所述过渡层表面外延生长功能层包括：
在所述过渡层表面沉积一遮蔽层；
在所述遮蔽层表面沉积一单层球状颗粒；
加热并刻蚀所述球状颗粒，以使所述球状颗粒塌陷并暴露出所述遮蔽层表面的预设区域；
对所述遮蔽层表面的预设区域进行金属蒸镀，以在所述遮蔽层表面的预设区域形成金属掩膜层；
加热塌陷后的所述球状颗粒以去除所述球状颗粒；
刻蚀所述遮蔽层以在所述遮蔽层中形成柱型阵列，所述柱型阵列周围形成有多个柱状内腔；
通过腐蚀去除所述柱型阵列顶部的所述金属遮蔽层；
在所述内腔中依次外延生长第一n型外延层、量子阱有源区和p型外延层，以形成所述发光单元；
在形成所述发光单元之后，通过BOE溶液去除所述遮蔽层。
可选的，在所述在所述过渡层表面沉积一遮蔽层之前，所述方法还包括：
在所述过渡层表面外延生长第二n型外延层；其中，所述第二n型外延层中载流子浓度大于所述第一n型外延层中载流子浓度；
所述在所述过渡层表面沉积一遮蔽层包括：
在所述第二n型外延层表面沉积一所述遮蔽层。
本发明所提供的一种LED外延芯片，该LED外延芯片中主要用于发光的功能层包括多个柱状的发光单元，在多个发光单元之间形成有空气间隙。当发光单元发射出光线时，该光线会在发光单元与空气间隙这两种界面之间发生散射效应，从而增加LED外延芯片的出光率；同时由于空气间隙的存在，发光单元所产生的热量会通过空气间隙极快的传递出LED外延芯片，从而增加LED外延芯片的散热效果。
本发明所提供的一种LED外延芯片的制备方法，该方法制备的LED外延芯片同样具有上述有益效果，在此不再进行赘述。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的一种LED外延芯片的结构示意图；
图2为本发明实施例所提供的一种具体的LED外延芯片的结构示意图；
图3为本发明实施例所提供的另一种具体的LED外延芯片的结构示意图；
图4为本发明实施例所提供的再一种具体的LED外延芯片的结构示意图；
图5为本发明实施例所提供的一种LED外延芯片制备方法的流程图；
图6为本发明实施例所提供的一种具体的LED外延芯片制备方法的流程图。
图中：1.第一衬底、2.第二衬底、3.过渡层、31.缓冲层、311.第一Al2O3层、312.AlON层、313.AlN层、314.第二Al2O3层、32.超晶格层、4.功能层、41.第二n型外延层、42.金属导电层、43.镜面反射层、5.发光单元、51.第一n型外延层、52.量子阱有源区、53.p型外延层、531.p型AlGaN层、532.p型GaN层、54.电子阻挡层、6.空气间隙、7.第一电极、71.n型欧姆接触层、8.第二电极、81.p型欧姆接触层、9.导电栓、91.内部绝缘层。
具体实施方式
本发明的核心是提供一种LED外延芯片。在现有技术中，LED外延芯片通常分为正装LED芯片、倒装LED芯片，垂直LED芯片等。LED芯片结构的不同，主要影响其出光效率、散热性能等参数。而在现阶段，普遍存在出光效率，散热性能差等问题。
而本发明所提供的一种LED外延芯片，该LED外延芯片中主要用于发光的功能层包括多个柱状的发光单元，在多个发光单元之间形成有空气间隙。当发光单元发射出光线时，该光线会在发光单元与空气间隙这两种界面之间发生散射效应，从而增加LED外延芯片的出光率；同时由于空气间隙的存在，发光单元所产生的热量会通过空气间隙极快的传递出LED外延芯片，从而增加LED外延芯片的散热效果。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明实施例所提供的一种LED外延芯片的结构示意图。
参见图1，在本发明实施例中，所述LED外延芯片包括相对设置的第一衬底1和第二衬底2；位于所述第一衬底1朝向所述第二衬底2一侧表面的过渡层3；位于所述过渡层3朝向所述第二衬底2一侧表面的功能层4；其中，所述功能层4包括多个柱状的发光单元5，多个所述发光单元5之间形成有空气间隙6；所述功能层4朝向所述第二衬底2一侧表面与所述第二衬底2朝向所述第一衬底1一侧表面固定连接；与所述发光单元5一端电连接的第一电极7，与所述发光单元5另一端电连接的第二电极8。
上述第一衬底1在本发明实施例中通常为蓝宝石衬底，相应的此时第二衬底2通常为p型硅衬底。上述第一衬底1与第二衬底2通常需要相对设置，即第一衬底1具有朝向第二衬底2以及背向第二衬底2一侧表面，相应的第二衬底2具有朝向第一衬底1以及背向第一衬底1一侧表面。
作为优选的，在本发明实施例中，第一衬底1朝向所述第二衬底2一侧的表面预先刻蚀有纳米图形。即在本发明实施例中，可以采用掩膜、光刻等工艺，在第一衬底1朝向第二衬底2一侧表面刻蚀出纳米图形，从而将第一衬底1制成表面具有纳米图形的蓝宝石衬底(NPSS)。通过在第一衬底1表面刻蚀纳米图案可以在第一衬底1表面形成空气柱，从而有效减少后续在第一衬底1表面生长的膜层的应力以及位错。在本发明实施例中，对于刻蚀的具体纳米图案并不做具体限定，视具体情况而定。同样在本发明实施例中对于第一衬底1的具体厚度同样不做具体限定。
上述第二衬底2在本发明实施例中通常为p型硅衬底。即在普通的硅质衬底中，通过杂质扩散、掺杂等工艺以及离子注入法，将硅质衬底设置为p型硅衬底。在本发明实施例中，对于p型硅衬底中杂质的浓度以及其厚度等参数可以视具体情况而定，在本发明实施例中并不做具体限定。
在本发明实施例中，所述第一衬底1朝向所述第二衬底2一侧表面设置有过渡层3。所述过渡层3的作用是为了减少甚至解决用于发光的功能层4与第一衬底1之间的位错、晶格失配等问题，从而保证功能层4的结构在制作过程中不会发生较大的形变。有关过渡层3的具体内容将在下述发明实施例中做详细介绍，在此不再进行赘述。
在本发明实施例中，所述过渡层3朝向所述第二衬底2一侧表面设置有功能层4。
上述功能层4在本发明实施例中主要用于发光。具体的，所述功能层4包括多个柱状的发光单元5，多个所述发光单元5之间形成有空气间隙6；所述功能层4朝向所述第二衬底2一侧表面与所述第二衬底2固定连接。
上述发光单元5为柱状结构，且位于过渡层3与第二衬底2之间。通常情况下，发光单元5的一端与所述过渡层3朝向所述第二衬底2一侧表面固定连接，所述发光单元5的另一端与所述第二衬底2朝向所述第一衬底1一侧表面固定连接；即上述发光单元5通常竖直设置在LED外延芯片之中。当然，上述发光单元5也可以倾斜或水平设置在LED外延芯片中，具体设置方法在本发明实施例中并不做具体限定。
具体的，在本发明实施例中，所述发光单元5包括柱状的量子阱有源区52；位于所述量子阱有源区52朝向所述第一衬底1一侧表面，且与所述过渡层3固定连接的第一n型外延层51；位于所述量子阱有源区52朝向所述第二衬底2一侧表面，且与所述第二衬底2固定连接的p型外延层53。
在本发明实施例中，上述发光单元5可以仅仅为量子阱有源区52，即上述发光单元5的高度可以与量子阱有源区52的厚度相同。但是由于量子阱有源区52的厚度往往不超过100nm，若仅仅制作厚度小于100nm的发光单元5，其技术实现上比较困难，即仅仅将量子阱有源区52制作为发光单元5在工艺实施方面比较困难，所以在本发明实施例中，为了降低LED外延芯片的制作难度，作为优选的，上述发光单元5可以延伸至第一n型外延层51，以及p型外延层53；即上述发光单元5可以包括第一n型外延层51、p型外延层53以及量子阱有源区52，以增加发光单元5的高度。
上述量子阱有源区52位于上述发光单元5的中部，整体呈柱状结构。在本发明实施例中，所述量子阱有源区52的结构通常为呈周期性排列的，成分为AlGaN/AlGaN的多量子阱有源区52。具体的，在本发明实施例中，上述量子阱有源区52为具有5个周期结构的AlGaN/AlGaN多量子阱有源区52。上述量子阱有源区52即按照预设组分间隔排列的AlGaN阱层以及AlGaN势垒层，其中AlGaN势垒层中铝原子的浓度需要高于AlGaN阱层中铝原子的浓度。在本发明实施例中，一层AlGaN阱层以及一层AlGaN势垒层构成一个周期。其中优选的，在一个周期中，AlGaN阱层的厚度约为10nm左右，而AlGaN势垒层的厚度约为2.5nm左右，整个量子阱有源区52的厚度约为62.5nm左右。
上述第一n型外延层51位于上述发光单元5朝向过渡层3的端部，即所述第一n型外延层51位于量子阱有源区52与过渡层3之间。第一n型外延层51朝向量子阱有源区52一侧表面与量子阱有源区52相接触且固定连接，第一n型外延层51背向量子阱有源区52一侧表面与上述过渡层3固定连接。具体的，上述第一n型外延层51具体为经过掺杂的n型AlGaN层，第一n型外延层51的厚度通常在0.2μm左右。第一n型外延层51的作用是在工作状态下，向量子阱有源区52提供电子，从而在量子阱有源区52中实现空穴与电子的耦合，从而进行发光。有关第一n型外延层51的其他参数将在下述发明实施例中做详细介绍，在此不再进行赘述。
上述p型外延层53位于上述发光单元5朝向第二衬底2的端部，即所述p型外延层53位于量子阱有源区52与第二衬底2之间。p型外延层53朝向量子阱有源区52一侧表面与量子阱有源区52固定连接，p型外延层53背向量子阱有源区52一侧表面与上述第二衬底2固定连接。具体的，上述p型外延层53的厚度通常在110nm左右。p型外延层53的作用是在工作状态下，向量子阱有源区52提供空穴，从而在量子阱有源区52中实现空穴与电子的耦合，从而进行发光。有关p型外延层53的其他参数以及具体结构将在下述发明实施例中做详细介绍，在此不再进行赘述。
由于在工作状态下，电子的移动距离较长且移动速度较快，使得在工作状态下电子容易穿过量子阱有源区52，从而不在量子阱有源区52中进行耦合。所以作为优选的，在本发明实施例中，在上述量子阱有源区52与p型外延层53之间设置有电子阻挡层54，所述电子阻挡层54可以阻碍电子的移动，从而避免在工作状态时电子穿过量子阱有源区52，并移动到量子阱有源层之外。有关电子阻挡层54的具体成分等可以参照现有技术，在本发明实施例中并不做具体限定。具体的，在本发明实施例中，所述电子阻挡层54的厚度在60nm左右。
上述功能层4中设置有多个发光单元5，多个发光单元5之间设置有空气间隙6，该空气间隙6需要与外界空气环境相互连通。在工作状态下，当发光单元5发射出光线时，该光线会在发光单元5与空气间隙6这两种界面之间发生散射效应，从而增加LED外延芯片的出光率；同时由于空气间隙6的存在，发光单元5所产生的热量会通过空气间隙6极快的传递出LED外延芯片，从而增加LED外延芯片的散热效果。
上述功能层4朝向第二衬底2一侧表面需要与第二衬底2固定连接。具体的，功能层4可以通过键合层与第二衬底2固定连接。所述键合层主要起粘结作用，主要用于将第二衬底2与功能层4相互粘合以固定连接。有关键合层的具体组分可以参照现有技术，在本发明实施例中并不做具体限定，只要能起到粘结作用即可。
在本发明实施例中，所述LED外延芯片还包括与所述发光单元5一端电连接的第一电极7，与所述发光单元5另一端电连接的第二电极8。
上述第一电极7需要与发光单元5的一端电连接，具体的第一电极7需要与上述第一n型外延层51或p型外延层53电连接；上述第二电极8需要与发光单元5的另一端电连接，具体的，当第一电极7与第一n型外延层51电连接时，第二电极8需要与p型外延层53电连接，当第一电极7与p型外延层53电连接时，第二电极8需要与第一n型外延层51电连接，以便在工作状态时，第一电极7与第二电极8可以通过电压驱动第一n型外延层51中的电子以及p型外延层53中的空穴移动到量子阱有源区52中，从而发生空穴-电子对的耦合，进而产生光线。根据上述第一电极7与第二电极8连接方式的不同，可以具体分为正装LED外延芯片、倒装LED外延芯片、以及垂直LED外延芯片。详细内容将在下述发明实施例中做详细介绍，在此不再进行赘述。
本发明实施例所提供的一种LED外延芯片，该LED外延芯片中主要用于发光的功能层4包括多个柱状的发光单元5，在多个发光单元5之间形成有空气间隙6。当发光单元5发射出光线时，该光线会在发光单元5与空气间隙6这两种界面之间发生散射效应，从而增加LED外延芯片的出光率；同时由于空气间隙6的存在，发光单元5所产生的热量会通过空气间隙6极快的传递出LED外延芯片，从而增加LED外延芯片的散热效果。
为了进一步的提高LED外延芯片的发光效率，在本发明中可以进一步的对功能层4的结构进行优化，有关上述功能层4的具体结构将在下述发明实施例中进行详细介绍。
请参考图2，图2为本发明实施例所提供的一种具体的LED外延芯片的结构示意图。
区别于上述发明实施例，本发明实施例是在上述发明实施例的基础上，进一步的对功能层4的结构进行具体限定。其余内容已在上述发明实施例中进行了详细介绍，在此不再进行赘述。
参见图2，在本发明实施例中，所述功能层4还包括位于所述发光单元5与所述过渡层3之间的第二n型外延层41；其中，所述第二n型外延层41与所述过渡层3朝向所述第二衬底2一侧表面相接触且固定连接，所述第一n型外延层51与所述第二n型外延层41朝向所述第二衬底2一侧表面相接触且固定连接；所述第二n型外延层41中电子浓度大于所述第一n型外延层51中电子浓度。
上述第二n型外延层41位于第一n型外延层51与过渡层3之间，具体的，所述第二n型外延层41朝向功能层4一侧表面与第一n型外延层51背向功能层4一侧表面相接触且固定连接；所述第二n型外延层41背向功能层4一侧表面与过渡层3固定连接。
上述第二n型外延层41中电子浓度需要大于第一n型外延层51中电子浓度。具体的，在本发明实施例中，所述第二n型外延层41具体为经过重掺杂的n型AlGaN层，该经过重掺杂的n型AlGaN层中，载流子浓度通常在3×1018cm-3左右。相应的上述第一n型外延层51具体为经过轻掺杂的AlGaN层，该经过轻掺杂的n型AlGaN层中，载流子浓度通常在5×1017cm-3左右。
作为优选的，在本发明实施例中可以对第一n型外延层51进行薄膜化处理，将第一n型外延层51的厚度设置在50nm至100nm之间，包括端点值。
在本发明实施例中，设置载流子浓度更大的第二n型外延层41以及将第一n型外延层51的厚度减薄，其目的在于增加沿电子移动方向上的等效串联电阻，即使得本发明实施例所提供的LED外延芯片中，在竖直方向上的等效串联电阻变大，从而使得电子可以在垂直于电子移动的方向上，即水平方向上扩展的更快，更均匀，从而增加LED外延芯片的发光强度以及发光均匀度。
上述第二n型外延层41的厚度通常在2μm左右。当然，第二n型外延层41的厚度还可以具体为其他值，有关第二n型外延层41的具体厚度在本发明实施例中并不做具体限定，视具体情况而定。
在本发明实施例中，所述p型外延层53包括位于所述量子阱有源区52朝向所述第二衬底2一侧表面的p型AlGaN层531；位于所述p型AlGaN层531朝向所述第二衬底2一侧表面，且与所述第二衬底2固定连接的p型GaN层532。
上述p型GaN层532中通常可以掺杂较大浓度的空穴，使得p型GaN层532中具有较高的载流子浓度。但是p型GaN层532的禁带宽度较宽，需要施加较大的电压才能使得空穴移动。因此在本发明实施例中，可以在p型GaN层532于量子阱有源区52之间设置p型AlGaN层531。p型AlGaN层531的禁带宽度较低，设置有p型AlGaN层531之后相当于在禁带中增加了一级阶梯，从而有效的调节了p型外延层53中空穴的能量，使得空穴可以先在较小的电压驱动下从p型GaN层532移动到p型AlGaN层531，再在较小的电压驱动下从p型AlGaN层531移动到量子阱有源区52，从而降低驱动空穴移动时所需的电压，从而提高了LED外延芯片中载流子移动的效率。
上述p型AlGaN层531中铝组分通常在59％左右，上述p型AlGaN层531的厚度在本发明实施例中通常在10nm左右，而p型GaN层532的厚度通常在100nm左右。当然，上述p型AlGaN层531以及p型GaN层532的厚度还可以具体为其他数值，有关p型AlGaN层531以及p型GaN层532的具体厚度在本发明实施例中并不做具体限定。
作为优选的，在本发明实施例中，所述功能层4还包括位于所述发光单元5朝向所述第二衬底2一端与所述第二衬底2之间的镜面反射层43。
上述镜面反射层43主要用于将上述发光单元5所产生的光线尽可能多的反射至外界，从而提高LED外延芯片的出光量。具体的，在本发明实施例中，所述镜面反射层43主要由金属铝，或者是铝钛合金所构成。该镜面反射层43通常为一整层结构，架设在上述发光单元5朝向第二衬底2一端的表面。由于发光单元5会向四面八方发射光线，当光线向第二衬底2发射时，可以通过镜面反射层43将光线发射出LED外延芯片。在本发明实施例中，上述镜面反射层43的厚度通常在50nm左右。当然，在本发明实施例中也可以设置其他厚度的镜面反射层43，有关镜面反射层43的具体厚度在本发明实施例中并不做具体限定。
为了进一步降低LED外延芯片的内部接触电阻，作为优选的，在本发明实施例中可以在所述发光单元5朝向所述第二衬底2一端与所述镜面反射层43之间设置金属导电层42。
上述金属导电层42主要用于降低LED外延芯片的内部接触电阻，同时可以使得外部电源的电流尽快传递到发光单元5中。具体的，在本发明实施例中，所述金属导电层42主要由ITO(氧化铟锡)构成。该金属导电层42通常也为一整层结构，架设在上述发光单元5朝向第二衬底2一端的表面。通常情况下，上述p型外延层53朝向第二衬底2一侧表面与金属导电层42相互接触且固定连接，而金属导电层42朝向第二衬底2一侧表面与镜面反射层43相互接触且固定连接。
在发光单元5朝向第二衬底2的端部生长上述金属导电层42时，可以采用不同温度梯度下的多次退火工艺处理，以增强金属导电层42与发光单元5之间的粘结强度，同时进一步降低LED外延芯片的内部接触电阻。
在本发明实施例中，上述金属导电层42的厚度通常在50nm左右。当然，在本发明实施例中也可以设置其他厚度的金属导电层42，有关金属导电层42的具体厚度在本发明实施例中并不做具体限定。
本发明实施例所提供的一种LED外延芯片，在第一n型外延层51与过渡层3之间设置有载流子浓度更大的第二n型外延层41可以使得电子在垂直于电子移动的方向上扩展的更快，更均匀，从而增加LED外延芯片的发光强度以及发光均匀度；将p型外延层53设置为p型AlGaN层531以及p型GaN层532可以有效降低驱动空穴移动时所需的电压，从而提高了LED外延芯片中载流子移动的效率。
为了进一步的提高LED外延芯片的质量，降低功能层4在外延生长过程中的位错密度，缓解异质衬底与外延层结构之间的应力，在本发明中可以进一步的对过渡层3的结构进行优化，有关上述过渡层3的具体结构将在下述发明实施例中进行详细介绍。
请参考图3，图3为本发明实施例所提供的另一种具体的LED外延芯片的结构示意图。
区别于上述发明实施例，本发明实施例是在上述发明实施例的基础上，进一步的对过渡层3的结构进行具体限定。其余内容已在上述发明实施例中进行了详细介绍，在此不再进行赘述。
参见图3，在本发明实施例中，所述过渡层3包括位于所述第一衬底1朝向所述第二衬底2一侧表面的缓冲层31；位于所述缓冲层31朝向所述第二衬底2一侧表面，且与所述功能层4朝向所述第一衬底1一侧表面固定连接的超晶格层32。
上述缓冲层31位于第一衬底1朝向第二衬底2一侧表面，主要用于降低第一衬底1与功能层4之间的位错密度。有关缓冲层31的具体结构将在后续段落中做详细介绍。
上述超晶格层32位于缓冲层31与功能层4之间，其中超晶格层32朝向第一衬底1一侧表面会与缓冲层31相接触且固定连接，而超晶格层32朝向功能层4一侧表面会与功能层4相接触且固定连接。当功能层4朝向第一衬底1一侧仅设置有第一n型外延层51时，超晶格层32会与第一n型外延层51相接触且固定连接；当功能层4朝向第一衬底1一侧设置有第二n型外延层41时，超晶格层32会与第二n型外延层41相接触且固定连接。
在本发明实施例中，上述超晶格层32的结构通常为呈周期性排列的，成分为AlN/AlGaN的超晶格层32。具体的，在本发明实施例中，上述超晶格层32为具有20个周期结构的AlN/AlGaN超晶格层32。上述超晶格层32即按照预设组分间隔排列的AlN以及AlGaN。在本发明实施例中，一层AlN以及一层AlGaN构成一个周期。其中优选的，在一个周期中，AlN的厚度约为20nm左右，而AlGaN的厚度约为20nm左右，整个超晶格层32的厚度约为0.8μm左右。
上述AlN与AlGaN的晶格大小基本一致但是会存在微小的差别，使得AlN与AlGaN之间的晶格不会存在位错但是会存在形变，使得晶格变形。由于超晶格层32具有多个周期，从而使得超晶格层32可以起到类似于弹簧作用，以减少第一衬底1与功能层4之间的应力，从而提高功能层4的结构质量。有关超晶格层32的具体结构以及原理可以参照现有技术，在本发明实施例中不在进行赘述。
在本发明实施例中，所述缓冲层31包括位于所述第一衬底1朝向所述第二衬底2一侧表面的第一Al2O3层311；位于所述第一Al2O3层311朝向所述第二衬底2一侧表面的AlON层312；位于所述AlON层312朝向所述第二衬底2一侧表面的AlN层313；位于所述AlN层313朝向所述第二衬底2一侧表面的第二Al2O3层314；其中，所述第二Al2O3层314与所述超晶格层32相接触且固定连接；其中，所述第一Al2O3层311和所述第二Al2O3层314的厚度均不大于10nm。
上述第一Al2O3层311直接生长在第一衬底1朝向第二衬底2一侧表面，所述第一Al2O3层311的厚度不大于10nm。上述第一衬底1通常为蓝宝石衬底，而蓝宝石的主要成分就为Al2O3。在第一衬底1朝向第二衬底2一侧表面生长一层纳米级别的第一Al2O3层311可以有效提高缓冲层31的结晶质量。具体的，纳米级别的第一Al2O3层311的晶格容易发生形变，可以很好的解决第一衬底1与AlON层312之间晶格失配的问题，从而减少AlON层312与第一衬底1之间的位错。作为优选的，上述第一Al2O3层311优选为5nm左右。
由于上述超晶格层32的结构为AlN/AlGaN，而第一衬底1通常为蓝宝石衬底，为了减少超晶格层32与第一衬底1之间的位错密度，需要逐渐生成与超晶格层32相互匹配的晶格结构，所以在本发明实施例中，需要在第一Al2O3层311朝向第二衬底2一侧表面生成AlON层312。作为优选的，上述AlON层312优选为5nm左右。
进一步的，在本发明实施例中需要在AlON层312朝向第二衬底2一侧表面生成AlN层313，从而在第一衬底1朝向第二衬底2一侧表面生成与超晶格层32相互匹配的晶格结构。作为优选的，上述AlN层313优选为5nm左右。
进一步的，在本发明实施例中，可以在AlN层313朝向第二衬底2一侧表面生成纳米级别的第二Al2O3层314，所述第二Al2O3层314的厚度不大于10nm。由于纳米级别的第二Al2O3层314的晶格容易发生形变，可以进一步起到缓冲的作用，进一步的减少缓冲层31与超晶格层32之间的位错密度。作为优选的，上述第二Al2O3层314优选为5nm左右。
在本发明实施例中，会在第二Al2O3层314朝向第二衬底2一侧表面生长上述超晶格层32。
本发明实施例所提供的一种LED外延芯片，将过渡层3设置为上述具有四层结构的缓冲层31以及超晶格层32，可以有效降低功能层4在外延生长过程中的位错密度，缓解第一衬底1与功能层4之间的应力。
为了进一步提高LED外延芯片的散热效率，在本发明中可以进一步的将LED外延芯片设置为垂直结构的LED外延芯片，有关上述LED外延芯片的具体结构将在下述发明实施例中进行详细介绍。
请参考图4，图4为本发明实施例所提供的再一种具体的LED外延芯片的结构示意图。
区别于上述发明实施例，本发明实施例是在上述发明实施例的基础上，进一步的对LED外延芯片的结构进行具体限定，具体的，是进一步对第一衬底1、第二衬底2、第一电极7以及第二电极8的结构进行具体限定。其余内容已在上述发明实施例中进行了详细介绍，在此不再进行赘述。
参见图4，在本发明实施例中，所述第一电极7位于所述第一衬底1背向所述第二衬底2一侧表面，所述第一衬底1与所述过渡层3设置有相互连通的通孔，所述通孔中设置有导电栓9；其中，所述导电栓9的一端与第一电极7相接触，所述导电栓9的另一端与所述功能层4朝向所述第一衬底1一侧的表面相接触；所述第二电极8位于所述第二衬底2背向所述第一衬底1一侧表面。
上述第一电极7与第二电极8相对于整个LED外延芯片来说相当于外部电极，所述外部电极需要与外部基板中的金属导电或者是金属布线层相互接触。在本发明实施例中，设置于第一衬底1背向第二衬底2一侧表面的电极为第一电极7，相应的设置与第二衬底2背向第一衬底1一侧表面的电极为第二电极8。
上述第一电极7与第一衬底1之间通常设置有n型欧姆接触层71，以保证第一电极7与第一衬底1之间可以形成良好的连接，以及良好的能量传递。有关n型欧姆接触层71的具体结构可以参照现有技术，在本发明实施例中不在进行赘述。
相应的，上述第二电极8与第二衬底2之间通常设置有p型欧姆接触层81，以保证第二电极8与第二衬底2之间可以形成良好的连接，以及良好的能量传递。有关p型欧姆接触层81的具体结构可以参照现有技术，在本发明实施例中不在进行赘述。
为了保证LED外延芯片具有良好的散热性能，上述第一电极7以及第二电极8优选为导热性能良好的锡金合金作为第一电极7以及第二电极8。作为优选的，可以进一步的对第一电极7背向第一衬底1一侧表面，以及第二电极8背向第二衬底2一侧表面进行粗化处理，从而使得第一电极7背向第一衬底1一侧表面以及第二电极8背向第二衬底2一侧表面变为粗糙表面，从而进一步的增加第一电极7和第二电极8与外界的接触面积，从而进一步提高LED外延芯片的散热性能。
上述第一衬底1与过渡层3中设置有相互连通的通孔，所述通孔通常是从第一衬底1背向第二衬底2一侧表面通过光刻、干法刻蚀或者是湿法刻蚀等工艺进行刻蚀或者是镂空处理，所得到的通孔结构。通常情况下，需要从第一衬底1背向第二衬底2一侧表面向第二衬底2的方向进行刻蚀，直至暴露出上述功能层4为止。为了保证只对第一衬底1以及过渡层3进行刻蚀，而不会对功能层4或者是尽量少的对功能层4进行刻蚀，在本发明实施例中需要严格的控制对第一衬底1以及过渡层3进行刻蚀的刻蚀速度，从而尽量避免对于主要用于发光的功能层4造成损害，从而保证LED外延芯片光输出强度。
由于上述过渡层3中存在有绝缘的物质，使得电流无法通过上述过渡层3传递到上述功能层4。为了使得功能层4与第一电极7之间形成电气连接，则在本发明实施例中需要在第一衬底1与过渡层3中设置有相互连通的通孔，并在该通孔中设置导电栓9。
在本发明实施例中，在上述通孔中设置有导电栓9，顾名思义，导电栓9通常为金属结构，上述金属栓通常被称为内部接触电极。所述导电栓9的一端通常需要与第一电极7电连接。具体的，导电栓9的一端需要与上述n型欧姆接触层71相接触，从而与第一电极7电连接；所述导电栓9的另一端通常需要与功能层4朝向所述第一衬底1一侧的表面相接触，从而使得导电栓9与功能层4电连接。
在本发明实施例中，功能层4主要用于发光，同时整个LED外延芯片的热量也主要由功能层4产生。在本发明实施例中，功能层4所产生的一部分热量可以通过导电栓9传递到第一电极7，从而通过第一电极7将热量传递到外界。由于金属材质的导电栓9通常具有良好的导热性能，在本发明实施例中设置有上述导电栓9可以进一步提高LED外延芯片的散热性能。同时上述导电栓9可以将外界施加在第一电极7的电流尽快传递到功能层4，进而上述导电栓9可以同时减少外部电流在LED外延芯片中的损失。上述第一电极7会通过n型欧姆接触层71、导电栓9最终将电流传递到功能层4。
作为优选的，在本发明实施例中，可以对上述通孔的侧壁进行绝缘处理，从而在通孔的侧壁形成一内部绝缘层91。通常情况下，所述内部绝缘层91需要包裹上述导电栓9的侧壁。上述内部绝缘层91可以防止金属栓的侧壁表面与上述通孔的侧壁形成电流回路从而造成短路的情况。有关上述内部绝缘层91的具体材质以及具体厚度在本发明实施例中并不做具体限定，视具体情况而定。
上述第二衬底2背向第一衬底1一侧表面设置有p型欧姆接触层81以及第二电极8，为了提高外界的电流传递到功能层4的速度，降低LED外延芯片内部的电阻以及增加电流在LED外延芯片中横向的传递速度，在本发明实施例中，在第二衬底2朝向第一衬底1一侧表面设置有薄膜导电层，所述薄膜导电层的材质通常也为金属，当然，有关薄膜导电层的具体材质以及具体厚度在本发明实施例中均不作具体限定，视具体情况而定。上述薄膜导电层通常情况下会通过上述键合层与功能层4固定连接。上述第二电极8会通过p型欧姆接触层81、第二衬底2、薄膜导电层、键合层最终将电流传递到功能层4。
在本发明实施例中，为了防止外界环境对LED外延芯片造成腐蚀，以及减少LED外延芯片中台面以及台阶侧壁处漏电流对LED外延芯片的影响，作为优选的，可以对LED外延芯片与外界环境相接触的表面进行钝化处理，从而在LED外延芯片与外界环境相接触的表面形成一外部钝化层。通过上述外部钝化层可以有效上述问题的同时，可以改进LED外延芯片中量子阱有源区52的电流扩展问题，降低电流堆积效应，提高LED外延芯片的光输出率。有关上述钝化层的具体材质以及具体参数在本发明实施例并不做具体限定，只要能起到钝化效果即可，视具体情况而定。
本发明实施例所提供的一种LED外延芯片，将LED外延芯片中设置上述导电栓9可以有效缩短功能层4这一发热源与外界之间的传热路径，从而提高LED外延芯片的散热性能；同时设置有上述外部钝化层可以进一步的提高LED外延芯片的光输出率。
下面对本发明实施例所提供的一种LED外延芯片的制备方法进行介绍，下文描述的制备方法与上文描述的LED外延芯片可以相互对应参照。
请参考图5，图5为本发明实施例所提供的一种LED外延芯片制备方法的流程图。
参见图5，在本发明实施例中，所述LED外延芯片的制备方法包括：
S101：在第一衬底一表面制备过渡层。
上述第一衬底通常为蓝宝石衬底。在本步骤之前，通常会先对第一衬底进行清洗，高温烘烤等预处理，以去除第一衬底表面的污染物。
在上述预处理之后，在本步骤之前，可以进一步的采用掩膜、光刻等工艺，在第一衬底的一个表面刻蚀出纳米图形，从而将第一衬底制成表面具有纳米图形的蓝宝石衬底(NPSS)。
若第一衬底为NPSS，在本步骤中，会在第一衬底中刻蚀有纳米图形的表面制备过渡层。具体的，在本步骤中，可以采用电子回旋共振等离子体溅射设备，在第一衬底的一个表面制备出一具有四层结构的缓冲层。
首先，会在第一衬底的一个表面依次制备第一Al2O3层、AlON层、AlN层和第二Al2O3层；其中，所述第一Al2O3层和所述第二Al2O3层的厚度均不大于10nm。有关上述缓冲层的具体结构以及各层所起到的作用已在上述发明实施例中做详细介绍，在此不再进行赘述。
其次，在本步骤中会在所述第二Al2O3层表面外延生长超晶格层。具体的，会采用MOCVD或者是低压MOVPE，在上述缓冲层，具体的在第二Al2O3层背向第一衬底一侧表面外延生长约0.8μm厚的AlN/AlGaN超晶格层。有关上述超晶格层的具体结构以及作用已在上述发明实施例中做详细介绍，在此不再进行赘述。
S102：在过渡层表面外延生长功能层。
在本发明实施例中，所述功能层包括多个柱状的发光单元，多个所述发光单元之间形成有空气间隙。
有关上述功能层的具体结构已在上述发明实施例中做详细介绍，在此不再进行赘述。
在本发明实施例中，有关制备上述功能层的具体步骤将在下述发明实施例中做详细介绍，在此不再进行赘述。
S103：将第二衬底一表面与功能层表面相互键合。
在本步骤中，具体的会使用键合层将第二衬底一表面与功能层表面相互键合，以使功能层与第二衬底固定连接。有关键合层的具体组分可以参照现有技术，在本发明实施例中并不做具体限定。
作为优选的，在本步骤之前可以先对第二衬底进行清洗，高温烘烤等预处理，以去除第二衬底表面的污染物。有关第二衬底的具体结构已在上述发明实施例中做详细介绍，在此不再进行赘述。
在上述对第二衬底进行预处理之后，可以进一步的在第二衬底的一个表面外延生长一层薄膜导电层，该薄膜导电层通常情况下会通过上述键合层与功能层固定连接。上述薄膜导电层可以提高外界的电流传递到功能层的速度，降低LED外延芯片内部的电阻以及增加电流在LED外延芯片中横向的传递速度。有关薄膜导电层的具体结构已在上述发明实施例中做详细介绍，在此不再进行赘述。
S104：将发光单元一端与第一电极电连接，并将发光单元另一端与第二电极电连接，以制成LED外延芯片。
在本步骤中，上述第一电极以及第二电极需要电连接至功能层中的发光单元，以便在工作状态下，外部的电压可以驱动功能层中的电子以及空穴移动到量子阱有源区中进行耦合而发射出光线。
为了提高LED外延芯片的散热效果，在本发明实施例中，具体的，可以在第一衬底背向第二衬底一侧表面刻蚀出上述通孔，再在通孔中设置内部绝缘层、导电栓等，再在第一衬底背向第二衬底一侧表面依次设置n型欧姆接触层和第一电极，以及在第二衬底背向第一衬底一侧表面依次设置p型欧姆接触层和第二电极，从而将LED外延芯片设置为垂直结构。有关垂直结构的LED外延芯片的具体结构已在上述发明实施例中做详细介绍，在此不再进行赘述。
在本步骤完成之后，即制备出本发明实施例所提供的LED外延芯片。
本发明实施例所提供的一种LED外延芯片的制备方法，所述方法制备而成的LED外延芯片中，通过上述具有四层结构的缓冲层以及超晶格层，可以有效降低功能层在外延生长过程中的位错密度，缓解第一衬底与功能层之间的应力；以及将LED外延芯片中设置上述导电栓可以有效缩短功能层这一发热源与外界之间的传热路径，从而提高LED外延芯片的散热性能。
有关上述功能层具体的制备步骤将在下述发明实施例中进行详细介绍。
请参考图6，图6为本发明实施例所提供的一种具体的LED外延芯片制备方法的流程图。
参见图6，在本发明实施例中，所述LED外延芯片的制备方法包括：
S201：在第一衬底一表面制备过渡层。
本步骤与上述发明实施例中S101基本相同，详细内容已在上述发明实施例中做详细介绍，在此不再进行赘述。
S202：在过渡层表面外延生长第二n型外延层。
在本发明实施例中，所述第二n型外延层中载流子浓度大于所述第一n型外延层中载流子浓度。
具体的，在本步骤中，可以采用MOCVD或者是低压MOVPE，在过渡层的表面设置第二n型外延层。有关第二n型外延层的具体结构以在上述发明实施例中做详细介绍，在此不再进行赘述。上述第二n型外延层中载流子浓度通常高达3×1018cm-3左右。
上述第一n型外延层将在后续步骤中进行介绍，其结构也已在上述发明实施例中做详细介绍。在本步骤中，若设置有上述第二n型外延层，相应的第一n型外延层中载流子浓度通常在5×1017cm-3左右。
当然，在本发明实施例中也可以不执行S202，此时在本发明实施例中对于第一n型外延层中载流子浓度并不做具体限定，视具体情况而定。相应的，在S203中遮蔽层也不再是沉积在第二n型外延层表面，所述遮蔽层是沉积在过渡层表面。
在本步骤中，当第二n型外延层为经过重掺杂的n型AlGaN层时，制备该第二n型外延层的步骤通常是当设备温度在1050℃至1100℃之间时，在功能层表面外延生长的经过重掺杂的n型AlGaN层。
S203：在第二n型外延层表面沉积一遮蔽层。
在本步骤中，所述遮蔽层具有特定的厚度，有关遮蔽层具体的厚度通常与下述发光单元的高度相同。上述遮蔽层在本发明实施例中的材质通常为SiO2(二氧化硅)，当然在本发明实施例中也可以选用其他材质作为遮蔽层，有关遮蔽层的具体材质在本发明实施例中并不做具体限定。
S204：在遮蔽层表面沉积一单层球状颗粒。
在本步骤中，具体的，会采用PECVD设备，在遮蔽层的表面沉积一单层球状颗粒，所述球状颗粒通常均匀分布在遮蔽层的表面，上述遮蔽层与球状颗粒之间为点接触。具体的，在本发明实施例中上述球状颗粒通常为聚苯乙烯球状颗粒，当然在本发明实施例中也可以选用其他材质的球状颗粒，有关球状颗粒的具体材质在本发明实施例中并不做具体限定。
S205：加热并刻蚀球状颗粒，以使球状颗粒塌陷并暴露出遮蔽层表面的预设区域。
在本步骤中，会对上述设置有球状颗粒的结构进行加热，并结合ICP刻蚀技术，使得上述球状颗粒逐渐熔化坍塌、变小，使得遮蔽层与坍塌后的球状颗粒之间由点接触变为面接触，以增加球状颗粒与遮蔽层之间的粘结效果；同时需要使得相邻球状颗粒之间暴露出遮蔽层的预设区域。
S206：对遮蔽层表面的预设区域进行金属蒸镀，以在遮蔽层表面的预设区域形成金属掩膜层。
在本步骤中，需要对上述S205所得到的结构中的遮蔽层表面进行金属蒸镀，已在相邻球状颗粒之间暴露出的遮蔽层表面的预设区域形成金属掩膜层。有关金属掩膜层的具体材质在本发明实施例中并不做具体限定，视具体情况而定。
S207：加热塌陷后的球状颗粒以去除球状颗粒。
由于在上述步骤中，通常也会在球状颗粒表面蒸镀上一层金属掩膜层，在本步骤之前，通常需要对S206所制备的结构进行超声甲苯处理，从而将球状颗粒表面的金属掩膜层去除，同时需要保留在遮蔽层表面蒸镀的金属掩膜层。
在本步骤中，需要再次对S206中所制备的结构进行加热，以去除在遮蔽层表面设置的球状颗粒，以将设置在遮蔽层表面预设区域的金属掩膜层完全暴露。
有关具体的加热温度需要根据球状颗粒材质的不同进行相应的调节，其具体温度可以参照现有技术，在本发明实施例中并不做具体限定。
S208：刻蚀遮蔽层以在遮蔽层中形成柱型阵列，柱型阵列周围形成有多个柱状内腔。
在本步骤中，需要采用刻蚀工艺对遮蔽层进行刻蚀，通常是在垂直方向上进行刻蚀。需要说明的是，在本步骤中，在遮蔽层表面没有上述金属掩膜层的区域，需要将该区域暴露出的遮蔽层完全刻蚀掉，从而形成顶部具有上述金属掩膜层的柱型阵列，而上述柱型阵列周围形成有柱状的内腔。
S209：通过腐蚀去除柱型阵列顶部的金属遮蔽层。
在本步骤中，通常会采用酸液腐蚀处理，以去除上述柱型阵列顶部的金属遮蔽层。
S210：在内腔中依次外延生长第一n型外延层、量子阱有源区和p型外延层，以形成发光单元。
在本步骤中，具体的会采用MOCVD设备，在上述柱型阵列周围的柱状内腔中依次外延生长第一n型外延层、量子阱有源区和p型外延层，以形成发光单元。具体的，当在本发明实施例中执行S202，则上述第一n型外延层会与第二n型外延层相接触且固定连接；当在本发明实施例中不执行S202，则上述第一n型外延层会与过渡层相接触且固定连接。
具体的，上述p型外延层通常为具有一定厚度的p型AlGaN层以及p型GaN层。其中在本步骤中会先在量子阱有源区表面外延生长p型AlGaN层，再在p型AlGaN层表面外延生长p型GaN层。有关本步骤中发光单元的具体结构已在上述发明实施例中做详细介绍，在此不再进行赘述。在本步骤中，会形成柱状的发光单元。上述发光单元的高度通常与遮蔽层的厚度相一致。
S211：在形成发光单元之后，通过BOE溶液去除遮蔽层。
在本步骤中，在形成上述发光单元后，可以通过BOE(Buffered Oxide Etch，缓冲氧化物刻蚀液)溶液进行超声处理，从而将上述遮蔽层腐蚀掉，以去除全部的遮蔽层。
在本步骤之前，在形成上述发光单元之后，作为优选的，可以进一步的在遮蔽层表面依次沉积金属导电层以及镜面反射层。当然，在本步骤中也可以仅仅在遮蔽层表面沉积金属导电层或者镜面反射层，还可以不沉积上述金属导电层以及镜面反射层，视具体情况而定，在本发明实施例中不做具体限定。需要说明的是，上述在形成发光单元之后，在遮蔽层表面沉积的膜层需要与发光单元的端部，具体为p型外延层相接触且固定连接。经过上述步骤，就在过渡层表面形成了完整的功能层。
S212：将第二衬底一表面与所述功能层表面相互键合。
S213：将所述发光单元一端与第一电极电连接，并将所述发光单元另一端与第二电极电连接，以制成所述LED外延芯片。
上述S212与S213分别与上述发明实施例中S103以及S104基本相同，详细内容已在上述发明实施例中做详细介绍，在此不再进行赘述。
本发明实施例所提供的一种LED外延芯片的制备方法，所述方法制备而成的LED外延芯片中，主要用于发光的功能层包括多个柱状的发光单元，在多个发光单元之间形成有空气间隙。当发光单元发射出光线时，该光线会在发光单元与空气间隙这两种界面之间发生散射效应，从而增加LED外延芯片的出光率；同时由于空气间隙的存在，发光单元所产生的热量会通过空气间隙极快的传递出LED外延芯片，从而增加LED外延芯片的散热效果。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种LED外延芯片及一种LED外延芯片的制备方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种LED外延芯片，其特征在于，所述LED外延芯片包括：
相对设置的第一衬底和第二衬底；
位于所述第一衬底朝向所述第二衬底一侧表面的过渡层；
位于所述过渡层朝向所述第二衬底一侧表面的功能层；其中，所述功能层包括多个柱状的发光单元，多个所述发光单元之间形成有空气间隙；所述功能层朝向所述第二衬底一侧表面与所述第二衬底固定连接；
与所述发光单元一端电连接的第一电极，与所述发光单元另一端电连接的第二电极。
2.如权利要求1所述的LED外延芯片，其特征在于，所述第一衬底为蓝宝石衬底，所述第二衬底为p型硅衬底；
所述发光单元包括：
柱状的量子阱有源区；
位于所述量子阱有源区朝向所述第一衬底一侧表面，且与所述过渡层固定连接的第一n型外延层；
位于所述量子阱有源区朝向所述第二衬底一侧表面，且与所述第二衬底固定连接的p型外延层。
3.根据权利要求2所述的LED外延芯片，其特征在于，所述功能层还包括：
位于所述发光单元与所述过渡层之间的第二n型外延层；其中，所述第二n型外延层与所述过渡层朝向所述第二衬底一侧表面相接触且固定连接，所述第一n型外延层与所述第二n型外延层朝向所述第二衬底一侧表面相接触且固定连接；所述第二n型外延层中电子浓度大于所述第一n型外延层中电子浓度。
4.根据权利要求3所述的LED外延芯片，其特征在于，所述p型外延层包括：
位于所述量子阱有源区朝向所述第二衬底一侧表面的p型AlGaN层；
位于所述p型AlGaN层朝向所述第二衬底一侧表面，且与所述第二衬底固定连接的p型GaN层。
5.根据权利要求2至4任一项权利要求所述的LED外延芯片，其特征在于，所述过渡层包括：
位于所述第一衬底朝向所述第二衬底一侧表面的缓冲层；
位于所述缓冲层朝向所述第二衬底一侧表面，且与所述功能层朝向所述第一衬底一侧表面固定连接的超晶格层；
所述缓冲层包括：
位于所述第一衬底朝向所述第二衬底一侧表面的第一Al2O3层；
位于所述第一Al2O3层朝向所述第二衬底一侧表面的AlON层；
位于所述AlON层朝向所述第二衬底一侧表面的AlN层；
位于所述AlN层朝向所述第二衬底一侧表面的第二Al2O3层；其中，所述第二Al2O3层与所述超晶格层相接触且固定连接；其中，所述第一Al2O3层和所述第二Al2O3层的厚度均不大于10nm。
6.根据权利要求1所述的LED外延芯片，其特征在于，所述第一电极位于所述第一衬底背向所述第二衬底一侧表面，所述第一衬底与所述过渡层设置有相互连通的通孔，所述通孔中设置有导电栓；其中，所述导电栓的一端与第一电极电连接，所述导电栓的另一端与所述功能层朝向所述第一衬底一侧的表面相接触；
所述第二电极位于所述第二衬底背向所述第一衬底一侧表面。
7.一种LED外延芯片的制备方法，其特征在于，所述方法包括：
在第一衬底一表面制备过渡层；
在所述过渡层表面外延生长功能层；其中，所述功能层包括多个柱状的发光单元，多个所述发光单元之间形成有空气间隙；
将第二衬底一表面与所述功能层表面相互键合；
将所述发光单元一端与第一电极电连接，并将所述发光单元另一端与第二电极电连接，以制成所述LED外延芯片。
8.根据权利要求7所述的方法，其特征在于，所述在第一衬底一表面制备过渡层包括：
在所述蓝宝石衬底一表面依次制备第一Al2O3层、AlON层、AlN层和第二Al2O3层；其中，所述第一Al2O3层和所述第二Al2O3层的厚度均不大于10nm；
在所述第二Al2O3层表面外延生长超晶格层；
所述在所述过渡层表面外延生长功能层包括：
在所述超晶格层表面外延生长所述功能层。
9.根据权利要求7所述的方法，其特征在于，所述在所述过渡层表面外延生长功能层包括：
在所述过渡层表面沉积一遮蔽层；
在所述遮蔽层表面沉积一单层球状颗粒；
加热并刻蚀所述球状颗粒，以使所述球状颗粒塌陷并暴露出所述遮蔽层表面的预设区域；
对所述遮蔽层表面的预设区域进行金属蒸镀，以在所述遮蔽层表面的预设区域形成金属掩膜层；
加热塌陷后的所述球状颗粒以去除所述球状颗粒；
刻蚀所述遮蔽层以在所述遮蔽层中形成柱型阵列，所述柱型阵列周围形成有多个柱状内腔；
通过腐蚀去除所述柱型阵列顶部的所述金属遮蔽层；
在所述内腔中依次外延生长第一n型外延层、量子阱有源区和p型外延层，以形成所述发光单元；
在形成所述发光单元之后，通过BOE溶液去除所述遮蔽层。
10.根据权利要求9所述的方法，其特征在于，在所述在所述过渡层表面沉积一遮蔽层之前，所述方法还包括：
在所述过渡层表面外延生长第二n型外延层；其中，所述第二n型外延层中载流子浓度大于所述第一n型外延层中载流子浓度；
所述在所述过渡层表面沉积一遮蔽层包括：
在所述第二n型外延层表面沉积一所述遮蔽层。
CN201810556173.XA 2018-06-01 2018-06-01 一种led外延芯片及一种led外延芯片的制备方法 Pending CN108682724A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810556173.XA CN108682724A (zh) 2018-06-01 2018-06-01 一种led外延芯片及一种led外延芯片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810556173.XA CN108682724A (zh) 2018-06-01 2018-06-01 一种led外延芯片及一种led外延芯片的制备方法

Publications (1)

Publication Number Publication Date
CN108682724A true CN108682724A (zh) 2018-10-19

Family

ID=63809431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810556173.XA Pending CN108682724A (zh) 2018-06-01 2018-06-01 一种led外延芯片及一种led外延芯片的制备方法

Country Status (1)

Country Link
CN (1) CN108682724A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1706030A (zh) * 2003-08-12 2005-12-07 日本电信电话株式会社 氮化物半导体生长用衬底
CN101604717A (zh) * 2009-07-15 2009-12-16 山东华光光电子有限公司 一种垂直GaN基LED芯片及其制作方法
CN102683522A (zh) * 2012-06-04 2012-09-19 中国科学院半导体研究所 具有空气桥结构发光二极管的制作方法
CN102779915A (zh) * 2012-08-13 2012-11-14 厦门市三安光电科技有限公司 倒装发光二极管及其制备方法
CN103928600A (zh) * 2013-01-14 2014-07-16 上海蓝光科技有限公司 一种发光二极管及其制造方法
CN106299050A (zh) * 2016-11-17 2017-01-04 河北工业大学 一种深紫外半导体发光二极管及其制备方法
CN107437542A (zh) * 2017-07-31 2017-12-05 广东工业大学 一种紫外led芯片及其制备方法
CN108110105A (zh) * 2018-01-31 2018-06-01 广东工业大学 一种紫外led芯片、紫外led芯片的制作方法及一种紫外led
CN108133993A (zh) * 2018-01-30 2018-06-08 广东工业大学 一种紫外led垂直芯片结构
CN207800630U (zh) * 2018-01-31 2018-08-31 广东工业大学 一种紫外led芯片及一种紫外led
CN208208784U (zh) * 2018-01-30 2018-12-07 广东工业大学 一种紫外led垂直芯片结构
CN208637451U (zh) * 2018-06-01 2019-03-22 广东工业大学 一种led外延芯片

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1706030A (zh) * 2003-08-12 2005-12-07 日本电信电话株式会社 氮化物半导体生长用衬底
CN101604717A (zh) * 2009-07-15 2009-12-16 山东华光光电子有限公司 一种垂直GaN基LED芯片及其制作方法
CN102683522A (zh) * 2012-06-04 2012-09-19 中国科学院半导体研究所 具有空气桥结构发光二极管的制作方法
CN102779915A (zh) * 2012-08-13 2012-11-14 厦门市三安光电科技有限公司 倒装发光二极管及其制备方法
CN103928600A (zh) * 2013-01-14 2014-07-16 上海蓝光科技有限公司 一种发光二极管及其制造方法
CN106299050A (zh) * 2016-11-17 2017-01-04 河北工业大学 一种深紫外半导体发光二极管及其制备方法
CN107437542A (zh) * 2017-07-31 2017-12-05 广东工业大学 一种紫外led芯片及其制备方法
CN108133993A (zh) * 2018-01-30 2018-06-08 广东工业大学 一种紫外led垂直芯片结构
CN208208784U (zh) * 2018-01-30 2018-12-07 广东工业大学 一种紫外led垂直芯片结构
CN108110105A (zh) * 2018-01-31 2018-06-01 广东工业大学 一种紫外led芯片、紫外led芯片的制作方法及一种紫外led
CN207800630U (zh) * 2018-01-31 2018-08-31 广东工业大学 一种紫外led芯片及一种紫外led
CN208637451U (zh) * 2018-06-01 2019-03-22 广东工业大学 一种led外延芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王军喜;闫建昌;郭亚楠;张韵;田迎冬;朱邵歆;陈翔;孙莉莉;李晋闽;: "氮化物深紫外LED研究新进展", 中国科学:物理学 力学 天文学, no. 06, 20 June 2015 (2015-06-20) *

Similar Documents

Publication Publication Date Title
CN105552180B (zh) 一种新型高压led的制作方法
TWI309481B (en) A light emitting device having a patterned substrate and the method thereof
TWM260003U (en) Light-emitting diode to increase the light-emitting efficiency of spontaneous emission
CN208208784U (zh) 一种紫外led垂直芯片结构
CN108133993A (zh) 一种紫外led垂直芯片结构
CN108110105A (zh) 一种紫外led芯片、紫外led芯片的制作方法及一种紫外led
JP2008047860A (ja) 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
CN104538837B (zh) 一种纳米等离子体阵列激光器及其制作方法
CN107293629A (zh) 一种紫外led外延芯片倒装结构及其制作方法
CN208608218U (zh) 一种紫外led垂直结构芯片
CN107437542A (zh) 一种紫外led芯片及其制备方法
CN110444562A (zh) 一种显示面板及显示装置
JP2013034010A (ja) 縦型発光素子
JP2002164570A (ja) 窒化ガリウム系化合物半導体装置
CN105679895A (zh) 一种垂直紫外led芯片的制备方法
CN108598228A (zh) 一种大功率紫外led垂直芯片封装结构及其制作方法
CN107910747A (zh) 多脊型半导体激光器及其制作方法
CN111446335A (zh) 一种发光二极管及其制备方法
CN108400133A (zh) 一种同侧结构的深紫外led外延结构及制备方法
CN108389952A (zh) 一种无漏电mesa切割道3d通孔超结构led芯片及其制备方法
CN105895755B (zh) 一种具有可剥离结构的GaN系发光二极管制作方法
TW200826323A (en) LED and manufacture method thereof
CN101980391A (zh) 发光二极管及其制造方法
CN208637451U (zh) 一种led外延芯片
CN107452861A (zh) 一种紫外led芯片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination