CN108667450A - 位准移位器与位准移位方法 - Google Patents

位准移位器与位准移位方法 Download PDF

Info

Publication number
CN108667450A
CN108667450A CN201710197012.1A CN201710197012A CN108667450A CN 108667450 A CN108667450 A CN 108667450A CN 201710197012 A CN201710197012 A CN 201710197012A CN 108667450 A CN108667450 A CN 108667450A
Authority
CN
China
Prior art keywords
voltage
switch
node
circuit
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710197012.1A
Other languages
English (en)
Other versions
CN108667450B (zh
Inventor
潘磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201710197012.1A priority Critical patent/CN108667450B/zh
Priority to TW106112966A priority patent/TWI634746B/zh
Priority to US15/700,033 priority patent/US10291230B2/en
Publication of CN108667450A publication Critical patent/CN108667450A/zh
Application granted granted Critical
Publication of CN108667450B publication Critical patent/CN108667450B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02335—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

一种位准移位器与位准移位方法。位准移位器包含电位切换电路、输入电路以及压降电路。电位切换电路用以响应第一输入信号与第二输入信号调整一第一节点的第一电压位准以及一第二节点的第二电压位准。输入电路用以接收第一输入信号以及第二输入信号。压降电路耦接于电位切换电路以及输入电路之间，其中压降电路用以追踪耦接至第一节点的第三节点的电压位准，以根据第三节点的电压位准导通。

Description

位准移位器与位准移位方法
技术领域
本揭示内容是有关于一种电子装置，且特别是有关于用于控制位准的位准移位器与位准移位方法。
背景技术
位准移位器常见于集成电路的应用中。例如，于一些应用中，位准移位器可设置于输入输出(Input/Output)电路与核心(core)电路之间。随着制程进步，核心电路的操作电压不断地降低，而使得核心电路的操作电压明显低于输入输出电路的操作电压。因此，在信号自核心电路传送至输入输出电路前，可透过位准移位器来提升信号的电压位准。或者，在信号自输入输出电路传送至核心电路前，可透过位准移位器来降低信号的电压位准。
发明内容
于一些实施例中，位准移位器包含电位切换电路、一输入电路以及第一压降电路。电位切换电路用以响应第一输入信号与第二输入信号调整一第一节点的第一电压位准以及一第二节点的第二电压位准。输入电路用以接收第一输入信号以及第二输入信号。第一压降电路耦接于电位切换电路以及输入电路之间，其中第一压降电路用以追踪耦接至第一节点的第三节点的电压位准，以根据第三节点的电压位准导通。
于一些实施例中，位准移位器包含一电位切换电路、一第一压降电路、一第二压降电路以及一输入电路。电位切换电路，耦接于一第一节点与一第二节点。一第一压降电路耦接该第一节点与该第二节点，并用以基于一第一电压导通。一第二压降电路，与该第一压降电路耦接至一第三节点以及一第四节点，并用以基于该第三节点或该第四节点上的一电压位准或一第二电压导通，其中该第二电压不同于该第一电压。一输入电路耦接该第二压降电路，并用以基于该第一输入信号以及该第二输入信号协同该电位切换电路、该第一压降电路以及该第二压降电路调整该第一节点的一第一电压位准以及该第二节点的一第二电压位准。
于一些实施例中，位准移位方法包含下列操作。经由一输入电路接收一第一输入信号以及一第二输入信号；经由一电位切换电路响应于该第一输入信号与该第二输入信号调整一第一节点的一第一电压位准以及一第二节点的一第二电压位准；以及经由一压降电路追踪耦接至该第一节点的一第三节点的一电压位准，以根据该第三节点的该电压位准导通，其中该压降电路耦接于该输入电路与该电位切换电路之间。
附图说明
本揭示内容所附附图的说明如下：
图1为根据本揭示内容的一些实施例所绘示的一种电子装置的示意图；
图2为根据本揭示内容的一些实施例所绘示的图1的电子装置的电路示意图；
图3A为根据本揭示内容所绘示的一种位准移位方法300的操作流程图；
图3B为根据本揭示内容的一些实施例所绘示图2中的电子装置执行操作S320时的位准变化的示意图；
图3C为根据本揭示内容的一些实施例所绘示图2中的电子装置执行操作S330时的位准变化的示意图；以及
图4为根据本揭示内容的一些实施例所绘示电子装置的电路示意图。
具体实施方式
以下将以附图揭露本揭示内容的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本揭示内容。也就是说，在本揭示内容部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
于本揭示内容中通篇所使用的词汇一般代表其通常的意涵。关于本揭示内容中内所讨论的任何例证只用来做解说的用途，并不会以任何方式限制本揭示内容或其例证的范围和意义。同样地，本揭示内容并不受限于本文中所提出的各种实施例。
关于本文中所使用的“第一”、“第二”、…等，并非特别指称次序或顺位的意思，亦非用以限定本揭示内容，其仅仅是为了区别以相同技术用语描述的元件或操作而已。例如，在不违背各实施例的范围内，第一元件可被命名为第二元件，同样地，第二元件可被命名为第一元件。本文中所使用的“与/或”包含一或多个相关联的项目中的任一者以及所有组合。
参照图1，图1为根据本揭示内容的一些实施例所绘示的一种电子装置100的示意图。于一些实施例中，电子装置100操作为电压位准移位器。
如图1所示，电子装置100包含电位切换电路110、压降电路120、压降电路130以及输入电路140。电位切换110用以响应于输入信号IN以及输入信号I调整节点Z的电压位准以及节点ZN的电压位准。
于一些实施例中，输入信号IN与输入信号I具有互补的电压位准。举例而言，当输入信号IN为逻辑高电位(例如为电压VDD的位准)时，输入信号I为逻辑低电位(例如为电压VSS的位准)。或者，当输入信号IN为逻辑低电位时，输入信号I为逻辑高电位。于一些实施例中，电子装置100还包含一反相器(未绘示)，其用以基于输入信号IN与输入信号I中的一者来输出输入信号IN与输入信号I中的另一者。
于此例中，当输入信号IN的电压位准为逻辑高电位时，节点Z的电压位准会被下拉至电压VSS的位准，且节点ZN的电压位准会被上拉至电压VDDPST的位准。当输入信号IN的电压位准为逻辑低电位时，节点Z的电压位准会被上拉至电压VDDPST的位准，且节点ZN的电压位准会被下拉至电压VSS的位准。于一些实施例中，节点ZN或节点Z被作为位准移位器的输出端。
于一些实施例中，电压VDDPST为用于晶片外部(post-driver stage)的电压或用于输入/输出(I/O)介面中的静电防护装置的供应电压。于一些实施例中，电压VDD为晶片内部(pre-driver)的电压。于一些实施例中，电压VSS为***低电压(例如可为地电压)，其低于电压VDDPST以及电压VDD。于一些实施例中，电压VDDPST大于电压VDD，且电压VDD大于电压VSS。于一些先进制程中，电压VDDPST通常大于电压VDD。例如，于一些例子中，电压VDDPST约为1.8伏特，且电压VDD约为0.45伏特。
上述关于电压VDDPST、电压VDD以及电压VSS的数值仅为示例。各种数值的电压VDDPST、电压VDD以及电压VSS皆为本揭示内容所涵盖的范围。
压降电路120耦接于多个节点Z与ZN以及压降电路130之间。压降电路120用以基于电压VDDPST导通，并用以承受多个节点Z与ZN至压降电路130之间的跨压。
于本文中，“耦接”可被视为“电性耦接”，且“连接”可被视为“电性连接”。“耦接”与“连接”亦可用来视为两个或两个以上的元件彼此之间的操作或互相连动。
压降电路130与压降电路120耦接至多个节点Z1以及ZN1，并耦接于压降电路120以及输入电路140之间。于一些实施例中，压降电路130操作为一负回授电路。此负回授电路用以基于节点Z1以及ZN1的电压位准选择性地导通，以承受多个节点Z1与ZN1至输入电路140之间的跨压。关于压降电路130的电路设置方式与其相关操作将于后述段落参照图2说明。
输入电路140与压降电路130耦接至多个节点Z12以及ZN12。输入电路140用以接收输入信号IN以及输入信号I，并响应于输入信号IN以及输入信号I而协同电位切换电路110、压降电路120与压降电路130调整多个节点Z与ZN的电压位准。
参照图2，图2为根据本揭示内容的一些实施例所绘示的图1的电子装置100的电路示意图。为易于理解，图2中的类似元件将参照图1指定为相同参考标号。
如图2所示，电位切换电路110包含多个开关P11、P12、P21以及P22。于一些实施例中，多个开关P11、P12、P21以及P22可由P型晶体管(例如为MOSFET)实现。开关P11的第一端用以接收电压VDDPST，开关P11的第二端耦接至开关P12的第一端，且开关P11的控制端耦接至节点ZN。开关P12的第二端耦接至节点Z，且开关P12的控制端用以接收输入信号IN。开关P21的第一端用以接收电压VDDPST，开关P21的第二端耦接至开关P22的第一端，且开关P21的控制端耦接至节点Z。开关P22的第二端耦接至节点ZN，且开关P22的控制端用以接收输入信号I。
压降电路120包含开关N11以及开关N21。于一些实施例中，开关N11以及开关N21可由N型晶体管(例如为MOSFET)实现。开关N11的第一端耦接至节点Z，开关N11的第二端耦接至节点Z1，且开关N11的控制端用以接收电压VDDPST。开关N21的第一端耦接至节点ZN，开关N21的第二端耦接至节点ZN1，且开关N21的控制端用以接收电压VDDPST。
压降电路130包含开关N12、开关N22、电压追踪电路132以及电压追踪电路134。于一些实施例中，开关N12以及开关N22可由N型晶体管(例如为MOSFET)实现。开关N12的第一端耦接至节点Z1，开关N12的第二端耦接至节点Z11，且开关N12的控制端ZT1耦接至电压追踪电路132。开关N22的第一端耦接至节点ZN1，开关N22的第二端耦接至节点ZN11，且开关N22的控制端ZNT1耦接至电压追踪电路134。
电压追踪电路132配置以接收电压VDD，并依据电压VDD以及节点Z1的电压位准调整开关N12的控制端ZT1的电压位准，以导通开关N12。于一些实施例中，电压追踪电路132包含开关P13与开关P14。于一些实施例中，开关P12与开关P13可由P型晶体管实现。开关P13的第一端用以接收电压VDD，开关P13的第二端耦接至开关N12的控制端ZT1，且开关P13的控制端耦接至节点Z1。开关P14的第一端耦接至节点Z1，开关P14的第二端耦接至开关N12的控制端ZT1，且开关P13的控制端用以接收电压VDD。
通过上述设置方式，当输入信号IN为逻辑低电位时，节点Z1的电压位准约为电压VDDPST减去开关N11的临界电压(如后述图3B的Vthn)。于一些实施例中，由于开关P13的控制端接收到的电压VDD远小于节点Z1的电压位准，开关P13被导通而使得节点Z1上的电压可传送至控制端ZT1。如此一来，控制端ZT1上的电压位准亦被箝位至电压VDDPST减去开关N11的临界电压Vthn后的位准。等效而言，开关N12的控制端ZT1上的电压位准可追踪节点Z1的电压位准。
反之，当输入信号IN为逻辑高电位时，节点Z1的电压位准约为电压VSS。由于开关P12的控制端接收到的电压VSS小于电压VDD。如此一来，开关P12被导通而传送电压VDD至开关N12的控制端ZT1。据此，开关N12可被导通以保持节点Z1的电压位准被下拉至电压VSS。
电压追踪电路134配置以接收电压VDD，并依据电压VDD以及节点ZN1的电压位准调整开关N22的控制端ZT1的电压位准，以导通开关N22。如图2所示，电压追踪电路134包含开关P23以及开关P24。开关P23以及开关P24的配置方式类似于开关P13以及开关P14，故于此不再重复赘述。
如一些实施例中，前述的电位切换电路110、压降电路120以及压降电路130中的各开关可由输入/输出(I/O)晶体管实现。于一些实施例中，I/O晶体管可支持较高的偏压电压(例如为电压VDDPST)。
上述所讨论的多个开关的配置方式以及实现方式仅为示例。各种开关的配置方式以及实现方式皆为本揭示内容所涵盖的范围。
于一些实施例中，输入电路140包含多个开关N13、N14、N23以及N24。于一些实施例中，多个开关N13、N14、N23以及N24可由N型晶体管实现。开关N13的第一端耦接至节点Z11，开关N13的第二端耦接至节点Z12，且开关N13的控制端用以接收电压VDD。开关N14的第一端耦接至节点Z12，开关N14的第二端用以接收电压VSS，且开关N14的控制端用以接收输入信号IN。开关N23的第一端耦接至节点ZN11，开关N23的第二端耦接至节点ZN12，且开关N23的控制端用以接收电压VDD。开关N24的第一端耦接至节点ZN12，开关N24的第二端用以接收电压VSS，且开关N24的控制端用以接收输入信号I。
当输入信号IN为逻辑高电位(亦即输入信号I为逻辑低电位)时，开关N14导通，且开关N24关断。于此条件下，节点Z12的电压位准会被下拉至电压VSS。据此，开关N23会导通而下拉多个节点Z11、Z1以及Z的电压位准至电压VSS。由于节点Z的电压位准被下拉至电压VSS，开关P21被导通。同时，开关P22基于输入信号I导通。如此一来，节点ZN的电压位准会被上拉至电压VDDPST。
反之，当输入信号IN为逻辑低电位(亦即输入信号I为逻辑高电位)时，开关N14关断，且开关N24导通。于此条件下，节点ZN12的电压位准会被下拉至电压VSS。据此，开关N23会导通而下拉多个节点ZN11、ZN1以及ZN的电压位准至电压VSS。由于节点ZN的电压位准被下拉至电压VSS，开关P11被导通。同时，开关P12基于输入信号IN导通。如此一来，节点Z的电压位准会被上拉至电压VDDPST。
于一些实施例中，前述的输入电路140中的各开关可由核心(core)晶体管实现。于一些实施例中，相较于I/O晶体管，核心晶体管可支持较低的偏压电压(例如为电压VDD)。
上述所讨论输入电路140中多个开关的配置方式以及实现方式仅为示例。各种开关的配置方式以及实现方式皆为本揭示内容所涵盖的范围。
参照图3A，图3A为根据本揭示内容所绘示的一种位准移位方法300的操作流程图。于一些实施例中，方法300包含操作S310、操作S320以及操作S330。
于操作S310中，接收输入信号IN。示例而言，如图2所示，多个开关P12、P22、N14以及N24的控制端分别接收输入信号IN与输入信号I。
于操作S320中，当输入信号IN为逻辑低电位(亦即输入信号I为逻辑高电位)时，上拉节点Z的电压位准至约为电压VDDPST，并下拉节点ZN的电压位准至约为电压VSS。
示例而言，请一并参照图3B，图3B为根据本揭示内容的一些实施例所绘示图2中的电子装置100执行操作S320时的位准变化的示意图。为易于理解，图3B中的类似元件将参照图2指定为相同参考标号。
如图3B所示，于输入信号IN为逻辑低电位(表示为0)且输入信号I为逻辑高电位(表示为1)的条件下，开关P12以及开关N24被导通，且开关P22以及开关N14被关断。由于开关N24为导通，开关N21、开关N22以及开关N23之间的路径亦会导通。如此一来，节点ZN的电压位准经由多个开关N21～N24被下拉至电压VSS。
接着，由于节点ZN的电压位准约为电压VSS，开关P11被导通。由于开关N14为关断，多个开关N11～开关N14之间的路径为关断的。因此，节点Z的电压位准经由多个开关P11～P12上拉至电压VDDPST。由于节点Z的电压位准为电压VDDPST，开关P21为关断的。
通过上述操作，当接收到具有逻辑低位准的输入信号IN，可在节点Z上输出具有准位约为电压VDDPST的信号。等效而言，输入信号IN的位准由一较低位准被移位至一较高位准。
在上述的操作过程中，如图3B所示，节点Z的电压位准约为电压VDDPST，节点Z1的电压位准约为电压VDDPST与开关N11的临界电压VTHN的差值。如先前所述，通过电压追踪电路122，开关N12的控制端ZT1的电压位准可追随节点Z1的电压位准。换句话说，控制端ZT1的电压位准亦约为电压VDDPST与开关N12的临界电压VTHN的差值。因此，节点Z11的电压位准约为电压VDDPST与两倍的临界电压VTHN的差值，且节点Z12的电压位准约为电压VDDPST、两倍的临界电压VTHN以及开关N13的临界电压VTHN1的差值。
于一些相关技术中，位准移位器采用了原生(native)晶体管来实现低电压应用。若以电压VDDPST设置为1.8伏的例子下，在制程、电压、温度或寄生电阻、电容的影响以及电路操作速度的考量下，于此些技术中的核心晶体管(例如为开关N14、N24)的第一端与第二端之间的跨压约为0.9伏特。相较于上述技术，在不采用原生晶体管下，电子装置100可达到低电压应用，并同时保持元件的可靠度。例如，在一些实施例下，开关N13两端的跨压仅约为0.774伏特。上述数值仅用于示例，本揭示内容并不以此为限。各种数值的电压应用皆在本揭示内容所涵盖的范围。
继续参照图3A，于操作S330中，当输入信号IN为逻辑高电位(亦即输入信号I为逻辑低电位)时，下拉节点Z的电压位准至约为电压VSS，并上拉节点ZN的电压位准至约为电压VDDPST。
示例而言，请一并参照图3C，图3C为根据本揭示内容的一些实施例所绘示图2中的电子装置100执行操作S330时的位准变化的示意图。为易于理解，图3C中的类似元件将参照图2指定为相同参考标号。
如图3C所示，于输入信号IN为逻辑高电位(表示为1)且输入信号I为逻辑低电位(表示为0)的条件下，开关P12以及开关N24被关断，且开关P22以及开关N14被导通。由于开关N14为导通，开关N11、开关N12以及开关N13之间的路径亦会导通。如此一来，节点Z的电压位准经由多个开关N11～N14被下拉至电压VSS。
接着，由于节点Z的电压位准约为电压VSS，开关P21被导通。由于开关N24为关断，多个开关N21～开关N24之间的路径为关断的。因此，节点ZN的电压位准经由多个开关P21～P22上拉至电压VDDPST。由于节点ZN的电压位准为电压VDDPST，开关P11为关断的。通过上述操作，当接收到具有逻辑高位准的输入信号IN，可在节点Z上输出具有电压VSS的信号。等效而言，输入信号IN的位准由一较高位准被移位至一较低位准。
上述方法300的多个操作仅为示例，并非限于上述示例的顺序执行。在不违背本揭示内容的各实施例的操作方式与范围下，在方法300的各种操作当可适当地增加、替换、省略或以不同顺序执行。
于一些实施例中，多个开关P11、P12、P21以及P22的基极端(未绘示)用以接收电压VDDPST，且多个开关N11、N12、N13以及N14的基极端(未绘示)用以接收电压VSS。于一些实施例中，多个开关P13、P14、P23以及P24的基极端(未绘示)用以接收电压VDDPST。于另一些实施例中，多个开关P13、P14、P23以及P24的基极端(未绘示)用以接收电压VDD。通过上述设置方式，可降低前述多个开关的漏电流问题。
上述对各开关的基极端的偏压设置方式仅为示例。各种偏压设置方式皆为本揭示内容所涵盖的范围。例如，参照图4。图4为根据本揭示内容的一些实施例所绘示电子装置400的电路示意图。为易于理解，图4中的类似元件将参照图2指定为相同参考标号。
相较于图2中的电子装置100，图4的电子装置400还包含偏压电路450。偏压电路450用以基于电压VDD以及电压VDDPST对多个开关P13、P14、P23以及P24的基极端提供偏压VF，以提供电压VDD与电压VDDPST中的较高者。例如，在电子装置100运作时，电压VDDPST较电压VDD早通电。于此条件下，偏压电路450将电压VDDPST作为偏压VF输出至多个开关P13、P14、P23以及P24的基极端。或者，在电子装置100运作时，电压VDD较电压VDDPST早通电。于此条件下，偏压电路450将电压VDD作为偏压VF输出至多个开关P13、P14、P23以及P24的基极端。换句话说，通过偏压电路450，多个开关P13、P14、P23以及P24的基极端皆是接收到***的当前最高电压。如此一来，多个开关P13、P14、P23以及P24的漏电流可被降低。
于一些实施例中，偏压电路450包含开关P41以及开关P42。于一些实施例中，多个开关P41以及开关P42可由P型晶体管实现。于进一步的一些实施例中，多个开关P41以及开关P42可由I/O晶体管实现。开关P41的第一端用以接收电压VDD，开关P41的第二端用以输出偏压VF，且开关P41的控制端用以接收电压VDDPST。开关P42的第一端用以接收电压VDDPST，开关P42的第二端用以输出偏压VF，且开关P42的控制端用以接收电压VDD。以操作而言，开关P41用以根据电压VDDPST导通而将电压VDD输出为偏压VF。如此一来，当电压VDD先通电，且电压VDDPST尚未通电(例如为0伏特)时，开关P41被导通而将电压VDD输出为偏压VF。开关P42用以根据电压VDD导通而将电压VDDPST输出为偏压VF。如此一来，当电压VDDPST先通电，且电压VDD尚未通电(例如为0伏特)时，开关P42被导通而将电压VDDPST输出为偏压VF。
上述偏压电路450的设置方式仅为示例。各种可执行上述偏压电路的相应功能的各种设置方式皆为本揭示内容所涵盖的范围。
于上述所讨论的各个附图中所示的压降电路130与压降电路120的数量仅为示例。随着电压数值不同，电子装置100中所采用的压降电路120与压降电路130的数量可进行调整。因此，各个数量的压降电路120与压降电路130皆为本揭示内容所涵盖的范围。此外，于各附图中所示的晶体管种类仅为示例。各种可实现开关功能的晶体管类型皆为本揭示内容所涵盖的范围。
综上所述，本案提供的电子装置与位准移位方法可在不采用原生晶体管的设置方式下实现低电压应用，并同时维持装置的可靠度。
于一些实施例中，位准移位器包含一电位切换电路、一输入电路以及一第一压降电路。电位切换电路用以响应一第一输入信号与一第二输入信号调整一第一节点的一第一电压位准以及一第二节点的一第二电压位准。输入电路用以接收该第一输入信号以及该第二输入信号。第一压降电路耦接于该电位切换电路以及该输入电路之间，其中第一压降电路用以追踪耦接至该第一节点的一第三节点的一电压位准，以根据该第三节点的该电压位准导通。
于一些实施例中，电位切换电路包含一第一开关、一第二开关、一第三开关以及一第四开关。第一开关用以根据该第二电压位准导通，以传送一第一电压。第二开关耦接于该第一开关与该第一节点之间，并用以该第一输入信号导通。第三开关用以根据该第一电压位准导通，以传送该第一电压。第四开关耦接于该第三开关与该第二节点之间，并用以该第二输入信号导通。
于一些实施例中，输入电路包含一第五开关、一第六开关、一第七开关以及一第八开关。第五开关耦接至该第一压降电路，并用以根据一第二电压导通，其中该第二电压不同于该第一电压。第六开关耦接至该第五开关，并用以根据该第一输入信号导通，以下拉该第一电压位准至一第三电压。第七开关耦接至该第一压降电路，并用以根据该第二电压导通。第八开关耦接至该第七开关，并用以根据该第二输入信号导通，以下拉该第二电压位准至该第三电压。
于一些实施例中，第一压降电路包含一第一开关、一第二开关、一第一电压追踪电路、一第三开关、一第四开关以及一第二电压追踪电路。第一开关耦接至该第三节点，并用以根据一第一电压导通。第二开关耦接于该第三节点以及该输入电路之间。第一电压追踪电路用以根据该第三节点上的该电压位准或一第二电压导通该第二开关。第三开关，与该电位切换电路耦接于一第四节点，并用以根据该第一电压导通。第四开关，耦接于该第四节点以及该输入电路之间。第二电压追踪电路用以根据该第四节点上的一电压位准或该第二电压导通该第四开关。
于一些实施例中，第一电压追踪电路包含一第五开关以及一第六开关。第五开关用以根据该第三节点上的该电压位准导通，以基于该第二电压导通该第二开关。第六开关用以根据该第二电压导通，以基于该第三节点上的该电压位准导通该第二开关。
于一些实施例中，位准移位器还包含一第二压降电路，且第二压降电路包含一第五开关以及一第六开关。第五开关耦接于该第一节点与该第三节点之间，并用以基于该第一电压导通。第六开关耦接于该第二节点以及该第四节点之间，并用以基于该第一电压导通。
于一些实施例中，位准移位器还包含一偏压电路。偏压电路用以根据该第一电压与该第二电压将该第一电压与该第二电压中的一者输出为一偏压至该第五开关与该第六开关中每一者的一基极端。
于一些实施例中，位准移位器包含一电位切换电路、一第一压降电路、一第二压降电路以及一输入电路。电位切换电路，耦接于一第一节点与一第二节点。一第一压降电路耦接该第一节点与该第二节点，并用以基于一第一电压导通。一第二压降电路，与该第一压降电路耦接至一第三节点以及一第四节点，并用以基于该第三节点或该第四节点上的一电压位准或一第二电压导通，其中该第二电压不同于该第一电压。一输入电路耦接该第二压降电路，并用以基于一第一输入信号以及一第二输入信号协同该电位切换电路、该第一压降电路以及该第二压降电路调整该第一节点的一第一电压位准以及该第二节点的一第二电压位准。
于一些实施例中，该电位切换电路包含一第一开关、一第二开关、一第三开关以及一第四开关。一第一开关用以接收该第一电压，并根据该第二电压位准导通。一第二开关耦接于该第一开关与该第一节点之间，并用以该第一输入信号导通。一第三开关用以接收该第一电压，并根据该第一电压位准导通。一第四开关耦接于该第三开关与该第二节点之间，并用以该第二输入信号导通。
于一些实施例中，该第一压降电路包含一第一开关以及一第二开关。第一开关耦接于该第一节点与该第三节点之间，并用以根据该第一电压导通。第二开关耦接于该第二节点与该第四节点之间，并用以根据该第一电压导通。
于一些实施例中，该第二压降电路包含一第三开关以及一第一电压追踪电路。第三开关耦接于该第三节点与该输入电路之间，并用以根据该第三节点上的该电压位准或该第二电压导通。一第一电压追踪电路，用以根据该第三节点上的该电压位准或该第二电压导通该第三开关。
于一些实施例中，该第一电压追踪电路包含一第四开关以及一第五开关。第四开关用以根据该第三节点上的该电压位准导通，以基于该第二电压导通该第三开关。第五开关用以根据该第二电压导通，以基于该第三节点上的该电压位准导通该第三开关。
于一些实施例中，其中该第四开关与该第五开关中每一者的一基极端用以接收该第一电压或该第二电压。
于一些实施例中，位准移位器还包含一偏压电路。偏压电路用以根据该第一电压与该第二电压将该第一电压与该第二电压中的一者输出为一偏压至该第四开关与该第五开关中每一者的一基极端。
于一些实施例中，该偏压电路包含一第六开关以及一第七开关。第六开关用以根据该第一电压导通，以将该第二电压输出为该偏压。第七开关用以根据该第二电压导通，以将该第一电压输出为该偏压。
于一些实施例中，该第二压降电路还包含一第四开关以及一第二电压追踪电路。第四开关耦接于该第四节点与该输入电路之间，并用以根据该第四节点上的该电压位准或该第二电压导通。第二电压追踪电路用以根据该第四节点上的该电压位准或该第二电压导通该第四开关。
于一些实施例中，该输入电路包含一第一开关、一第二开关、一第三开关以及一第四开关。第一开关耦接至该第二压降电路，并用以根据该第二电压导通。第二开关耦接至该第一开关，并用以根据该第一输入信号导通，以下拉该第一电压位准至一第三电压。第三开关耦接至该第二压降电路，并用以根据该第二电压导通。第四开关耦接至该第三开关，并用以根据该第二输入信号导通，以下拉该第二电压位准至该第三电压。
于一些实施例中，一种位准移位方法包含下列操作。经由一输入电路接收一第一输入信号以及一第二输入信号；经由一电位切换电路响应于该第一输入信号与该第二输入信号调整一第一节点的一第一电压位准以及一第二节点的一第二电压位准；以及经由一压降电路追踪耦接至该第一节点的一第三节点的一电压位准，以根据该第三节点的该电压位准导通，其中该压降电路耦接于该输入电路与该电位切换电路之间。
于一些实施例中，追踪该第三节点包含：根据一第一电压导通该压降电路中的一第一开关，其中该第一开关耦接至该第三节点；经由一第一电压追踪电路根据该第三节点上的该电压位准或一第二电压导通该压降电路中的一第二开关，其中该第二开关耦接至该第一开关以及该输入电路之间；根据该第一电压导通该压降电路中的一第三开关，其中该第三开关与该电位切换电路耦接于一第四节点；以及经由一第二电压追踪电路根据该第四节点上的一电压位准或该第二电压导通该压降电路中的一第四开关，其中该第四开关耦接于该第三开关以及该输入电路之间。
于一些实施例中，其中该第一电压追踪电路包含一第五开关以及一第六开关，且导通该第二开关包含：根据该第三节点上的该电压位准导通该第五开关，以基于该第二电压导通该第二开关；以及根据该第二电压导通该第六开关，以基于该第三节点上的该电压位准导通该第二开关。
虽然本案已以实施方式揭露如上，然其并非限定本案，任何熟悉此技艺者，在不脱离本案的精神和范围内，当可作各种更动与润饰，因此本案的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种位准移位器，其特征在于，包含：
一电位切换电路，用以响应一第一输入信号与一第二输入信号调整一第一节点的一第一电压位准以及一第二节点的一第二电压位准；
一输入电路，用以接收该第一输入信号以及该第二输入信号；以及
一第一压降电路，耦接于该电位切换电路以及该输入电路之间，其中该第一压降电路用以追踪耦接至该第一节点的一第三节点的一电压位准，以根据该第三节点的该电压位准导通。
2.根据权利要求1所述的位准移位器，其特征在于，该电位切换电路包含：
一第一开关，用以根据该第二电压位准导通，以传送一第一电压；
一第二开关，耦接于该第一开关与该第一节点之间，并用以该第一输入信号导通；
一第三开关，用以根据该第一电压位准导通，以传送该第一电压；以及
一第四开关，耦接于该第三开关与该第二节点之间，并用以该第二输入信号导通。
3.根据权利要求1所述的位准移位器，其特征在于，该输入电路包含：
一第五开关，耦接至该第一压降电路，并用以根据一第二电压导通，其中该第二电压不同于该第一电压；
一第六开关，耦接至该第五开关，并用以根据该第一输入信号导通，以下拉该第一电压位准至一第三电压；
一第七开关，耦接至该第一压降电路，并用以根据该第二电压导通；以及
一第八开关，耦接至该第七开关，并用以根据该第二输入信号导通，以下拉该第二电压位准至该第三电压。
4.根据权利要求1所述的位准移位器，其特征在于，该第一压降电路包含：
一第一开关，耦接至该第三节点，并用以根据一第一电压导通；
一第二开关，耦接于该第三节点以及该输入电路之间；
一第一电压追踪电路，用以根据该第三节点上的该电压位准或一第二电压导通该第二开关；
一第三开关，与该电位切换电路耦接于一第四节点，并用以根据该第一电压导通；
一第四开关，耦接于该第四节点以及该输入电路之间；以及
一第二电压追踪电路，用以根据该第四节点上的一电压位准或该第二电压导通该第四开关。
5.根据权利要求4所述的位准移位器，其特征在于，该第一电压追踪电路包含：
一第五开关，用以根据该第三节点上的该电压位准导通，以基于该第二电压导通该第二开关；以及
一第六开关，用以根据该第二电压导通，以基于该第三节点上的该电压位准导通该第二开关。
6.根据权利要求4所述的位准移位器，其特征在于，还包含：
一偏压电路，用以根据该第一电压与该第二电压将该第一电压与该第二电压中的一者输出为一偏压至该第五开关与该第六开关中每一者的一基极端。
7.一种位准移位器，其特征在于，包含：
一电位切换电路，耦接于一第一节点与一第二节点；
一第一压降电路，耦接该第一节点与该第二节点，并用以基于一第一电压导通；
一第二压降电路，与该第一压降电路耦接至一第三节点以及一第四节点，并用以基于该第三节点或该第四节点上的一电压位准或一第二电压导通，其中该第二电压不同于该第一电压；以及
一输入电路，耦接该第二压降电路，并用以基于一第一输入信号以及一第二输入信号协同该电位切换电路、该第一压降电路以及该第二压降电路调整该第一节点的一第一电压位准以及该第二节点的一第二电压位准。
8.根据权利要求7所述的位准移位器，其特征在于，该电位切换电路包含：
一第一开关，用以接收该第一电压，并根据该第二电压位准导通；
一第二开关，耦接于该第一开关与该第一节点之间，并用以该第一输入信号导通；
一第三开关，用以接收该第一电压，并根据该第一电压位准导通；以及
一第四开关，耦接于该第三开关与该第二节点之间，并用以该第二输入信号导通。
9.根据权利要求7所述的位准移位器，其特征在于，该第一压降电路包含：
一第一开关，耦接于该第一节点与该第三节点之间，并用以根据该第一电压导通；以及
一第二开关，耦接于该第二节点与该第四节点之间，并用以根据该第一电压导通。
10.一种位准移位方法，其特征在于，包含：
经由一输入电路接收一第一输入信号以及一第二输入信号；
经由一电位切换电路响应于该第一输入信号与该第二输入信号调整一第一节点的一第一电压位准以及一第二节点的一第二电压位准；以及
经由一压降电路追踪耦接至该第一节点的一第三节点的一电压位准，以根据该第三节点的该电压位准导通，其中该压降电路耦接于该输入电路与该电位切换电路之间。
CN201710197012.1A 2017-03-29 2017-03-29 位准移位器与位准移位方法 Active CN108667450B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710197012.1A CN108667450B (zh) 2017-03-29 2017-03-29 位准移位器与位准移位方法
TW106112966A TWI634746B (zh) 2017-03-29 2017-04-18 位準移位器與位準移位方法
US15/700,033 US10291230B2 (en) 2017-03-29 2017-09-08 Level shifter and level shifting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710197012.1A CN108667450B (zh) 2017-03-29 2017-03-29 位准移位器与位准移位方法

Publications (2)

Publication Number Publication Date
CN108667450A true CN108667450A (zh) 2018-10-16
CN108667450B CN108667450B (zh) 2022-08-09

Family

ID=63671143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710197012.1A Active CN108667450B (zh) 2017-03-29 2017-03-29 位准移位器与位准移位方法

Country Status (3)

Country Link
US (1) US10291230B2 (zh)
CN (1) CN108667450B (zh)
TW (1) TWI634746B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608618B1 (en) * 2018-06-28 2020-03-31 Xilinx, Inc. Method and apparatus for wide range voltage translation
US10911047B1 (en) * 2020-01-15 2021-02-02 Qualcomm Incorporated Level shifter with auto voltage-bias reliability protection
CN112019208B (zh) * 2020-09-08 2024-01-26 武汉金汤信安科技有限公司 一种跨电源域电路及信号处理方法
KR20220088129A (ko) * 2020-12-18 2022-06-27 주식회사 엘엑스세미콘 더미회로를 포함하는 레벨시프터 및 그 제조방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1558554A (zh) * 2004-02-04 2004-12-29 威盛电子股份有限公司 电压移转电路
CN1630194A (zh) * 2003-12-18 2005-06-22 松下电器产业株式会社 电平转换电路
CN1655453A (zh) * 2000-03-14 2005-08-17 株式会社半导体能源研究所 电平移动器
US20060033549A1 (en) * 2004-08-10 2006-02-16 Chao-Sheng Huang Level shifter
US20080024188A1 (en) * 2006-07-28 2008-01-31 Chou Richard K Junction field effect transistor level shifting circuit
CN101335518A (zh) * 2007-06-29 2008-12-31 株式会社瑞萨科技 半导体装置
EP2132873A2 (en) * 2007-03-31 2009-12-16 Sandisk 3D LLC Level shifter circuit incorporating transistor snap-back protection
CN103259521A (zh) * 2012-02-21 2013-08-21 创意电子股份有限公司 具有低输入电压转宽范围高输出电压的高速电平切换器
US20150180473A1 (en) * 2013-12-20 2015-06-25 Cirrus Logic, Inc. Transistor devices operating with switching voltages higher than a nominal voltage of the transistor
US20160211847A1 (en) * 2014-07-30 2016-07-21 Arm Limited Level Shifter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642769B1 (en) * 2002-07-23 2003-11-04 Faraday Technology Corporation High speed voltage level shifter with a low input voltage
US6873186B2 (en) * 2003-07-11 2005-03-29 Matsushita Electric Industrial Co., Ltd. Level shift circuit
TWI395404B (zh) * 2007-02-26 2013-05-01 Via Tech Inc 電壓位準轉換電路
US7696805B2 (en) * 2007-03-31 2010-04-13 Sandisk 3D Llc Level shifter circuit incorporating transistor snap-back protection
TWI376097B (en) * 2008-09-18 2012-11-01 Ili Technology Corp Level shift circuit
US8258848B2 (en) * 2010-09-07 2012-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter
KR101848042B1 (ko) * 2011-04-22 2018-04-11 삼성전자주식회사 클록 게이티드 회로 및 그것을 포함하는 디지털 시스템
US8643425B2 (en) * 2011-09-19 2014-02-04 Freescale Semiconductor, Inc. Level shifter circuit
US9859894B1 (en) * 2017-01-26 2018-01-02 Elite Semiconductor Memory Technology Inc. Level shifting circuit and integrated circuit

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655453A (zh) * 2000-03-14 2005-08-17 株式会社半导体能源研究所 电平移动器
CN1630194A (zh) * 2003-12-18 2005-06-22 松下电器产业株式会社 电平转换电路
CN1558554A (zh) * 2004-02-04 2004-12-29 威盛电子股份有限公司 电压移转电路
US20060033549A1 (en) * 2004-08-10 2006-02-16 Chao-Sheng Huang Level shifter
US20080024188A1 (en) * 2006-07-28 2008-01-31 Chou Richard K Junction field effect transistor level shifting circuit
EP2132873A2 (en) * 2007-03-31 2009-12-16 Sandisk 3D LLC Level shifter circuit incorporating transistor snap-back protection
CN101335518A (zh) * 2007-06-29 2008-12-31 株式会社瑞萨科技 半导体装置
CN103259521A (zh) * 2012-02-21 2013-08-21 创意电子股份有限公司 具有低输入电压转宽范围高输出电压的高速电平切换器
US20150180473A1 (en) * 2013-12-20 2015-06-25 Cirrus Logic, Inc. Transistor devices operating with switching voltages higher than a nominal voltage of the transistor
US20160211847A1 (en) * 2014-07-30 2016-07-21 Arm Limited Level Shifter

Also Published As

Publication number Publication date
TWI634746B (zh) 2018-09-01
US20180287615A1 (en) 2018-10-04
CN108667450B (zh) 2022-08-09
US10291230B2 (en) 2019-05-14
TW201838333A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
CN108667450A (zh) 位准移位器与位准移位方法
CN101107779B (zh) 具有利用反制程相依电流参考的转换率控制的输出缓冲器
CN103312133B (zh) 具电压箝位功能的栅极驱动电路
US20130214749A1 (en) Dc converter
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
TWI812147B (zh) 低壓差穩壓器電路、輸入/輸出裝置以及操作低壓差穩壓器的方法
US11474546B2 (en) Method of operating a low dropout regulator by selectively removing and replacing a DC bias from a power transistor within the low dropout regulator
CN102857206B (zh) 接收电路
CN103853225B (zh) 控制半导体电路中功率的***及方法
CN202652167U (zh) 开关电路
US20100164592A1 (en) Level shift circuit
CN105790566A (zh) 具有电源管理芯片的电源的辅助电路
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
WO2010027452A2 (en) Power supply insensitive voltage level translator
US20140021999A1 (en) Level shifting circuitry
CN206224281U (zh) 交流24v开关具有电流隔离型的ssr控制器
CN106921379A (zh) 输入电路
CN211830730U (zh) 一种用于反激式电源的达林顿驱动电路以及芯片
US7679419B2 (en) Level shifter device with write assistance and method thereof
CN209572001U (zh) 一种信号传输管的驱动电路和电平转换电路
CN103578525B (zh) 用于限流地给节点再充电的电路
CN107070446A (zh) 电平转换器件、半导体器件及其操作方法
KR20220021638A (ko) 고속 레벨 시프터
CN106921373A (zh) 驱动电路
CN108736878B (zh) 电压电平移位器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant