CN108666419B - 一种基于GeTe的互补型阻变存储器及其制备方法 - Google Patents
一种基于GeTe的互补型阻变存储器及其制备方法 Download PDFInfo
- Publication number
- CN108666419B CN108666419B CN201810458251.2A CN201810458251A CN108666419B CN 108666419 B CN108666419 B CN 108666419B CN 201810458251 A CN201810458251 A CN 201810458251A CN 108666419 B CN108666419 B CN 108666419B
- Authority
- CN
- China
- Prior art keywords
- conductive electrode
- gete
- dielectric layer
- film dielectric
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910005900 GeTe Inorganic materials 0.000 title claims abstract description 99
- 230000000295 complement effect Effects 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000015654 memory Effects 0.000 claims abstract description 23
- 238000001755 magnetron sputter deposition Methods 0.000 claims abstract description 17
- 239000010408 film Substances 0.000 claims abstract description 15
- 230000008859 change Effects 0.000 claims abstract description 4
- 230000006870 function Effects 0.000 claims abstract description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 30
- 238000004544 sputter deposition Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 22
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 16
- 229910052786 argon Inorganic materials 0.000 claims description 15
- 239000012495 reaction gas Substances 0.000 claims description 15
- 238000005477 sputtering target Methods 0.000 claims description 15
- 239000013077 target material Substances 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 7
- 230000005284 excitation Effects 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 8
- 239000012776 electronic material Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000009286 beneficial effect Effects 0.000 description 6
- 230000001066 destructive effect Effects 0.000 description 5
- 238000005265 energy consumption Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于GeTe的互补型阻变存储器及其制备方法,涉及新型微纳电子材料及功能器件领域。本发明的互补型阻变存储器包括底层导电电极;设于底层导电电极上表面的GeTe薄膜介质层;设于GeTe薄膜介质层上表面的顶层导电电极,其中,所述底层导电电极,GeTe薄膜介质层,顶层导电电极都是通过磁控溅射的方法制备得到的。本发明通过电激励和限制电流使GeTe薄膜介质层发生阻态切换实现互补型阻变功能。本发明提出的存储器有效解决了阻变存储器十字交叉阵列中的电流串扰问题,具有制备方法简单、成本低廉、性能稳定、可微缩性好等特点,在开发高存储密度、低功耗、纳米尺寸非易失性存储器方面非常具有发展潜力和应用价值。
Description
技术领域
本发明涉及新型微纳电子材料及功能器件领域,具体涉及一种基于GeTe的互补型阻变存储器及其制备方法。
背景技术
传统闪存技术在持续微缩到20nm以下技术节点后将面临一系列技术限制和理论极限,已难满足超高密度的存储要求,因此开发新型存储技术有相当重要的意义和价值。当前,基于电致阻变效应开发的阻变存储器件因结构简单、响应速度快、操作功耗低、易于集成和非易失性等特点,已成为下一代非挥发存储技术的有力竞争者,具有广阔的应用前景。
阻变存储器件小型化和实现超高密度集成的主要途径是利用器件简单的“三明治”结构,通过十字交叉阵列(Crossbar Array)的方式,构建3D叠层架构,这样每个存储单元将缩小至4F2/n的尺寸(F为制造工艺的特征尺寸,n为十字交叉阵列的层数)。然而,十字交叉阵列中因寄生漏电路径存在普遍的相邻存储单元的串扰问题(Crosstalk Problem),给阻变存储器件高密度集成应用带来严重的障碍。如何在实际应用中解决器件十字交叉阵列的串扰,对未来阻变存储器的发展和应用至关重要。传统的解决办法是将存储元件和一个选择性器件如选通管、二极管或者晶体管等进行串联来进行整流,但是这种方法所面临的最大瓶颈就在于整流期间允许的电流密度有限,尤其是当整流器件的尺寸减小到10nm量级的时候这一问题更加突出,而且这种方式无疑将增加器件制作工艺的复杂性和成本。为了解决十字交叉阵列的串扰问题同时保持高密度存储特性,诞生了一种全新的阻变存储器结构—互补型阻变存储器(Complementary Resistive Switching Memory,CRS)。互补型阻变存储器的基本原理是将两个存储元件逆向串联在阵列的交叉点中,设置其中一个元件为低组态而另一个为高阻态,通过交替变换实现“0”和“1”的状态,这样,器件在低偏压时均为高阻态,将在无选择性元件的情况下有效解决十字交叉阵列的串扰问题。
发明内容
本发明的目的在于针对现有阻变存储器技术的不足,提供一种基于GeTe的互补型阻变存储器及其制备方法,解决阻变器件十字交叉串扰问题。
为了实现本发明上述第一个目的,本发明采用如下技术方案:
一种基于GeTe的互补型阻变存储器,所述存储器包括底层导电电极;设于底层导电电极上表面的GeTe薄膜介质层;设于GeTe薄膜介质层上表面的顶层导电电极。
进一步地,所述底层导电电极由FTO、ITO、ZTO、TaN、或TiN制成。
更进一步地,所述底层导电电极厚度为50~500nm,形状为圆形或者矩形,直径或边长为10nm~100μm。
进一步地,所述GeTe薄膜介质层厚度为5~200nm。
更进一步地,所述GeTe薄膜介质层形状为圆形或者矩形,直径或边长为10nm~100μm。
进一步地,所述顶层导电电极由Pt、Au、Pd、Al、Cu、或Ag制成。
更进一步地,所述顶层导电电极厚度为50~500nm,形状为圆形或者矩形,直径或边长为10nm~100μm。
本发明的另一目的在于提供上述所述的基于GeTe的互补型阻变存储器的制备方法,所述方法包括以下步骤:
在基底上制备所述底层导电电极;在底层导电电极上表面制备GeTe薄膜介质层;在GeTe薄膜介质层上表面镀上顶层导电电极。
进一步地,采用磁控溅射的方法在底层导电电极FTO、ITO、ZTO、TaN、或TiN上表面制备GeTe薄膜介质层,溅射靶材为GeTe靶,采用射频溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,射频溅射功率为120W。
进一步地,采用磁控溅射的方法在GeTe薄膜介质层上表面制备Pt、Au、Pd、Al、Cu、或Ag顶层导电电极,溅射靶材为Pt、Au、Pd、Al、Cu、或Ag靶,采用直流溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,直流溅射功率为100W。
与现有技术相比,本发明的有益效果在于:
(1)本发明提出的一种基于GeTe的互补型阻变存储器元件具有非常简单的“金属/介质/金属”的“三明治”结构,而传统的互补型阻变存储器元件通常采用两个“金属/介质/金属”结构的存储单元反向串联或者采用具有双层或多层介质层的结构。很明显的,本发明大大简化了互补型阻变存储器件的结构。
(2)本发明通过电激励和限制电流使GeTe薄膜介质层发生阻态切换实现互补型阻变功能,且本发明的基于GeTe的互补型阻变存储器元件不需要引入晶体管、二极管或选通管等外加选择元件就能有效解决十字交叉阵列存储器件的电流串扰问题,有利于提高器件的存储密度,也简化了器件制备的步骤和降低了器件制备的成本。
(3)本发明提出的一种基于GeTe的互补型阻变存储器元件采用传统的磁控溅射法制备,其制备过程容易控制,制备工艺简单,制备成本较低,与传统CMOS工艺具有高度的兼容性,易于高密度集成,且制得的存储器性能稳定、可微缩性好。
(4)本发明提出的一种基于GeTe的互补型阻变存储器元件以GeTe材料为存储介质,材料丰富易得,无需高温热处理,节能环保,在器件微缩化和推进十字交叉阵列阻变存储器的实际应用方面具有非常重要的意义。
附图说明
图1是本发明所述的互补型阻变存储器的剖面图;
图2是本发明实施例1所述的互补型阻变存储器的电流-电压特性图;
图1图示:1-Pt电极;2-GeTe薄膜介质层;3-TiN电极。
具体实施方式
下面通过具体的实施例和附图对本发明的技术方案做进一步详细地说明。以下实施例仅是本发明较佳的实施例,并非是对本发明做其他形式的限定,任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更为同等变化的等效实施例。凡是未脱离本发明方案内容,依据本发明的技术实质对以下实施例所做的任何简单修改或等同变化,均落在本发明的保护范围内。
本发明的基于GeTe的互补型阻变存储器,所述存储器包括底层导电电极;设于底层导电电极上表面的GeTe薄膜介质层;设于GeTe薄膜介质层上表面的顶层导电电极。
所述底层导电电极由FTO、ITO、ZTO、TaN、或TiN制成,优选TiN,所述底层导电电极厚度为50~500nm,优选为200nm;形状为圆形或者矩形,直径或边长为10nm~100μm,形状优选矩形,直径或边长优选为0.4μm~4.0μm。
所述GeTe薄膜介质层厚度为5~200nm,优选为20nm,形状为圆形或者矩形,优选矩形,直径或边长为10nm~100μm,优选为0.4μm~4.0μm。
所述顶层导电电极由Pt、Au、Pd、Al、Cu、或Ag制成,优选Pt,厚度为50~500nm,优选250nm,形状为圆形或者矩形,优选矩形,直径或边长为10nm~100μm,优选为0.4μm~4.0μm。
本发明的互补型阻变存储器通过电激励和限制电流使GeTe薄膜介质层发生阻态切换实现互补型阻变功能。所述存储器有效解决了阻变存储器十字交叉阵列中的电流串扰问题,具有制备方法简单、成本低廉、性能稳定、可微缩性好等特点,在开发高存储密度、低功耗、纳米尺寸非易失性存储器方面非常具有发展潜力和应用价值。
实施例1
如图1所示,本实施例的一种基于GeTe的互补型阻变存储器,所述存储器包括底层导电电极3;设于底层导电电极上表面的GeTe薄膜介质层2;设于GeTe薄膜介质层上表面的顶层导电电极1;
所述底层导电电极3由TiN制成,厚度为200nm,形状为矩形,边长为0.4μm;
所述GeTe薄膜介质层2厚度为20nm,形状为矩形,边长为0.4μm;
所述顶层导电电极1由Pt制成,厚度为250nm,形状矩形,边长为0.4μm。
上述所述的基于GeTe的互补型阻变存储器的制备方法,包括以下步骤:
在基底上制备所述底层导电电极;在底层导电电极上表面制备GeTe薄膜介质层;在GeTe薄膜介质层上表面镀上顶层导电电极。
上述方法具体采用磁控溅射的方法在底层导电电极TiN上表面制备GeTe薄膜介质层,溅射靶材为GeTe靶,采用射频溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,射频溅射功率为120W。
上述方法具体采用磁控溅射的方法在GeTe薄膜介质层上表面制备Pt顶层导电电极,溅射靶材为Pt靶,采用直流溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,直流溅射功率为100W。
本实施例上述制备的互补型阻变存储器电流-电压特性图如图2所示,由图2可知,该互补型阻变存储器的存储特性在合适的电压范围内(Vth3,Vth1)具有两个极性相反的高阻态,HRS+和HRS-分别代表两个极性相反的正向和负向的高阻态。其中,负高阻态HRS-在(Vth4,Vth1)的偏压范围内保持,当施加大于Vth1且小于Vth2的正偏压后,负高阻态HRS-变为低阻态LRS。正高阻态HRS+在(Vth3,Vth2)的偏压范围内保持,当施加大于Vth4且小于Vth3的负偏压后,正高阻态HRS+变为低阻态LRS。因此,可定义在(Vth4,Vth1)稳定的负高阻态HRS-为器件的“1”状态,而在(Vth3,Vth2)内稳定正高阻态HRS+为器件的“0”状态。“0”和“1”状态可以通过施加一个(Vth1,Vth2)之间的偏压来识别。由图2还可知,当施加一个(Vth1,Vth2)之间的偏压时,此时“0”代表的正高阻态HRS+仍保持高阻态,而“1”代表的负高阻态HRS-则变为低阻态LRS,即“1”的读取具有破坏性,需要施加一个不超过Vth4的负偏压,使其恢复到“1”代表的负高阻态HRS-。该互补型阻变存储器的“0”和“1”状态都以高阻态形式存储,无需外加选择元件就可以消除十字交叉阵列中的电流串扰问题,有利于超高密度、低能耗存储器的开发。
实施例2
本实施例的一种基于GeTe的互补型阻变存储器,包括底层导电电极;设于底层导电电极上表面的GeTe薄膜介质层;设于GeTe薄膜介质层上表面的顶层导电电极。
所述底层导电电极由TiN制成,厚度为200nm,形状为矩形,边长为0.6μm。
所述GeTe薄膜介质层厚度为20nm,形状为矩形,边长为0.6μm。
所述顶层导电电极由Pt制成,厚度为250nm,形状矩形,边长为0.6μm。
本实施例上述所述的基于GeTe的互补型阻变存储器的制备方法,包括以下步骤:在基底上制备所述底层导电电极;在底层导电电极上表面制备GeTe薄膜介质层;在GeTe薄膜介质层上表面镀上顶层导电电极。
上述方法具体采用磁控溅射的方法在底层导电电极TiN上表面制备GeTe薄膜介质层,溅射靶材为GeTe靶,采用射频溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,射频溅射功率为120W。
上述方法具体采用磁控溅射的方法在GeTe薄膜介质层上表面制备Pt顶层导电电极,溅射靶材为Pt靶,采用直流溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,直流溅射功率为100W。
本实施例的互补型阻变存储器的电流-电压特性图与图1基本相同,由本实施例的电流-电压特性图可知,该互补型阻变存储器的存储特性在合适的电压范围内(Vth3,Vth1)具有两个极性相反的高阻态,HRS+和HRS-分别代表两个极性相反的正向和负向的高阻态。其中,负高阻态HRS-在(Vth4,Vth1)的偏压范围内保持,当施加大于Vth1且小于Vth2的正偏压后,负高阻态HRS-变为低阻态LRS。正高阻态HRS+在(Vth3,Vth2)的偏压范围内保持,当施加大于Vth4且小于Vth3的负偏压后,正高阻态HRS+变为低阻态LRS。因此,可定义在(Vth4,Vth1)稳定的负高阻态HRS-为器件的“1”状态,而在(Vth3,Vth2)内稳定正高阻态HRS+为器件的“0”状态。“0”和“1”状态可以通过施加一个(Vth1,Vth2)之间的偏压来识别。由本实施例的电流-电压特性图还可知,当施加一个(Vth1,Vth2)之间的偏压时,此时“0”代表的正高阻态HRS+仍保持高阻态,而“1”代表的负高阻态HRS-则变为低阻态LRS,即“1”的读取具有破坏性,需要施加一个不超过Vth4的负偏压,使其恢复到“1”代表的负高阻态HRS-。该互补型阻变存储器的“0”和“1”状态都以高阻态形式存储,无需外加选择元件就可以消除十字交叉阵列中的电流串扰问题,有利于超高密度、低能耗存储器的开发。
实施例3
本实施例的一种基于GeTe的互补型阻变存储器,所述存储器包括底层导电电极;设于底层导电电极上表面的GeTe薄膜介质层;设于GeTe薄膜介质层上表面的顶层导电电极。
所述底层导电电极由TiN制成,厚度为200nm,形状为矩形,边长为0.8μm。
所述GeTe薄膜介质层厚度为20nm,形状为矩形,边长为0.8μm。
所述顶层导电电极由Pt制成,厚度为250nm,形状矩形,边长为0.8μm。
上述所述的基于GeTe的互补型阻变存储器的制备方法,包括以下步骤:
在基底上制备所述底层导电电极;在底层导电电极上表面制备GeTe薄膜介质层;在GeTe薄膜介质层上表面镀上顶层导电电极。
上述方法具体采用磁控溅射的方法在底层导电电极TiN上表面制备GeTe薄膜介质层,溅射靶材为GeTe靶,采用射频溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,射频溅射功率为120W。
上述方法具体采用磁控溅射的方法在GeTe薄膜介质层上表面制备Pt顶层导电电极,溅射靶材为Pt靶,采用直流溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,直流溅射功率为100W。
本实施例的互补型阻变存储器的电流-电压特性图与图1也基本相同,由本实施例的电流-电压特性图可知,该互补型阻变存储器的存储特性在合适的电压范围内(Vth3,Vth1)具有两个极性相反的高阻态,HRS+和HRS-分别代表两个极性相反的正向和负向的高阻态。其中,负高阻态HRS-在(Vth4,Vth1)的偏压范围内保持,当施加大于Vth1且小于Vth2的正偏压后,负高阻态HRS-变为低阻态LRS。正高阻态HRS+在(Vth3,Vth2)的偏压范围内保持,当施加大于Vth4且小于Vth3的负偏压后,正高阻态HRS+变为低阻态LRS。因此,可定义在(Vth4,Vth1)稳定的负高阻态HRS-为器件的“1”状态,而在(Vth3,Vth2)内稳定正高阻态HRS+为器件的“0”状态。“0”和“1”状态可以通过施加一个(Vth1,Vth2)之间的偏压来识别。由本实施例的电流-电压特性图还可知,当施加一个(Vth1,Vth2)之间的偏压时,此时“0”代表的正高阻态HRS+仍保持高阻态,而“1”代表的负高阻态HRS-则变为低阻态LRS,即“1”的读取具有破坏性,需要施加一个不超过Vth4的负偏压,使其恢复到“1”代表的负高阻态HRS-。该互补型阻变存储器的“0”和“1”状态都以高阻态形式存储,无需外加选择元件就可以消除十字交叉阵列中的电流串扰问题,有利于超高密度、低能耗存储器的开发。
实施例4
本实施例的一种基于GeTe的互补型阻变存储器,所述储器包括底层导电电极;设于底层导电电极上表面的GeTe薄膜介质层;设于GeTe薄膜介质层上表面的顶层导电电极。
所述底层导电电极由TiN制成,厚度为200nm,形状为矩形,边长为1.0μm。
所述GeTe薄膜介质层厚度为20nm,形状为矩形,边长为1.0μm。
所述顶层导电电极由Pt制成,厚度为250nm,形状矩形,边长为1.0μm。
上述所述的基于GeTe的互补型阻变存储器的制备方法,包括以下步骤:
在基底上制备所述底层导电电极;在底层导电电极上表面制备GeTe薄膜介质层;在GeTe薄膜介质层上表面镀上顶层导电电极。
上述方法具体采用磁控溅射的方法在底层导电电极TiN上表面制备GeTe薄膜介质层,溅射靶材为GeTe靶,采用射频溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,射频溅射功率为120W。
上述方法具体采用磁控溅射的方法在GeTe薄膜介质层上表面制备Pt顶层导电电极,溅射靶材为Pt靶,采用直流溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,直流溅射功率为100W。
本实施例的互补型阻变存储器的电流-电压特性图与图1也基本相同,由本实施例的电流-电压特性图可知,该互补型阻变存储器的存储特性在合适的电压范围内(Vth3,Vth1)具有两个极性相反的高阻态,HRS+和HRS-分别代表两个极性相反的正向和负向的高阻态。其中,负高阻态HRS-在(Vth4,Vth1)的偏压范围内保持,当施加大于Vth1且小于Vth2的正偏压后,负高阻态HRS-变为低阻态LRS。正高阻态HRS+在(Vth3,Vth2)的偏压范围内保持,当施加大于Vth4且小于Vth3的负偏压后,正高阻态HRS+变为低阻态LRS。因此,可定义在(Vth4,Vth1)稳定的负高阻态HRS-为器件的“1”状态,而在(Vth3,Vth2)内稳定正高阻态HRS+为器件的“0”状态。“0”和“1”状态可以通过施加一个(Vth1,Vth2)之间的偏压来识别。由本实施例的电流-电压特性图还可知,当施加一个(Vth1,Vth2)之间的偏压时,此时“0”代表的正高阻态HRS+仍保持高阻态,而“1”代表的负高阻态HRS-则变为低阻态LRS,即“1”的读取具有破坏性,需要施加一个不超过Vth4的负偏压,使其恢复到“1”代表的负高阻态HRS-。该互补型阻变存储器的“0”和“1”状态都以高阻态形式存储,无需外加选择元件就可以消除十字交叉阵列中的电流串扰问题,有利于超高密度、低能耗存储器的开发。
实施例5
本实施例的一种基于GeTe的互补型阻变存储器,所述存储器包括底层导电电极;设于底层导电电极上表面的GeTe薄膜介质层;设于GeTe薄膜介质层上表面的顶层导电电极。
所述底层导电电极由TiN制成,厚度为200nm,形状为矩形,边长为4.0μm。
所述GeTe薄膜介质层厚度为20nm,形状为矩形,边长为4.0μm。
所述顶层导电电极由Pt制成,厚度为250nm,形状矩形,边长为4.0μm。
上述所述的基于GeTe的互补型阻变存储器的制备方法,包括以下步骤:
在基底上制备所述底层导电电极;在底层导电电极上表面制备GeTe薄膜介质层;在GeTe薄膜介质层上表面镀上顶层导电电极。
上述方法具体采用磁控溅射的方法在底层导电电极TiN上表面制备GeTe薄膜介质层,溅射靶材为GeTe靶,采用射频溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,射频溅射功率为120W。
上述方法具体采用磁控溅射的方法在GeTe薄膜介质层上表面制备Pt顶层导电电极,溅射靶材为Pt靶,采用直流溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,直流溅射功率为100W。
本实施例的互补型阻变存储器的电流-电压特性图与图1也基本相同,由本实施例的电流-电压特性图可知,该互补型阻变存储器的存储特性在合适的电压范围内(Vth3,Vth1)具有两个极性相反的高阻态,HRS+和HRS-分别代表两个极性相反的正向和负向的高阻态。其中,负高阻态HRS-在(Vth4,Vth1)的偏压范围内保持,当施加大于Vth1且小于Vth2的正偏压后,负高阻态HRS-变为低阻态LRS。正高阻态HRS+在(Vth3,Vth2)的偏压范围内保持,当施加大于Vth4且小于Vth3的负偏压后,正高阻态HRS+变为低阻态LRS。因此,可定义在(Vth4,Vth1)稳定的负高阻态HRS-为器件的“1”状态,而在(Vth3,Vth2)内稳定正高阻态HRS+为器件的“0”状态。“0”和“1”状态可以通过施加一个(Vth1,Vth2)之间的偏压来识别。由本实施例的电流-电压特性图还可知,当施加一个(Vth1,Vth2)之间的偏压时,此时“0”代表的正高阻态HRS+仍保持高阻态,而“1”代表的负高阻态HRS-则变为低阻态LRS,即“1”的读取具有破坏性,需要施加一个不超过Vth4的负偏压,使其恢复到“1”代表的负高阻态HRS-。该互补型阻变存储器的“0”和“1”状态都以高阻态形式存储,无需外加选择元件就可以消除十字交叉阵列中的电流串扰问题,有利于超高密度、低能耗存储器的开发。
Claims (5)
1.一种基于GeTe的互补型阻变存储器,其特征在于:所述存储器包括底层导电电极;设于底层导电电极上表面的GeTe薄膜介质层;设于GeTe薄膜介质层上表面的顶层导电电极;所述底层导电电极厚度为50~500 nm,所述GeTe薄膜介质层厚度为5~200 nm,所述顶层导电电极厚度为50~500 nm;所述顶层导电电极由Pt制成;通过电激励和限制电流使GeTe薄膜介质层发生阻态切换实现互补型阻变功能;其制备工艺包括:采用磁控溅射的方法在底层导电电极上表面制备GeTe薄膜介质层,溅射靶材为GeTe靶,采用射频溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,射频溅射功率为120W;其中:所述底层导电电极由FTO、ITO、ZTO、TaN或TiN制成。
2.根据权利要求1所述的基于GeTe的互补型阻变存储器,其特征在于:所述底层导电电极形状为圆形或者矩形,直径或边长为10 nm~100μm。
3.根据权利要求1所述的基于GeTe的互补型阻变存储器,其特征在于:所述GeTe薄膜介质层形状为圆形或者矩形,直径或边长为10 nm~100μm。
4.根据权利要求1所述的基于GeTe的互补型阻变存储器,其特征在于:所述顶层导电电极形状为圆形或者矩形,直径或边长为10 nm~100μm。
5.一种权利要求1~4任一项所述的基于GeTe的互补型阻变存储器的制备方法,其特征在于:所述方法包括以下步骤:
在基底上制备所述底层导电电极;在底层导电电极上表面制备GeTe薄膜介质层;在GeTe薄膜介质层上表面镀上顶层导电电极;其中具体包括:
采用磁控溅射的方法在底层导电电极FTO、ITO、ZTO、TaN或TiN上表面制备GeTe薄膜介质层,溅射靶材为GeTe靶,采用射频溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,射频溅射功率为120W;
采用磁控溅射的方法在GeTe薄膜介质层上表面制备Pt顶层导电电极,溅射靶材为Pt靶,采用直流溅射,衬底温度为300K,反应气体为氩气,控制真空室内的气压为4Torr,直流溅射功率为100W。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810458251.2A CN108666419B (zh) | 2018-05-14 | 2018-05-14 | 一种基于GeTe的互补型阻变存储器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810458251.2A CN108666419B (zh) | 2018-05-14 | 2018-05-14 | 一种基于GeTe的互补型阻变存储器及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108666419A CN108666419A (zh) | 2018-10-16 |
CN108666419B true CN108666419B (zh) | 2020-04-03 |
Family
ID=63779356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810458251.2A Active CN108666419B (zh) | 2018-05-14 | 2018-05-14 | 一种基于GeTe的互补型阻变存储器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108666419B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022040859A1 (zh) * | 2020-08-24 | 2022-03-03 | 中国科学院微电子研究所 | 互补型存储单元及其制备方法、互补型存储器 |
CN112420922B (zh) * | 2020-11-20 | 2023-12-19 | 湖北大学 | 一种基于钛银合金的低功耗cbram器件及其制备方法和应用 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102945923A (zh) * | 2012-10-26 | 2013-02-27 | 清华大学 | 互补型阻变存储器及制备方法 |
CN107240642A (zh) * | 2017-06-23 | 2017-10-10 | 河南工程学院 | 一种互补型阻变存储器及其制备方法 |
CN107732010B (zh) * | 2017-09-29 | 2020-07-10 | 华中科技大学 | 一种选通管器件及其制备方法 |
CN208078024U (zh) * | 2018-05-14 | 2018-11-09 | 湖北大学 | 一种基于GeTe的互补型阻变存储器 |
-
2018
- 2018-05-14 CN CN201810458251.2A patent/CN108666419B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108666419A (zh) | 2018-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8043926B2 (en) | Nonvolatile memory devices including oxygen-deficient metal oxide layers and methods of manufacturing the same | |
US7151029B2 (en) | Memory device and method of making the same | |
US8513639B2 (en) | Resistive-switching memory and fabrication method thereof | |
WO2021003904A1 (zh) | 一种相变存储器及其制作方法 | |
CN109638153A (zh) | 一种选通管材料、选通管器件及其制备方法 | |
TW201113897A (en) | Cross point memory array devices | |
WO2014121618A1 (zh) | 一种高可靠性非挥发存储器及其制备方法 | |
US20090086527A1 (en) | Non-volatile memory device having threshold switching resistor, memory array including the non-volatile memory device and methods of manufacturing the same | |
Lohn et al. | A CMOS compatible, forming free TaOx ReRAM | |
CN108666419B (zh) | 一种基于GeTe的互补型阻变存储器及其制备方法 | |
CN104465989A (zh) | 三端原子开关器件及其制备方法 | |
CN101615655B (zh) | 导电氧化物过渡层及含该过渡层的相变存储器单元 | |
WO2016101246A1 (zh) | 一种自选通阻变存储器单元及其制备方法 | |
CN111029362B (zh) | 一种高密度的相变存储器三维集成电路结构的制备方法 | |
CN113078262B (zh) | 一种具有类超晶格材料功能层的忆阻器及其制备方法 | |
CN108400238B (zh) | 一种基于GeTe的双功能器件及其制备方法 | |
KR20110065263A (ko) | 저항성 메모리의 가변저항층 제조 방법 | |
CN102931347A (zh) | 一种阻变存储器及其制备方法 | |
CN101101960A (zh) | 一种可降低复位操作电流的电阻存储器 | |
CN208078024U (zh) | 一种基于GeTe的互补型阻变存储器 | |
CN105140392B (zh) | 具有反常阻变特性的碳基材料阻变存储单元及其制备方法 | |
CN100553005C (zh) | 降低相变存储器器件单元功耗的加热层及器件的制作方法 | |
US10297748B2 (en) | Three-terminal atomic switching device and method of manufacturing the same | |
CN110752293A (zh) | 一种双向阈值开关选择器件及其制备方法 | |
CN208078025U (zh) | 一种基于GeTe的双功能器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |