CN108664068A - 一种应用于低电源电压的分数式带隙基准电路 - Google Patents
一种应用于低电源电压的分数式带隙基准电路 Download PDFInfo
- Publication number
- CN108664068A CN108664068A CN201810465365.XA CN201810465365A CN108664068A CN 108664068 A CN108664068 A CN 108664068A CN 201810465365 A CN201810465365 A CN 201810465365A CN 108664068 A CN108664068 A CN 108664068A
- Authority
- CN
- China
- Prior art keywords
- voltage
- current
- circuit
- ctat
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明适用于集成电路领域,基于BCD工艺,提出了一种用于低电源电压的分数式带隙基准电路。该带隙基准电路主要结构为:PTAT与CTAT产生结构、带隙基准输出结构、偏置及电流源结构和用于钳位的运算放大器。带隙基准输出所在的支路中,节点1源入一个PTAT电流源,节点2沉出一个CTAT电流沉,并且PTAT电流源与CTAT电流沉的值大小相等,在节点1和节点2之间串接一个电阻。存在一个分压电路将CTAT电压分压并接入节点2,所以最后输出的参考电压是标准带隙基准电压(硅工艺下1.205V)的1/N(其中N为正整数)。由于该带隙基准电路可用于电源电压低于1V的电路中,所以,电路中的每个支路从电源电压到电源地串联的晶体管个数及其工作状态要认真考虑。
Description
技术领域
本发明主要应用于集成电路领域,为电路提供参考电压,特别是参考电压小于标准带隙基准电压下的应用电路。输入的电源电压可低至1V。
技术背景
带隙基准电路是集成电路中最为常见的电路结构,对于硅基带隙基准电路而言为1.205V左右。在这种情况下,输入的电源电压都会大于1.8V。这种电路结构对于低电源电压的应用来说,怎么样正常工作是一个极大的挑战。
在低电源电压电路来说,一种低于带隙基准电压的参考电压将会是非常实用的。它可以产生是标准硅基带隙基准电压1/N(其中N为正整数)的参考电压。举例说,在输入电源电压为1V的电路中,就可以产生一个0.6V的参考电压(其中,取N为2)。
发明内容
本发明解决了在低电源电压下,为电路提供参考电压的问题,特别是在输入电源电压低至1V以下的电路中。
本电路主要包括核心参考电压产生电路和应用于其中的钳位运算放大器。
其中核心参考电压产生电路主要包括PTAT电流与CTAT电压产生电路,还有电压式分压器电路对产生的CTAT电压进行分压。
钳位运算放大器采取双端输出的一级差分双极性输入晶体管运放。双端输出经过几个电流镜结构后产生单端输出。
附图说明
图1为本发明的应用于低电源电压的分数式带隙基准电压电路。
图2为应用于低电源电压的分数式带隙基准电压电路中的钳位运算放大器。
具体实施
为了使得本发明的结构特征更为的突出,结合实际的电路结构,给出具体的推理结果和相应的说明。
图1为本发明的应用于低电源电压的分数式带隙基准电压电路。其中M1、M2、Q1、Q2、R1与AMP模块一起构成与绝对温度成正比的PTAT电流产生电路。同时A点也是与绝对温度成反比的CTAT电压点。M5、M6(1)一直到M6(N-1)为分压器电路。M3、M4、M7、M8与R2一起构成参考电压输出部分。
图1的PTAT电流产生电路中,选取Q1与Q2的发射区面积比为1:n,运算放大器使得A、B两点的电压相同,这样Q1与Q2的基极-发射极电压差ΔVbe就会加在电阻R1上,产生PTAT电流流过R1。设置M1与M2的宽长比相同,使得流过Q1和Q2所在的支路电流都为PTAT电流Io。即
ΔVbe=Vbe1-Vbe2=VTIn(n)
图1的PTAT电流产生电路也是CTAT电压产生电路。A点的电压即Vbe,是晶体管的发射结电压,与绝对温度系数成反比。所以VA就是CTAT电压。
图1中,M5、M6(1)一直到M6(N-1)构成的分压器电路,我们要求所有的管子的宽长比相同,所有将构成等比列分压器。其中M6(1)到M6(N-1)都采取栅极与漏极短接的二极管连接形式。N的值取决于想要得到的参考电压是标准硅基带隙基准的N等分压。所以分压器电路电压也是CTAT电压,其中C点的CTAT电压为:
图1参考电压输出电路中,要求M3、M4的宽长比与M1、M2一样,从而完全镜像Io的PTAT电流Io1和Io2。M7和M8的宽长比也要一样,这样产生Is电流沉。Io1=Is,从而确保流过R2的电流是完全与绝对温度系数成正比的。
图2为应用于低电源电压的分数式带隙基准电压电路中的钳位运算放大器。由于是低电源电压的应用,所以与传统的差分运放结构也有一定的区别。
图2中,Q1和Q2为差分输入晶体管,M1和M2为差分运放提供偏置电流。M7与M8、M5与M6、M3与M5构成的三个电流镜结构。差分运放的双端输出经过三个电流镜后产生单端输出Vout。
图2中,M7与M8、M5与M6、M3与M5构成的三个电流镜结构可以适当的设置不同的宽长比,使得图二构成的整个运放结构的低频电压增益足够大。运放的“虚短”与“虚短”条件更为理想。
图1与图2构成本发明电路。其产生的参考电压是标准带隙基准电压的1/N(N为正整数)。结合上面的公式,具体的推理结果如下:
VREF=R2*Io1+VC
因为,
所以,
通过求导,可以确定与N的比值,使得VREF在某温度下为完全零温度系数,在全温度下有很低的温度系数关系。
所以,可以根据N适当的调整的值就可以得到其中Vbg为标准硅基带隙基准电压。
Claims (6)
1.一种运用在低电源电压的分数式带隙基准电路主要包括分数式带隙基准电路和钳位运算放大器结构;其中分数式带隙基准电路包括与绝对温度成正比的PTAT电流产生电路、与绝对温度成反比的CTAT电压产生电路、对CTAT电压进行分压的分压器电路和分数式带隙基准电压输出电路;钳位运放为一级运算放大器,采取双极性晶体管的双端输出和三个电流镜结构。
2.根据权利要求1所述,PTAT电流产生电路中,PNP双极型晶体管Q1和Q2的基极与集电极都并联在一起,Q1的发射极与电流源偏置PMOS管M1的漏端相连,Q2的发射极与要产生PTAT电流的电阻R1的一端相连,同时R1的另一端与电流源偏置PMOS管M2的漏端相连;钳位运放的正输入端口与M2的漏极相连,负输入端与M1的漏极相连,输出与M1和M2的栅极相连;PMOS电流源M1、M2的栅极相连,源极都接入电源电压点。
3.根据权利要求2所述,PTAT电流产生电路中,三极型晶体管Q1和Q2的基极-发射极电压是与绝对温度成负系数关系的CTAT电压,所以M2的漏极与R1相连的点为CTAT电压点。
4.根据权利要求1所述,分压器电压的特征在于:采取宽长比相同的MOS管进行串联分压,除了第一个的栅极与CTAT电路的CTAT电压产生节点相连外,其他的MOS的栅极都和漏极短接;具体表现为:M5的漏极与电源电压相连,栅极与M2的漏相连,源极与M6(1)的漏极相连;二极管连接的M6(1)到M6(N-1)源极和漏极都相互串联;最后一个二极管连接的M(N-1)的源极与信号地相连,漏极与权利要求1中分数式带隙基准电压输出电路的电阻R2一端相连;其中,N的取值取决于我们想要对标准带隙基准电压进行几等分压。
5.根据权利要求1所述,分数式带隙基准电压输出电路的参考电压产生电阻R2的一端需要源入PTAT电流,从而产生PTAT电压,与权利要求4中的接入CTAT电压进行相加,以合适的比例关系,使得正温度系数与负温度系数相消,产生一个低温漂的参考电压;其中的特征在于:M3和M4镜像M1、M2的PTAT电流,M3的电流Io1源入R2电阻一端,M4的电流Io2源入M8的漏端;M7同比例镜像M8的PTAT电流,从而在R2的另一端产生一个电流沉Is,从而保证Is与Io1大小一致。
6.根据权利要求1所述,低输入电源电压的运放的特征表现在:Q1、Q2为差分输入晶体管,基极接正负输入端,发射极接信号地;M1、M2为差分输入提供偏置,其中,源极都与电源电压相连,栅极都接偏置电压,漏极分别与差分输出相连;M5与M6、M7与M8构成电流镜结构,将两个差分输出电压转化为差分输出电流;M3和M4构成的电流镜镜像M8电流后,与M6做比较,转化为电压输出,即为运放的单端输出端口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810465365.XA CN108664068A (zh) | 2018-05-16 | 2018-05-16 | 一种应用于低电源电压的分数式带隙基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810465365.XA CN108664068A (zh) | 2018-05-16 | 2018-05-16 | 一种应用于低电源电压的分数式带隙基准电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108664068A true CN108664068A (zh) | 2018-10-16 |
Family
ID=63778677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810465365.XA Pending CN108664068A (zh) | 2018-05-16 | 2018-05-16 | 一种应用于低电源电压的分数式带隙基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108664068A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111240391A (zh) * | 2020-01-16 | 2020-06-05 | 唐山国芯晶源电子有限公司 | 一种低电源电压大斜率温度传感器电路 |
CN111538363A (zh) * | 2019-02-07 | 2020-08-14 | 华邦电子股份有限公司 | 基准电压产生电路、电源开启检测电路以及半导体装置 |
CN115220519A (zh) * | 2022-08-11 | 2022-10-21 | 思瑞浦微电子科技(苏州)股份有限公司 | 基于齐纳二极管的温度补偿电路及方法 |
-
2018
- 2018-05-16 CN CN201810465365.XA patent/CN108664068A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111538363A (zh) * | 2019-02-07 | 2020-08-14 | 华邦电子股份有限公司 | 基准电压产生电路、电源开启检测电路以及半导体装置 |
CN111240391A (zh) * | 2020-01-16 | 2020-06-05 | 唐山国芯晶源电子有限公司 | 一种低电源电压大斜率温度传感器电路 |
CN111240391B (zh) * | 2020-01-16 | 2021-09-07 | 唐山国芯晶源电子有限公司 | 一种低电源电压大斜率温度传感器电路 |
CN115220519A (zh) * | 2022-08-11 | 2022-10-21 | 思瑞浦微电子科技(苏州)股份有限公司 | 基于齐纳二极管的温度补偿电路及方法 |
CN115220519B (zh) * | 2022-08-11 | 2023-11-28 | 思瑞浦微电子科技(苏州)股份有限公司 | 基于齐纳二极管的温度补偿电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8159206B2 (en) | Voltage reference circuit based on 3-transistor bandgap cell | |
US8786271B2 (en) | Circuit and method for generating reference voltage and reference current | |
US11137788B2 (en) | Sub-bandgap compensated reference voltage generation circuit | |
CN102622031B (zh) | 一种低压高精度带隙基准电压源 | |
CN107390771B (zh) | 同时产生多种温度特性参考电流的带隙基准参考源电路 | |
US11036251B2 (en) | Circuit arrangement for the generation of a bandgap reference voltage | |
US20140091780A1 (en) | Reference voltage generator | |
CN103631297B (zh) | 低压输出带隙基准电路 | |
CN106055002B (zh) | 低压输出的带隙基准电路 | |
US10234889B2 (en) | Low voltage current mode bandgap circuit and method | |
CN1722043A (zh) | N阶补偿温度独立的参考电压的产生方法及装置 | |
CN106200732A (zh) | 生成输出电压的电路及低压降稳压器的输出电压的设置方法 | |
CN101630176A (zh) | 低电压cmos带隙基准电压源 | |
CN107992146B (zh) | 一种无运放带隙基准电路 | |
CN108153360A (zh) | 一种带隙基准电压源 | |
CN108664068A (zh) | 一种应用于低电源电压的分数式带隙基准电路 | |
CN105892548A (zh) | 一种具有温度补偿功能的基准电压产生电路 | |
CN107066006B (zh) | 一种新型带隙基准电路结构 | |
CN103645769A (zh) | 低压带隙基准源电路 | |
CN108469862A (zh) | 低温漂电流源基准电路 | |
CN111427406B (zh) | 带隙基准电路 | |
KR20130028682A (ko) | 기준 전압 회로 | |
CN103226371A (zh) | 具有温度曲率补偿的基准电压源 | |
JP6136480B2 (ja) | バンドギャップリファレンス回路 | |
CN203102063U (zh) | 具有温度曲率补偿的基准电压源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181016 |