CN108628545A - 数据存储装置及其操作方法 - Google Patents
数据存储装置及其操作方法 Download PDFInfo
- Publication number
- CN108628545A CN108628545A CN201711478849.XA CN201711478849A CN108628545A CN 108628545 A CN108628545 A CN 108628545A CN 201711478849 A CN201711478849 A CN 201711478849A CN 108628545 A CN108628545 A CN 108628545A
- Authority
- CN
- China
- Prior art keywords
- data
- memory area
- stored
- reading
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
- G06F2212/1036—Life time enhancement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供一种数据存储装置的操作方法,其可以包括:从存储介质的第一存储器区域读取数据;将读取的数据存储在数据缓冲器中;以及基于针对第一存储器区域的读取计数,将存储在数据缓冲器中的数据写入到存储介质的第二存储器区域。
Description
相关申请的交叉引用
本申请要求于2017年3月23日提交的申请号为10-2017-0036701的韩国申请的优先权,其通过引用整体并入本文。
技术领域
各个实施例总体涉及一种数据存储装置,并且更特别地,涉及一种包括非易失性存储器装置的数据存储装置。
背景技术
数据存储装置可以响应于写入请求来存储由外部装置提供的数据。数据存储装置还可以响应于读取请求向外部装置提供存储的数据。使用数据存储装置的外部装置的示例包括计算机、数码相机、移动电话等。数据存储装置可以在外部装置的制造期间被嵌入在到外部装置中或被单独制造然后连接到外部装置。
发明内容
在实施例中,数据存储装置的操作方法可以包括:从存储介质的第一存储器区域读取数据;将读取的数据存储在数据缓冲器中;以及基于针对第一存储器区域的读取计数将存储在数据缓冲器中的数据写入到存储介质的第二存储器区域。
在实施例中,数据存储装置的操作方法可以包括:确定包括在存储介质中的存储器区域的读取计数值是否超过阈值计数值;以及每当从外部装置接收针对存储器区域的读取请求时,根据确定结果,将存储在存储器区域中的被请求读取的数据写入到包括在存储介质中的另一存储器区域。
在实施例中,数据存储装置可以包括:存储介质,其包括多个存储器区域;以及控制器,其包括数据缓冲器。控制器可以从存储介质的第一存储器区域读取数据,将读取数据存储在数据缓冲器中,以及基于针对第一存储器区域的读取计数值,将存储在数据缓冲器中的数据写入到存储介质的第二存储器区域。
在实施例中,数据存储装置可以包括:存储介质,其包括多个存储器区域;以及控制器,其适于响应于从外部装置接收的读取请求来读取被存储在存储介质的存储器区域中的原始数据,增加存储器区域的读取计数值,确定读取计数值是否超过阈值计数值,以及根据确定结果使存储在存储器区域中的数据中的原始数据无效。
在实施例中,数据存储装置可以包括:存储介质,其包括多个存储器区域;以及控制器,其适于确定包括在存储介质中的存储器区域的读取计数值是否超过阈值计数值,以及根据确定结果,每当从外部装置接收针对存储器区域的读取请求时,将存储在存储器区域中并且与读取请求相对应的数据写入到包括在存储介质中的另一存储器区域。
在实施例中,一种数据存储装置的操作方法可以包括:响应于从外部装置接收的读取请求来读取存储在存储介质的存储器区域中的原始数据;增加存储器区域的读取计数值;确定读取计数值是否超过阈值计数值;以及根据确定结果使存储在存储器区域中的数据中的原始数据无效。
在实施例中,原始数据的无效可以包括在接收指示对有效数据的读取操作的读取请求之后,根据确定结果,使存储在存储器区域中的有效数据无效。
在实施例中,数据存储装置的操作方法可以进一步包括根据确定结果将从原始数据读取的数据写入到存储介质的另一存储器区域。
在实施例中,数据存储装置的操作方法可以进一步包括响应于读取请求将从原始数据读取的数据传输到外部装置。
附图说明
通过参照附图描述本发明的各个实施例,本发明的以上和其它特征及优点对于本发明所属领域的技术人员将变得更加显而易见,其中:
图1是示出根据本发明的实施例的数据存储装置的框图。
图2是示出图1所示的存储介质的简图。
图3是示出图1所示的存储介质的简图。
图4是示出图1所示的数据存储装置的操作方法的简图。
图5是示出图1所示的数据存储装置的操作方法的流程图。
图6是示出根据实施例的固态驱动器(SSD)的框图。
图7是示出应用根据本实施例的数据存储装置的数据处理***的框图。
具体实施方式
在下文中,将通过本发明的示例性实施例参照附图来描述根据本发明的数据存储装置及其操作方法。然而,本发明可以以不同的形式实施并且不应被解释为限于本文阐述的实施例。相反,提供这些实施例以使本发明所属领域的技术人员可以实施本发明的技术概念的程度来详细描述本发明。
应当理解的是,本发明的实施例不限于附图中所示的细节,并且附图不一定按比例绘制,并且在一些情况下比例可能已经被放大,以便更清楚地描绘本发明的某些特征。虽然使用特定术语,但是应当理解的是,使用的术语仅用于描述特定实施例,并不旨在限制本发明的范围。
将进一步理解的是,当一个元件被称为“连接至”或“联接至”另一元件时,其可以直接在其它元件上、连接至或联接至其它元件,或可存在一个或多个中间元件。另外,也将理解的是,当元件被称为在两个元件“之间”时,两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。
当短语“......和......中的至少一个”在本文中与项目列表一起使用时,是指列表中的单个项目或列表中项目的任何组合。例如,“A、B和C中的至少一个”是指只有A、或只有B、或只有C、或A、B和C的任何组合。
如本文使用的术语“或”是指两个或更多个可选方案中的一个,而不是两者,也不是其任何组合。
如本文使用的,单数形式也旨在包括复数形式,除非上下文另有清楚地说明。将进一步理解的是,当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时,它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的,术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。
除非另有限定,否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域中普通技术人员通常理解的含义相同的含义。将进一步理解的是,诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释,除非本文如此明确地限定。
在以下描述中,为了提供本发明的彻底理解,阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下,为了避免不必要地模糊本发明,未详细地描述公知的进程结构和/或进程。
也注意的是,在一些情况下,对相关领域的技术人员显而易见的是,结合一个实施例描述的元件(也可被称为特征)可单独使用或与另一实施例的其它元件结合使用,除非另有明确说明。
在下文中,将参照附图详细地描述本发明的各个实施例。
图1是示出根据实施例的数据存储装置10的框图。
数据存储装置10可以被配置为响应于外部装置的写入请求来存储从外部装置提供的数据。并且,数据存储装置10可以被配置为响应于外部装置的读取请求向外部装置提供存储的数据。
数据存储装置10可以由以下形式来制备:个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(例如,MMC、eMMC、RS-MMC和微型MMC)、各种安全数字卡(例如,SD、迷你SD和微型SD)、通用闪速存储器(UFS)、固态硬盘(SSD)等。
数据存储装置10可以包括控制器100和存储介质200。控制器100可以包括数据缓冲器110和读取计数器120。存储介质200可以包括多个存储器区域MR1至MRn。
控制器100可以控制数据存储装置10的总体操作。控制器100可以响应于从外部装置接收的写入请求,将数据存储在存储介质200中,或者响应于从外部装置接收的读取请求,读取存储在存储介质200中的数据并且将读取的数据输出到外部装置。
在包括在存储介质200中的多个存储器区域MR1至MRn中,控制器100可以对其中由于过量的读取操作而可能发生数据丢失的存储器区域执行数据传输操作。当存储器区域的读取计数值超过阈值计数值时,可以指示存储器区域的数据可能丢失。可以通过数据传输操作刷新(refresh)可能丢失的数据。特别地,每当外部装置的读取请求被接收时,控制器100就可以执行数据传输操作,从而最小化增加操作成本并且导致数据丢失的读取操作。
具体地,控制器100可以响应于从外部装置接收的读取请求,从存储介质200的存储器区域,例如存储器区域MR1,来读取数据,并且将读取的数据存储在数据缓冲器110中。控制器100可以将存储在数据缓冲器110中的数据传输到外部装置,以便处理读取请求。此外,控制器100可以通过读取计数器120增加其中执行读取操作的存储器区域MR1的读取计数值,并且确定读取计数值是否超过阈值计数值。控制器100可以根据确定结果将存储在数据缓冲器110中的数据写入到存储介质200的另一存储器区域,例如存储器区域MR2。具体地,当读取计数值不超过阈值计数值时,可以不执行数据传输操作。然而,当读取计数值超过阈值计数值时,控制器100可以将存储在数据缓冲器110中的数据写入到存储介质200的另一个存储器区域。
在将存储在数据缓冲器110中的数据写入到存储器区域MR2之后,控制器100可以使对其执行了读取操作的原始数据,即,存储在存储器区域MR1中的原始数据无效。此时,在存储在存储器区域MR1中的数据中,控制器100可以仅使被传输到存储器区域MR2的原始数据无效。存储在存储器区域MR1中的其它数据可以保留现有的有效或无效状态。如稍后所述,可以基于存储器单元来执行存储介质200的读取操作。例如,当存储在存储器单元MU1中的数据被传输到存储器区域MR2时,仅存储在存储器单元MU1中的原始数据可以被无效,而存储在其它存储器单元MU2至MUm中的数据可以保留现有的有效或无效状态。当指示针对相应数据的读取操作的读取请求从外部装置被接收时,存储器区域MR1中剩余的有效数据可以响应于读取请求而被读取,并被传输到另一存储器区域,例如存储器区域MR2,并且然后被无效。
当存储器区域MR1的读取计数值开始超过阈值计数值时,每当针对存储器区域MR1的读取请求随后被接收时,可以针对存储器区域MR1执行数据传输操作。可以针对存储器区域MR1执行数据传输操作,直到存储器区域MR1中不再保留有有效的数据。将参照图4详细描述控制器100执行数据传输操作的具体方法。
数据缓冲器110可以临时存储在外部装置和存储介质200之间传输和/或接收的数据。在本实施例中,数据缓冲器110可以响应于外部装置的读取请求来临时存储从存储介质200的存储器区域读取的数据,直到根据读取的存储器区域的计数值,数据被写入到另一存储器区域。
读取计数器120可以管理各个存储器区域MR1至MRn的读取计数。读取计数器120可以响应于外部请求而增加执行读取操作的存储器区域的读取计数值。如稍后所述的,当基于存储器单元执行读取操作时,读取计数器120可以增加包括其中执行读取操作的存储器单元的存储器区域的读取计数值。
根据控制器100的控制,存储介质200可以存储从控制器100接收的数据,或者读取其中存储的数据,并且将读取的数据传输到控制器100。存储介质200可以包括多个存储器区域MR1至MRn。存储器区域MR1至MRn中的每一个可以包括存储器单元MU1至MUm。存储器单元中的每一个可以对应于其中执行读取操作的单元。当执行读取操作时,存储在一个存储器单元中的数据可被同时读取。
存储介质200可以包括一个或多个非易失性存储器装置。非易失性存储器装置可以包括诸如NAND闪存或NOR闪存的闪速存储器、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
图2是示出根据本发明的实施例的例如包括在图1的存储介质200中的存储器区域MR1至MRn的存储介质的简图。
参照图2,当存储介质200包括例如四个非易失性存储器装置NVM1至NVM4的多个非易失性存储器装置时,例如存储器区域MR1至MR4的存储器区域MR1至MRn可以均匀分布在非易失性存储器装置NVM1到NVM4中。存储器区域MR1至MRn中的每一个可以对应于其中非易失性存储器装置执行擦除操作的单元。非易失性存储器装置可以执行擦除操作以同时擦除存储在一个存储器区域中的数据。
图3是示出根据本发明的实施例的例如包括在图1的存储介质200中的存储器区域MR1至MRn的存储介质的简图。
参照图3,当存储介质200包括四个非易失性存储器装置NVM1至NVM4时,与图2所示的配置不同,存储器区域MR1至MRn中的每一个可以横穿(present across)非易失性存储器装置NVM1至NVM4。具体地,单个存储器区域,例如,存储器区域MR1可以包括包含在各个非易失性存储器装置NVM1至NVM4中的存储块BLK1至BLK4。存储块BLK1至BLK4中的每一个可以对应于其中非易失性存储器装置执行擦除操作的单元。存储块BLK1至BLK4中的每一个可以包括多个存储器单元MU。图3示出存储器区域MR1包括在非易失性存储器装置NVM1至NVM4中的每一个中的一个存储块。在另一实施例中,然而,存储器区域MR1至MRn中的每一个可以包括非易失性存储器装置NVM1至NVM4中的每一个中的多个存储块。
图4是示出根据本发明的实施例的数据存储装置的操作方法,例如,图1的数据存储装置10的操作方法的简图。在图4中,例如,存储器区域MR1和MR2中的每一个可以包括由矩形表示的四个存储器单元。
参考图4,在步骤S11,控制器100可以从外部装置接收读取请求RQ_DATA2。读取请求RQ_DATA2可以请求存储在存储介质200的存储器区域MR1中的数据DATA2。在步骤S12,控制器100可以响应于读取请求RQ_DATA2从存储器区域MR1读取数据DATA2。在步骤S13,控制器100可以将读取的数据DATA2传输到外部装置。此时,在将读取的数据DATA2传输到外部装置之前,控制器100可以将读取数据DATA2存储在数据缓冲器110中。
在步骤S14,控制器100可以基于对数据DATA2的读取操作而增加存储器区域MR1的读取计数值RC1。控制器100可以确定存储器区域MR1的读取计数值RC1是否超过阈值计数值RCTH。当存储器区域MR1的读取计数值RC1未超过阈值计数值RCTH时,可以将数据DATA2作为有效数据保留在存储器区域MR1中。如图4所示,然而,当存储器区域MR1的读取计数值RC1通过在步骤S12的数据DATA2的数据读取操作变为“RCTH+1”并且因此超过阈值计数值RCTH时,控制器100可以在步骤S15将存储在数据缓冲器110中的数据DATA2写入到存储器区域MR2。即,为了将数据DATA2从存储器区域MR1传输到存储器区域MR2,控制器100可以使用存储在数据缓冲器110中的数据DATA2,而不从存储器区域MR1中读取原始数据DATA2。
在将数据DATA2写入到存储器区域MR2之后,在步骤S16,控制器100可以使存储在存储器区域MR1中的原始数据DATA2无效。此时,由于控制器100仅使原始数据DATA2无效,存储在存储器区域MR1中的其它数据DATA1、DATA3和DATA4可以保留现有的有效或无效状态。在图4的实施例中,其它数据DATA1、DATA3和DATA4可以是有效数据。
因此,如果随后从外部装置接收到针对数据DATA2的读取请求,控制器100可以从存储器区域MR2读取数据DATA2,并且将读取的数据DATA2传输到外部装置。即,在步骤S16之后,存储器区域MR1可以不受针对数据DATA2的读取操作的影响。当针对数据DATA2的读取操作由于数据DATA2是热数据而已被频繁地执行时,存储在存储器区域MR1中的数据DATA1至DATA4的损坏可能已经发展。然而,在步骤S16之后,针对数据DATA2的读取操作不再导致存储在存储器区域MR1中的其它数据DATA1、DATA3和DATA4的损坏。
此后,控制器100可以以与上述操作基本相同的方式响应于外部装置的读取请求来执行数据传输操作。在描述步骤S21之前,存储器区域MR1可以包括在步骤S16被无效的数据DATA2。在图4中,数据DATA2上的“X”可以表示数据DATA2是无效数据。控制器100可以在步骤S21接收外部装置的读取请求RQ_DATA3以请求数据DATA3,在步骤S22从存储器区域MR1读取数据DATA3,并且在步骤S23将读取数据DATA3传输到外部装置。此时,在将读取数据DATA3传输到外部装置之前,控制器100可以将读取的数据DATA3存储在数据缓冲器110中。
在步骤S24,控制器100可以基于针对数据DATA3的读取操作将存储器区域MR1的读取计数值RC1增加到“RCTH+2”,并且确定存储器区域MR1的读取计数值RC1是否超过阈值计数值RCTH。在步骤S14,由于存储器区域MR1的读取计数值RC1已经超过阈值计数值RCTH,因此随后读取计数值RC1将明显地超过阈值计数值RCTH。因此,在步骤S25,控制器100可以将存储在数据缓冲器110中的数据DATA3写入到存储器区域MR2。在步骤S26,控制器100可以使存储在存储器区域MR1中的原始数据DATA3无效。存储在存储器区域MR1中的其它数据DATA1、DATA2和DATA4可以保留现有的有效或无效状态。
在描述步骤S31之前,存储器区域MR1可以包括在步骤S26被无效的数据DATA2和DATA3。控制器100可以在步骤S31从外部装置接收读取请求RQ_DATA1以请求数据DATA1,在步骤S23从存储器区域MR1读取数据DATA1,并且在步骤S33将读取数据DATA1传输到外部装置。此时,在将读取数据DATA1传输到外部装置之前,控制器100可以将读取数据DATA1存储在数据缓冲器110中。
在步骤S34,控制器100可以基于针对数据DATA1的读取操作将存储器区域MR1的读取计数值RC1增加到“RCTH+3”,并且确定存储器区域MR1的读取计数值RC1是否超过阈值计数值RCTH。由于读取计数值RC1超过阈值计数值RCTH,因此在步骤S35,控制器100可以将存储在数据缓冲器110中的数据DATA1写入到存储器区域MR2。在步骤S36,控制器100可以使存储在存储器区域MR1中的原始数据DATA1无效。存储在存储器区域MR1中的其它数据DATA2、DATA3和DATA4可以保留现有的有效或无效状态。
在描述步骤S41之前,存储器区域MR1可以包括在步骤S36被无效的数据DATA1至DATA3。控制器100可以在步骤S41接收外部装置的读取请求RQ_DATA4以请求数据DATA4,在步骤S42从存储器区域MR1读取数据DATA4,并且在步骤S43将读取数据DATA4传输到外部装置。此时,在将读取数据DATA4传输到外部装置之前,控制器100可以将读取数据DATA4存储在数据缓冲器110中。
在步骤S44,控制器100可以基于针对数据DATA4的读取操作将存储器区域MR1的读取计数值RC1增加到“RCTH+4”,并且确定存储器区域MR1的读取计数值RC1是否超过阈值计数值RCTH。由于读取计数值RC1超过阈值计数值RCTH,因此在步骤S45,控制器100可以将存储在数据缓冲器110中的数据DATA4写入到存储器区域MR2。在步骤S46,控制器100可以使存储在存储器区域MR1中的原始数据DATA4无效。存储在存储器区域MR1中的其它数据DATA1至DATA3可以保留现有的无效状态。
此时,存储器区域MR1的读取计数值RC1可以增加到“阈值计数值RCTH+包括在存储器区域中的存储器单元的总数量(4)”。因此,考虑到存储在存储器区域MR1中的数据通过多次读取操作被损坏的时间点,可以确定阈值计数值RCTH。即,阈值计数值RCTH可以按照以下方式被设置:存储在存储器区域MR1中的数据可以在被损坏之前传输到存储器区域MR2。例如,在极端情况下对存储在存储器区域MR1中的数据的读取操作被重复特定次数之后,当存储在存储器区域MR1中的某些数据开始被损坏成不可校正的数据时,读取计数值RC1的期望的最大技术需要被设置成比特定次数小的值。可以通过从满足条件的最大计数减去包括在存储器区域MR1中的存储器单元的总数,即“4”来设置阈值计数值RCTH。
由于存储器区域MR1在步骤S46之后不再存储有效数据,因此控制器100可以对存储器区域MR1执行擦除操作。
在步骤S15、S25、S35和S45,仅对存储器区域MR2执行写入操作。在另一实施例中,然而,在步骤S15、S25、S35和S45,控制器100可以将数据DATA1至DATA4写入到两个或更多个其它存储器区域。
图5是示出根据本发明的实施例的数据存储装置的操作方法,例如,图1的数据存储装置10的操作方法的流程图。
参照图5,在步骤S110,控制器100可以从外部装置接收针对存储在存储介质200的预定存储器区域中的数据的读取请求。
在步骤S120,控制器100可以响应于读取请求从存储介质200的存储器区域读取原始数据。
在步骤S130,控制器100可以将读取数据存储在数据缓冲器110中。
在步骤S140,控制器100可以将存储在数据缓冲器110中的数据传输到外部装置。
在步骤S150,控制器100可以增加其中执行读取操作的存储器区域的读取计数值。
在步骤S160,控制器100可以确定其中执行读取操作的存储器区域的读取计数值是否超过阈值计数值。当读取计数值超过阈值计数值时,过程可以进行到步骤S170。当读取计数值不超过阈值计数值时,该过程可以结束。
在步骤S170,控制器100可以将存储在数据缓冲器110中的数据写入到存储介质200的另一存储器区域。即,控制器100可以不对已被执行了读取操作的原始数据执行额外的读取操作,以便将原始数据传输到另一存储器区域。
在步骤S180,控制器100可以使已被执行了读取操作的原始数据无效。除了其中执行了读取操作的存储器区域中的原始数据之外的其它数据可以保留现有的有效或无效数据。
每当从外部装置接收读取请求时,可以执行图5的过程。因此,当某个存储器区域的读取计数值超过阈值计数值并且针对存储在相应存储器区域中的所有数据的读取请求被传输至少一次时,存储在相应存储器区域中的所有数据可以被传输到另一存储器区域。
在图4和图5中,将读取数据传输到外部装置的操作可以在读取数据被存储在数据缓冲器110中之后立即执行,但是传输操作的顺序不限于此。例如,即使在写入操作或无效操作之后,也可以执行数据传输操作。
在另一实施例中,每当接收外部装置的读取请求时,控制器100可以基于比存储器单元更大的单元来执行数据传输操作。具体地,当在如图3所示配置的存储器区域MR1至MRn的实施例中与读取请求相对应的存储器区域的读取计数值超过阈值计数值时,控制器100可以对从相应存储器区域选择的存储块执行数据传输操作。其中执行数据传输操作的存储块可以对应于将根据读取请求读取的数据存储在相应存储器区域中的存储块。控制器100可以通过将存储在选择的存储块中的所有有效数据写入到另一存储块,并且使存储在相应存储块中的全部有效数据无效来执行数据传输操作。除了在相应存储器区域中执行数据传输操作的存储块以外的其它存储块可以保留现有的状态。此外,每当接收对相应存储器区域的读取请求时,控制器100可以对其中存储根据读取请求读取的数据的存储块执行数据传输操作。
图6是示出根据实施例的固态驱动器(SSD)1000的框图。
参照图6,SSD 1000可以包括控制器1100和存储介质1200。
控制器1100可以控制主机装置1500和存储介质1200之间的数据交换。控制器1100可以包括通过内部总线1170连接的处理器1110、随机存取存储器(RAM)1120、只读存储器(ROM)1130、错误校正码(ECC)单元1140、主机接口(IF)1150和存储介质接口(IF)1160。
控制器1100可以以与图1所示的控制器100基本相同的方式操作。控制器1100可以响应于从外部装置接收的读取请求,将从存储介质1200的存储器区域读取的数据存储在RAM 1120中。控制器1100可以通过读取计数器(未示出)来增加其中执行了读取操作的存储介质1200的存储器区域的读取计数值,并且确定读取计数值是否超过阈值计数值。控制器1100可以根据确定结果将存储在RAM 1120中的数据写入到存储介质1200的另一存储器区域。控制器1100可以使执行读取操作的原始数据无效。其中执行了读取操作的存储器区域的其他数据可以保留现有的有效或无效状态。
处理器1110可以控制控制器1100的整体操作。处理器1110可以根据主机装置1500的数据处理请求将数据存储在存储介质1200中,并且从存储介质1200读取存储的数据。处理器1110可以控制SSD 1000的内部操作,诸如合并操作或磨损均衡操作,以便高效地管理存储介质1200。
RAM 1120可以存储由处理器1110使用的程序和编程数据。RAM 1120可以在数据被传输到存储介质1200之前临时存储从主机接口1150接收的数据,并且可以在数据被传输到主机装置1500之前临时存储来自存储介质1200的读取数据。RAM 1120可以以与图1的数据缓冲器110基本相同的方式操作。
ROM 1130可以存储由处理器1110读取的编程代码。编程代码可以包括由处理器1110处理的、用于控制控制器1100的内部单元的命令。
ECC单元1140可以编码待存储在存储介质1200中的数据,并且可以解码从存储介质1200读取的数据。ECC单元1140可以根据ECC算法来检测和校正数据中的错误。
主机接口1150可以与主机装置1500交换数据处理请求和数据。
存储介质接口1160可以将控制信号和数据传输到存储介质1200。存储介质接口1160可以从存储介质1200接收数据。存储介质接口1160可以通过多个通道CH0至CHn联接到存储介质1200。
存储介质1200可以包括多个非易失性存储器装置NVM0至NVMn。非易失性存储器装置NVM0至NVMn中的每一个可以根据控制器1100的控制来执行写入操作和读取操作。
图7是示出应用根据本实施例的图1的数据存储装置10的数据处理***2000的框图。
参照图7,数据处理***2000可以包括计算机、膝上型计算机、上网本计算机、智能电话、数字电视(TV)、数码相机、导航***等。数据处理***2000可以包括主处理器2100、主存储器装置2200、数据存储装置2300和输入/输出装置2400。数据处理***2000的内部单元可以通过***总线2500交换控制信号和数据。
主处理器2100可以控制数据处理***2000总体操作。例如,主处理器2100可以包括诸如微处理器的中央处理单元(CPU)。主处理器2100可以执行主存储器装置2200上的各种软件,诸如操作***、应用程序和装置驱动程序。
主存储器装置2200可以存储由主处理器2100使用的程序和编程数据。主存储器装置2200可以临时存储待被传输到数据存储装置2300和输入/输出装置2400的数据。
数据存储装置2300可以包括控制器2310和存储介质2320。数据存储装置2300可以以与图1的数据存储装置10基本相同的方式配置和操作。
输入/输出装置2400可以包括能够与用户交换信息的键盘、扫描仪、触摸屏、屏幕监视器、打印机和鼠标。例如,输入/输出装置2400可以从用户接收用于控制数据处理***2000的命令,或者将处理结果提供给用户。
根据实施例,数据处理***2000可以通过诸如局域网(LAN)、广域网(WAN)或无线网络的网络2600与一个或多个服务器2700通信。数据处理***2000可以包括网络接口(未示出)以便连接到网络2600。
虽然上文已经描述各个实施例,但是本领域技术人员将理解,描述的实施例仅是示例。因此,本文描述的数据存储装置及其操作方法不应当限于描述的实施例。对本发明所属领域的技术人员显而易见的是,在不脱离如所附权利要求所限定的本发明的实质和范围的情况下,可以进行各种其它改变和变型。
Claims (18)
1.一种数据存储装置的操作方法,其包括:
从存储介质的第一存储器区域读取数据;
将所读取的数据存储在数据缓冲器中;以及
基于针对所述第一存储器区域的读取计数,将存储在所述数据缓冲器中的数据写入到所述存储介质的第二存储器区域。
2.根据权利要求1所述的操作方法,其进一步包括:
确定针对所述第一存储器区域的读取计数值;以及
将针对所述第一存储器区域的所述读取计数值与阈值进行比较,
其中存储在所述数据缓冲器中的数据的写入包括基于比较结果,将存储在所述数据缓冲器中的数据写入到所述存储介质的所述第二存储器区域。
3.根据权利要求1所述的操作方法,其进一步包括在所述数据的写入之后,使存储在所述存储器区域中的原始数据无效。
4.根据权利要求3所述的操作方法,其中当所述原始数据被无效时,存储在所述存储器区域中的其它数据的状态被保留。
5.根据权利要求1所述的操作方法,其进一步包括响应于所述读取请求将存储在所述数据缓冲器中的数据传输到所述外部装置。
6.根据权利要求2所述的操作方法,其进一步包括根据比较结果,对包括在所述存储器区域中的多个存储块中的存储所述读取数据的存储块执行数据传输操作。
7.根据权利要求6所述的操作方法,其中当执行所述数据传输操作时,存储在除所述多个存储块中的所述存储块之外的一个或多个其它存储块中的数据的状态被保留。
8.一种数据存储装置的操作方法,其包括:
确定包括在存储介质中的存储器区域的读取计数值是否超过阈值计数值;以及
每当从外部装置接收针对所述存储器区域的读取请求时,根据确定结果,将存储在所述存储器区域中的被请求读取的数据写入到包括在所述存储介质中的另一存储器区域。
9.根据权利要求8所述的操作方法,其进一步包括读取被存储在所述另一存储器区域中的数据,以便处理针对所述被请求读取的数据的后续读取请求。
10.根据权利要求8所述的操作方法,其进一步包括在将所述被请求读取的数据写入到所述另一存储器区域之后,使存储在所述存储器区域中的所述被请求读取的数据无效。
11.根据权利要求10所述的操作方法,其中当存储在所述存储器区域中的所述被请求读取的数据被无效时,存储在所述存储器区域中的所述其它数据的状态被保留。
12.根据权利要求8所述的操作方法,其进一步包括:
响应于所述读取请求,从所述存储器区域读取所述被请求读取的数据;
将所读取的数据存储在数据缓冲器中;以及
将存储在所述数据缓冲器中的所述数据传输到所述外部装置。
13.根据权利要求12所述的操作方法,其中将所述被请求读取的数据写入到所述另一存储器区域包括将存储在所述数据缓冲器中的所述数据写入到所述另一存储器区域。
14.根据权利要求8所述的操作方法,其进一步包括响应于所述读取请求增加所述读取计数值。
15.一种数据存储装置,其包括:
存储介质,其包括多个存储器区域;以及
控制器,其适于响应于从外部装置接收的读取请求来读取存储在所述存储介质的存储器区域中的原始数据,增加所述存储器区域的读取计数值,确定所述读取计数值是否超过阈值计数值,以及根据确定结果使存储在所述存储器区域中的数据中的所述原始数据无效。
16.根据权利要求15所述的数据存储装置,其中在接收指示针对有效数据的读取操作的读取请求之后,所述控制器根据所述确定结果使存储在所述存储器区域中的所述有效数据无效。
17.根据权利要求15所述的数据存储装置,其中所述控制器根据所述确定结果将从所述原始数据读取的数据写入到所述存储介质的另一存储器区域。
18.根据权利要求15所述的数据存储装置,其中所述控制器响应于所述读取请求将从所述原始数据读取的数据传输到所述外部装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170036701A KR20180108939A (ko) | 2017-03-23 | 2017-03-23 | 데이터 저장 장치 및 그것의 동작 방법 |
KR10-2017-0036701 | 2017-03-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108628545A true CN108628545A (zh) | 2018-10-09 |
CN108628545B CN108628545B (zh) | 2021-05-07 |
Family
ID=63583387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711478849.XA Active CN108628545B (zh) | 2017-03-23 | 2017-12-29 | 数据存储装置及其操作方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10310983B2 (zh) |
KR (1) | KR20180108939A (zh) |
CN (1) | CN108628545B (zh) |
TW (1) | TWI760403B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111177031A (zh) * | 2018-11-13 | 2020-05-19 | 爱思开海力士有限公司 | 数据存储装置及操作方法和具有数据存储装置的存储*** |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102546229B1 (ko) * | 2018-10-05 | 2023-06-22 | 삼성전자주식회사 | 리드 리클레임 동작 시에 버퍼 메모리를 이용하는 스토리지 장치 |
GB2586878B (en) | 2019-09-09 | 2023-08-16 | Bombardier Primove Gmbh | Inductive power transfer pad and method for producing an inductive power transfer pad |
KR20210043314A (ko) * | 2019-10-11 | 2021-04-21 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 컨트롤러 및 동작 방법 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101546298A (zh) * | 2008-03-28 | 2009-09-30 | 群联电子股份有限公司 | 用于闪存的数据读取方法、其控制器与储存*** |
CN101627444A (zh) * | 2007-10-03 | 2010-01-13 | 株式会社东芝 | 半导体存储装置 |
CN102157202A (zh) * | 2008-01-22 | 2011-08-17 | 群联电子股份有限公司 | 防止非易失性存储器发生读取干扰的方法及其控制器 |
CN102376362A (zh) * | 2010-08-24 | 2012-03-14 | 晨星软件研发(深圳)有限公司 | 应用于快闪存储器的方法与相关的控制器 |
US20130097366A1 (en) * | 2011-10-14 | 2013-04-18 | Samsung Electronics Co., Ltd. | Storage device and user device using the same |
CN104142894A (zh) * | 2013-05-06 | 2014-11-12 | 华为技术有限公司 | 一种数据读写方法、存储控制器及计算机 |
CN104376127A (zh) * | 2014-12-12 | 2015-02-25 | 北京奇虎科技有限公司 | 一种数据操作方法及装置 |
CN104571939A (zh) * | 2013-10-23 | 2015-04-29 | 株式会社东芝 | 存储装置、高速缓存控制器及数据写入方法 |
CN106484319A (zh) * | 2015-09-02 | 2017-03-08 | 爱思开海力士有限公司 | 用于非易失性存储器的支持无效命令 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434872A (en) * | 1992-07-28 | 1995-07-18 | 3Com Corporation | Apparatus for automatic initiation of data transmission |
US6389505B1 (en) * | 1998-11-19 | 2002-05-14 | International Business Machines Corporation | Restore tracking system for DRAM |
JP5661227B2 (ja) | 2007-02-07 | 2015-01-28 | 株式会社メガチップス | メモリコントローラ |
US8688894B2 (en) * | 2009-09-03 | 2014-04-01 | Pioneer Chip Technology Ltd. | Page based management of flash storage |
KR101692520B1 (ko) | 2010-02-17 | 2017-01-04 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
US9443085B2 (en) * | 2011-07-19 | 2016-09-13 | Elwha Llc | Intrusion detection using taint accumulation |
WO2014120228A1 (en) * | 2013-01-31 | 2014-08-07 | Hewlett-Packard Development Company | Ram refresh rate |
US9032261B2 (en) * | 2013-04-24 | 2015-05-12 | Skymedi Corporation | System and method of enhancing data reliability |
CN103440244A (zh) * | 2013-07-12 | 2013-12-11 | 广东电子工业研究院有限公司 | 一种大数据存储优化方法 |
KR20150041873A (ko) * | 2013-10-10 | 2015-04-20 | 에스케이하이닉스 주식회사 | 데이터 처리 시스템 |
KR102500616B1 (ko) * | 2016-02-26 | 2023-02-17 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR102564441B1 (ko) * | 2016-04-11 | 2023-08-08 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR20180058894A (ko) * | 2016-11-24 | 2018-06-04 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR20180064198A (ko) * | 2016-12-05 | 2018-06-14 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
-
2017
- 2017-03-23 KR KR1020170036701A patent/KR20180108939A/ko unknown
- 2017-12-11 US US15/837,600 patent/US10310983B2/en active Active
- 2017-12-19 TW TW106144589A patent/TWI760403B/zh active
- 2017-12-29 CN CN201711478849.XA patent/CN108628545B/zh active Active
-
2019
- 2019-04-25 US US16/395,141 patent/US10552333B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101627444A (zh) * | 2007-10-03 | 2010-01-13 | 株式会社东芝 | 半导体存储装置 |
CN102157202A (zh) * | 2008-01-22 | 2011-08-17 | 群联电子股份有限公司 | 防止非易失性存储器发生读取干扰的方法及其控制器 |
CN101546298A (zh) * | 2008-03-28 | 2009-09-30 | 群联电子股份有限公司 | 用于闪存的数据读取方法、其控制器与储存*** |
CN102376362A (zh) * | 2010-08-24 | 2012-03-14 | 晨星软件研发(深圳)有限公司 | 应用于快闪存储器的方法与相关的控制器 |
US20130097366A1 (en) * | 2011-10-14 | 2013-04-18 | Samsung Electronics Co., Ltd. | Storage device and user device using the same |
CN104142894A (zh) * | 2013-05-06 | 2014-11-12 | 华为技术有限公司 | 一种数据读写方法、存储控制器及计算机 |
CN104571939A (zh) * | 2013-10-23 | 2015-04-29 | 株式会社东芝 | 存储装置、高速缓存控制器及数据写入方法 |
CN104376127A (zh) * | 2014-12-12 | 2015-02-25 | 北京奇虎科技有限公司 | 一种数据操作方法及装置 |
CN106484319A (zh) * | 2015-09-02 | 2017-03-08 | 爱思开海力士有限公司 | 用于非易失性存储器的支持无效命令 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111177031A (zh) * | 2018-11-13 | 2020-05-19 | 爱思开海力士有限公司 | 数据存储装置及操作方法和具有数据存储装置的存储*** |
CN111177031B (zh) * | 2018-11-13 | 2023-05-02 | 爱思开海力士有限公司 | 数据存储装置及操作方法和具有数据存储装置的存储*** |
Also Published As
Publication number | Publication date |
---|---|
TWI760403B (zh) | 2022-04-11 |
KR20180108939A (ko) | 2018-10-05 |
US20180276136A1 (en) | 2018-09-27 |
US10310983B2 (en) | 2019-06-04 |
US20190251035A1 (en) | 2019-08-15 |
TW201835780A (zh) | 2018-10-01 |
US10552333B2 (en) | 2020-02-04 |
CN108628545B (zh) | 2021-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107025185B (zh) | 数据存储装置及其操作方法 | |
US10956083B2 (en) | Method and system for input-output throttling to improve quality of service in a solid state drive | |
US11204721B2 (en) | Input/output size control between a host system and a memory sub-system | |
TWI735918B (zh) | 用來進行記憶裝置的存取管理之方法、記憶裝置及其控制器、主裝置以及電子裝置 | |
CN108628545A (zh) | 数据存储装置及其操作方法 | |
JP7358594B2 (ja) | メモリシステム | |
US10649692B2 (en) | Storage device, system including the same and method of operating the same | |
US10990325B2 (en) | Write control method, associated data storage device and controller thereof | |
JP7381678B2 (ja) | メモリシステム | |
CN108415663A (zh) | 数据存储装置的操作方法 | |
US20190079830A1 (en) | Data storage device and operating method thereof | |
CN107678976A (zh) | 数据存储装置及其操作方法 | |
CN108108261A (zh) | 数据存储装置及其操作方法 | |
CN107783729A (zh) | 数据存储装置 | |
KR20180126921A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
CN107958690B (zh) | 数据存储装置及其操作方法 | |
KR20170086840A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
CN107492394A (zh) | 数据存储装置及其操作方法 | |
KR20210157544A (ko) | 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 | |
US10642509B2 (en) | Method for designating specific world-lines of data storage device as reserved word-lines, and selecting a writing mode accordingly | |
US11182329B2 (en) | Data processing system and operating method thereof | |
CN108376051A (zh) | 数据存储装置 | |
US10656846B2 (en) | Operating method of memory system | |
US20180225199A1 (en) | Data storage device and operating method thereof | |
CN108984131A (zh) | 数据操作的处理方法以及相关装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |