CN108614797A - 一种多类型高低速串行总线集成接口 - Google Patents

一种多类型高低速串行总线集成接口 Download PDF

Info

Publication number
CN108614797A
CN108614797A CN201611140240.7A CN201611140240A CN108614797A CN 108614797 A CN108614797 A CN 108614797A CN 201611140240 A CN201611140240 A CN 201611140240A CN 108614797 A CN108614797 A CN 108614797A
Authority
CN
China
Prior art keywords
pci
bus
speed bus
pci express
low speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611140240.7A
Other languages
English (en)
Inventor
闫海明
冯源
范祥辉
雷红
王世奎
王红春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201611140240.7A priority Critical patent/CN108614797A/zh
Publication of CN108614797A publication Critical patent/CN108614797A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

本发明属于计算机通信技术，公开了一种多类型高低速串行总线集成接口，高速串行总线以IEEE 1394B总线为代表，低速总线以1553B、ARINC429、RS232、离散量等为代表。本发明提出高速串行总线独占一条PCI总线，低速串行总线独占另一条PCI总线，通过独立PCI Express‑PCI桥将PCI总线接口逻辑转换成PCI Express总线接口逻辑，再通过多路交换开关SWITCH把两路PCI Express总线接口合并成一个PCI Express总线接口共享给主机。本发明解决了多类型高低速串行总线共享同一主机接口带宽时高速总线有效带宽与低速总线实时性之间的矛盾。

Description

一种多类型高低速串行总线集成接口
技术领域：
本发明属于计算机通信技术领域，涉及一种多类型高低速串行总线集成接口。
背景技术：
随着机载计算趋向集中，机载***也由独立式架构向综合化***架构发展，多类型串行总线集成接口已经成为下一代机载计算机输入输出设备主流技术。以高速1394总线为代表的高速串行总线正加速推广应用，同时传统控制类现场总线(例如1553B、ARINC429、RS232、离散量等)依然存在，形成了多类型高低速串行总线共存的现状。为了追求体积更小、重量更轻、可靠性更高，多类型集成总线接口是必然选择。因此，需要提出一种多类型高低速串行总线集成接口，有效解决多类型高低速串行总线共享同一主机接口带宽时高速总线有效带宽与低速总线实时性之间的矛盾。
发明内容：
提出一种多类型高低速串行总线集成接口，在保证高速串行总线有效带宽的同时，确保了其他多类型低速总线的实时性，解决了高低速混合总线接口高速带宽和低速实时性之间的矛盾。
本发明提供了一种多类型高低速串行总线集成接口，即保证了速串行总线共享主机总线带宽中既保证高速总线有效带宽又兼顾低速总线实时性。
本发明的技术解决方案是，
一种多类型高低速串行总线集成接口，包括多路交换开关SWITCH、PCI Express-PCI桥1、PCI Express-PCI桥2、一个高速总线接口单元和多个低速总线接口单元；其中，
SWITCH的上行端口与主机相连。SWITCH的上行端口和下行端口均符合PCIExpress总线标准；
SWITCH以下部分，高速总线接口和低速总线接口的逻辑通道相互独立，不存在逻辑耦合；
PCI Express-PCI桥1通过PCI Express总线1与SWITCH的下行端口连接，第二PCIExpress-PCI桥通过PCI Express总线2与SWITCH的下行端口连接；
PCI Express-PCI桥1和PCI Express-PCI桥2的上行端口符合PCI Express总线标准，下行端口符合PCI总线标准，且两个PCI Express-PCI桥工作模式为前向透明模式；
高速总线接口单元通过PCI总线A与PCI Express-PCI桥1连接，每个低速总线接口单元均通过PCI总线B与PCI Express-PCI桥2连接；
高速总线接口单元用于挂载高速总线，且与高速总线接口相适配。多个低速总线接口单元分别用于挂载低速总线，且与相应的低速总线接口单元相适配；
高速总线采用Burst传输机制与主机通信，多类型低速总线采用周期查询或中断机制与主机通信。
本发明的优点是：
a)物理上实现了多类型总线接口的集成；
b)逻辑上实现了高速和低速串行总线的统一主机接口；
c)可保证速总线有效带宽，又确保低速总线访问主机的实时性
d)接口逻辑层次清晰，易于实现；
e)体积更小，可靠性更高。
附图说明
图1是本发明的结构示意图。
具体实施方式:
一种多类型高低速串行总线集成接口，包括多路交换开关SWITCH、PCI Express-PCI桥1、PCI Express-PCI桥2、一个高速总线接口单元和多个低速总线接口单元。高速总线接口单元用于挂载高速总线。多个低速总线接口单元分别用于挂载低速总线，低速总线与相应的低速总线接口单元应遵循统一通信标准和电气标准，实现适配挂接。
通过对高低速总线共享同一主机接口应用模式进行分析，针对高速总线大数据块周期传输，低速总线数据量小但收发随机应用场景，创新性地提出将高速和低速总线分离到两条独立PCI总线上。PCI总线A挂接高速总线接口单元，PCI总线B挂接多类型低速总线接口单元。高速总线接口单元的传输控制功能应符合高速总线控制协议规范，低速总线接口单元的传输控制功能应符合相应低速总线控制协议规范。
SWITCH的上行端口与主机相连。SWITCH的上行端口和下行端口均符合PCIExpress总线标准。SWITCH以下部分，高速总线接口和低速总线接口的逻辑通道相互独立，不存在逻辑耦合。
PCI Express-PCI桥1通过PCI Express总线1与SWITCH的下行端口连接，第二PCIExpress-PCI桥通过PCI Express总线2与SWITCH的下行端口连接。两条PCI总线逻辑分别通过PCI Express-PCI桥转换成PCI Express总线逻辑，提供给多路交换开关SWITCH的下行端口，两条PCI Express总线通过多路总线开关SWITCH汇聚到同一主机接口。本发明采用的PCI Express-PCI桥工作中前向桥透明访问模式，可有效支撑主机高速透明访问多类型总线接口资源。
PCI Express-PCI桥1和PCI Express-PCI桥2的上行端口符合PCI Express总线标准，下行端口符合PCI总线标准，且两个PCI Express-PCI桥工作模式为前向透明模式。
高速总线接口单元通过PCI总线A与PCI Express-PCI桥1连接，每个低速总线接口单元均通过PCI总线B与PCI Express-PCI桥2连接。
高速总线采用Burst传输机制与主机通信，多类型低速总线采用周期查询或中断机制与主机通信。
高速和低速总线在PCI总线层的分离，可以保证高速总线的Brust传输不会被低速总线的访问中断，低速总线的主机处理请求也不会因高速总线的连续占用造成“不可容忍”的延时，既保证了高速总线的有效带宽,又确保了低速总线上消息收发的“实时”传输。
高速总线与低速总线传输交叉节点从PCI总线移到PCI Express实现了主机接口的高速访问，同时在PCI总线层的分离实现了高速总线和低速总线的并行传输，提升了整个集成接口的处理效率，解决了多类型高低速串行总线共享同一主机接口带宽时高速总线有效带宽与低速总线实时性之间的矛盾。
由于集成多类型总线于同一接口，使得该接口体积更小，可靠性更高。

Claims (1)

1.一种多类型高低速串行总线集成接口，其特征是，包括多路交换开关SWITCH、PCIExpress-PCI桥1、PCI Express-PCI桥2、一个高速总线接口单元和多个低速总线接口单元；其中，
SWITCH的上行端口与主机相连；SWITCH的上行端口和下行端口均符合PCI Express总线标准；
SWITCH以下部分，高速总线接口和低速总线接口的逻辑通道相互独立，不存在逻辑耦合；
PCI Express-PCI桥1通过PCI Express总线1与SWITCH的下行端口连接，第二PCIExpress-PCI桥通过PCI Express总线2与SWITCH的下行端口连接；
PCI Express-PCI桥1和PCI Express-PCI桥2的上行端口符合PCI Express总线标准，下行端口符合PCI总线标准，且两个PCI Express-PCI桥工作模式为前向透明模式；
高速总线接口单元通过PCI总线A与PCI Express-PCI桥1连接，每个低速总线接口单元均通过PCI总线B与PCI Express-PCI桥2连接；
高速总线接口单元用于挂载高速总线，且与高速总线接口相适配；多个低速总线接口单元分别用于挂载低速总线，且与相应的低速总线接口单元相适配；
高速总线采用Burst传输机制与主机通信，多类型低速总线采用周期查询或中断机制与主机通信。
CN201611140240.7A 2016-12-12 2016-12-12 一种多类型高低速串行总线集成接口 Pending CN108614797A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611140240.7A CN108614797A (zh) 2016-12-12 2016-12-12 一种多类型高低速串行总线集成接口

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611140240.7A CN108614797A (zh) 2016-12-12 2016-12-12 一种多类型高低速串行总线集成接口

Publications (1)

Publication Number Publication Date
CN108614797A true CN108614797A (zh) 2018-10-02

Family

ID=63657288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611140240.7A Pending CN108614797A (zh) 2016-12-12 2016-12-12 一种多类型高低速串行总线集成接口

Country Status (1)

Country Link
CN (1) CN108614797A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109445855A (zh) * 2018-10-30 2019-03-08 天津津航计算技术研究所 一种用于多路低速外设集成的桥接装置
CN112087359A (zh) * 2020-09-28 2020-12-15 北京东土科技股份有限公司 一种串行通信***
CN112597088A (zh) * 2020-12-25 2021-04-02 航天科工微电子***研究院有限公司 一种双总线高速图像处理***及方法
CN113609044A (zh) * 2021-06-25 2021-11-05 天津津航计算技术研究所 一种双pcie接口的多路接口转接卡实现***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507225A (zh) * 2002-12-12 2004-06-23 华为技术有限公司 一种实现通信设备高速端口的装置
CN101686132A (zh) * 2008-09-23 2010-03-31 宏正自动科技股份有限公司 通用串行总线矩阵切换***
CN104216844A (zh) * 2014-09-01 2014-12-17 山东超越数控电子有限公司 一种cpci/cpci-e混合总线互联的实现方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507225A (zh) * 2002-12-12 2004-06-23 华为技术有限公司 一种实现通信设备高速端口的装置
CN101686132A (zh) * 2008-09-23 2010-03-31 宏正自动科技股份有限公司 通用串行总线矩阵切换***
CN104216844A (zh) * 2014-09-01 2014-12-17 山东超越数控电子有限公司 一种cpci/cpci-e混合总线互联的实现方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109445855A (zh) * 2018-10-30 2019-03-08 天津津航计算技术研究所 一种用于多路低速外设集成的桥接装置
CN112087359A (zh) * 2020-09-28 2020-12-15 北京东土科技股份有限公司 一种串行通信***
CN112087359B (zh) * 2020-09-28 2022-03-18 北京东土科技股份有限公司 一种串行通信***
CN112597088A (zh) * 2020-12-25 2021-04-02 航天科工微电子***研究院有限公司 一种双总线高速图像处理***及方法
CN112597088B (zh) * 2020-12-25 2022-07-22 航天科工微电子***研究院有限公司 一种双总线高速图像处理***及方法
CN113609044A (zh) * 2021-06-25 2021-11-05 天津津航计算技术研究所 一种双pcie接口的多路接口转接卡实现***

Similar Documents

Publication Publication Date Title
CN105516191B (zh) 基于fpga实现的万兆网tcp协议卸载引擎toe的***
CN106411740B (zh) 基于以太网控制器的网络端口扩展方法
US8677023B2 (en) High availability and I/O aggregation for server environments
CN108614797A (zh) 一种多类型高低速串行总线集成接口
CN103731343B (zh) 基于lpc2468的mvb‑wtb网关及其工作方法
CN106603358B (zh) 一种基于mlvds接口的快速总线***和实现方法
CN108304341A (zh) Ai芯片高速传输架构、ai运算板卡及服务器
CN105183690B (zh) 一种基于spi总线通信协议的双缓冲数据传输方法
EP3110077A1 (en) Protocol converter and conversion method of cpci bus and isa bus
CN103049414A (zh) Fc总线与can总线间数据的转换及传输方法
CN102263698B (zh) 虚拟通道的建立方法、数据传输的方法及线卡
CN203590251U (zh) 基于串行RapidIO总线的FlexRay控制***
CN104270344A (zh) 万兆网闸
US9203895B1 (en) System and method for lateral connection between interface devices with bypass of external network
CN109710550B (zh) 一种基于双缓存的帧长度不固定rs422数据通信***
US20220114132A1 (en) Data Switch Chip and Server
CN109714128A (zh) 数据传输方法、设备及计算机存储介质
CN101741765A (zh) 车载网关
CN105763488A (zh) 数据中心汇聚核心交换机及其背板
CN101707696B (zh) 即时交互式数字电视的实现方法及其前端服务***
CN206348789U (zh) 一种基于CPCIE和OpenVPX架构的嵌入式信号处理***
CN104598403A (zh) 一种基于pcie交换器的集群存储***
CN208046650U (zh) 一种混合交换板卡
CN102420734A (zh) 一种can总线拓扑结构实现***
CN103607465A (zh) 一种融合链路存储***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181002