CN108598235B - GaN基LED结构及其制备方法 - Google Patents

GaN基LED结构及其制备方法 Download PDF

Info

Publication number
CN108598235B
CN108598235B CN201810438378.8A CN201810438378A CN108598235B CN 108598235 B CN108598235 B CN 108598235B CN 201810438378 A CN201810438378 A CN 201810438378A CN 108598235 B CN108598235 B CN 108598235B
Authority
CN
China
Prior art keywords
layer
type doped
gan
doped gan
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810438378.8A
Other languages
English (en)
Other versions
CN108598235A (zh
Inventor
李若雅
汪琼
祝庆
陈柏君
陈柏松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUHU DEHAO RUNDA OPTOELECTRONICS TECHNOLOGY Co Ltd
Original Assignee
WUHU DEHAO RUNDA OPTOELECTRONICS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUHU DEHAO RUNDA OPTOELECTRONICS TECHNOLOGY Co Ltd filed Critical WUHU DEHAO RUNDA OPTOELECTRONICS TECHNOLOGY Co Ltd
Priority to CN201810438378.8A priority Critical patent/CN108598235B/zh
Publication of CN108598235A publication Critical patent/CN108598235A/zh
Application granted granted Critical
Publication of CN108598235B publication Critical patent/CN108598235B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种GaN基LED结构,从下至上依次包括:衬底、第一N型掺杂GaN层、第一ZnGeN2阻挡层、第二N型掺杂GaN层、多量子阱层、P型掺杂GaN层。本发明还公开了一种GaN基LED结构的制备方法。

Description

GaN基LED结构及其制备方法
技术领域
本发明涉及发光二极管领域,特别是涉及一种GaN基LED结构及其制备方法。
背景技术
发光二极管(Light-Emitting Diode,LED)是一种能发光的半导体电子元件。因为具有体积小、能耗低、寿命长、驱动电压低等优点而倍受欢迎,广泛用于指示灯、显示屏等。追求高亮度、高性能已成为一种趋势,为满足日益增长的需求,LED芯片的发光效率的提升已迫在眉睫。LED照明取代传统照明已成明显趋势,LED照明将迈入高速成长期。而LED照明普及的关键在于蓝光LED外延芯片技术力的提升,技术的突破发展将带动照明亮度的提升与价格下降,加速LED照明普及化。
随着LED在照明及背光市场应用范围的逐年提高,中高功率器件的应用需求明显增高,但是在大电流注入下LED存在发光效率衰减的问题,在一定程度上限制了大功率LED的开发,也制约了LED在通用照明领域的发展。
发明内容
基于此,有必要提供一种GaN基LED结构及其制备方法,提高LED的发光效率。
一种GaN基LED结构,从下至上依次包括:衬底、第一N型掺杂GaN层、第一ZnGeN2阻挡层、第二N型掺杂GaN层、多量子阱层和P型掺杂GaN层。
在其中一个实施例中,还包括缓冲层和第二ZnGeN2阻挡层,所述缓冲层设置在所述衬底和所述第一N型掺杂GaN层之间,所述第二ZnGeN2阻挡层设置在所述缓冲层和所述第一N型掺杂GaN层之间。
在其中一个实施例中,所述第二ZnGeN2阻挡层的厚度为5-6nm,所述第一ZnGeN2阻挡层的厚度为5-6nm。
在其中一个实施例中,还包括GaN过渡层,所述GaN过渡层包括从下至上循环叠加的第三N型掺杂GaN层和第四GaN层,所述GaN过渡层设置在所述第一N型掺杂GaN层与所述第一ZnGeN2阻挡层之间,所述第一N型掺杂GaN层的掺杂量和所述第三N型掺杂GaN层的掺杂量分别大于所述第二N型掺杂GaN层的掺杂量,所述第一N型掺杂GaN层的掺杂量和所述第三N型掺杂GaN层的掺杂量分别大于所述第四GaN层的掺杂量。
在其中一个实施例中,所述第一N型掺杂GaN层的材料表示为SixGa1-xN,所述x的取值范围为0.1~0.15;所述第二N型掺杂GaN层52的材料表示为SiyGa1-yN,所述y的取值范围为0.005~0.006;所述第三N型掺杂GaN层的材料表示为SimGa1-mN,所述m的取值范围为0.1~0.15;以及所述第四GaN层的材料表示为SinGa1-nN,所述n的取值范围为0~0.006。
在其中一个实施例中,所述第一N型掺杂GaN层的厚度为0.5-1um,所述GaN过渡层的厚度为0.5-1um,所述第二N型掺杂GaN层的厚度为0.5-1um。
一种GaN基LED结构的制备方法,包括以下步骤:
提供衬底;以及
在所述衬底上依次外延生长第一N型掺杂GaN层、第一ZnGeN2阻挡层、第二N型掺杂GaN层、多量子阱层和P型掺杂GaN层。
在其中一个实施例中,在未生长所述第一N型掺杂GaN层之前,还包括以下步骤:
在所述衬底上外延生长缓冲层;以及
在所述缓冲层上外延生长第二ZnGeN2阻挡层。
在其中一个实施例中,生长所述第一N型掺杂GaN层的步骤包括通入流量比为(90~95):50:(550~590)的硅烷、氨气和三甲基镓,生长和所述第二N型掺杂GaN层的生长的步骤包括通入流量比为(4~6):60:(550~590)的硅烷、氨气和三甲基镓。
在其中一个实施例中,所述第一ZnGeN2阻挡层和所述第二ZnGeN2阻挡层的的生长温度均为850℃~950℃。
在其中一个实施例中,在NH3和H2环境中,通入Zn和Ge的金属蒸气,所述Zn和Ge的体积流量的比值为(45~55):(45~55)。
将ZnGeN2作为N侧阻挡层的材料,能够有效抑制在大电流注入下电子溢流到非量子阱区与空穴发生非辐射复合,提高电子的横向扩展效率,以提高LED在大电流注入下的发光效率。同时,由于ZnGeN2正交晶系结构和GaN的纤锌矿结构相似,ZnGeN2和GaN的晶格常数的失配度小于1%,带隙宽度相差非常小,因此在N型掺杂GaN层间***ZnGeN2阻挡层,能够形成互相匹配晶格的外延结构,提高LED的质量和性能。
附图说明
图1为本发明一实施例的GaN基LED的结构示意图;
图2为本发明另一实施例的GaN基LED的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下通过实施例,并结合附图,对本发明的GaN基LED结构及其制备方法进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。实施例附图中各种不同对象按便于列举说明的比例绘制,而非按实际组件的比例绘制。
传统的GaN基LED器件的结构从下向上依次包括:衬底、N型掺杂GaN层、多量子阱层、和P型掺杂GaN层。在中高功率器件的应用中,在大电流注入下LED结构会存在发光效率衰减的问题。
在GaN基LED器件中,电子从N型掺杂GaN层进入多量子阱层与从P型掺杂GaN层注入的空穴复合,从而产生辐射发光。造成大电流注入下LED结构存在发光效率衰减可能是由于在大电流注入下电子溢流到非量子阱区与空穴发生非辐射复合引起的。
请参阅图1,本发明实施例提供一种GaN基LED结构,从下至上依次包括:衬底10、第一N型掺杂GaN层51、第一ZnGeN2阻挡层41、第二N型掺杂GaN层52、多量子阱层70和P型掺杂GaN层80。沿所述衬底10至所述P型掺杂GaN层80的方向为从下至上的方向。
将ZnGeN2作为N侧阻挡层的材料,能够有效抑制在大电流注入下电子溢流到非量子阱区与空穴发生非辐射复合,提高电子的横向扩展效率,以提高LED在大电流注入下的发光效率。同时,由于ZnGeN2正交晶系结构和GaN的纤锌矿结构相似,ZnGeN2和GaN的晶格常数的失配度小于1%,带隙宽度相差非常小,因此在N型掺杂GaN层中添加ZnGeN2阻挡层,能够形成互相匹配晶格的外延结构,提高LED的质量和性能。在一实施例中,所述衬底10可以为宝石蓝衬底、Si、SiC等。
请参阅图2,优选的,所述GaN基LED结构还包括缓冲层20和第二ZnGeN2阻挡层42,所述缓冲层20设置在所述衬底10的靠近所述第一N型掺杂GaN层51的表面,所述第二ZnGeN2阻挡层42设置在所述缓冲层20和所述第一N型掺杂GaN层51之间。
所述缓冲层20的材料可以为GaN,所述缓冲层20用于有效释放所述衬底10与N型掺杂GaN层因热膨胀系数不同而产生的应力,也可以降低衬底10与GaN晶格常数不同导致的应力,提高外延生长质量。所述缓冲层20的厚度可以为2nm~50nm。
优选的,在所述第一N型掺杂GaN层51的下部、所述第一N型掺杂GaN层51和所述第二N型掺杂GaN层52之间分别设置ZnGeN2阻挡层,在N型掺杂GaN层形成多重阻挡能够更好地防止电子溢流到非量子阱区域,使LED在大电流注入下的发光效率更高。在其中一个实施例中,所述第二ZnGeN2阻挡层42和所述第一ZnGeN2阻挡层41的结构可以相同。
优选的,所述衬底10和所述缓冲层20之间还包括石墨烯层,由于石墨烯与衬底10之间能够以微弱的分子键连接,将石墨烯层设置在所述衬底10和其他外延生长层之间,易于剥离衬底10更方便其他外延生长层从所述衬底10上剥离。
优选的,所述GaN基LED结构还包括填平层30,所述填平层30设置在所述缓冲层20和所述第二ZnGeN2阻挡层42之间。所述填平层30可以将三维结构晶岛填平,为之后的外延结构生长提供一个薄膜基层。所述填平层30可以为GaN层。所述填平层30的厚度可以为1μm~5μm。
优选的,所述第一N型掺杂GaN层51和/或所述第二N型掺杂GaN层52为Si掺杂GaN层。更优选的,可以通过调节含Si气体在外延生长中的浓度调节所述第一N型掺杂GaN层51和/或所述第二N型掺杂GaN层52中Si的掺杂比例。在一实施例中,Si在所述第一N型掺杂GaN层51的掺杂量大于Si在所述第二N型掺杂GaN层52的掺杂量。所述第一N型掺杂GaN层51的材料可以表示为SixGa1-xN,所述x的取值范围可以为0.1~0.15。优选的,所述第二N型掺杂GaN层52的材料可以表示为SiyGa1-yN,所述y的取值范围可以为0.005~0.006。
在一实施例中,所述GaN基LED结构还包括GaN过渡层53。所述GaN过渡层53设置在所述第一N型掺杂GaN层51与所述第一ZnGeN2阻挡层41之间。优选的,所述GaN过渡层53包括从下至上循环叠加的第三N型掺杂GaN层和第四GaN层,所述GaN过渡层53设置在所述第一N型掺杂GaN层与所述第一ZnGeN2阻挡层41之间,所述第一N型掺杂GaN层51的掺杂量和所述第三N型掺杂GaN层的掺杂量分别大于所述第二N型掺杂GaN52层的掺杂量,所述第一N型掺杂GaN层51的掺杂量和所述第三N型掺杂GaN层的掺杂量分别大于所述第四GaN层的掺杂量。所述第三N型掺杂GaN层的材料可以表示为SimGa1-mN,所述m的取值范围可以为0.1~0.15。所述第四GaN层的材料可以表示为SinGa1-nN,所述n的取值范围可以为0~0.006。所述GaN过渡层53作为所述第一N型掺杂GaN层51与所述第二N型掺杂GaN层52之间的缓冲层,通过循环设置高掺的第三N型掺杂GaN层和低掺的第四GaN层使得LED结构中高掺的所述第一N型掺杂GaN层51与低掺的所述第二N型掺杂GaN层52之间的整体晶格失配率降低,从而降低顺向电压(VF),使得电子释放增加。更优选的,所述n为0,所述第四GaN层的材料可以为无掺杂GaN层。
优选的,所述第一N型掺杂GaN层51、所述第二N型掺杂GaN层52及所述GaN过渡层53的厚度基本相同。在一实施例中,所述第一N型掺杂GaN层51的厚度为0.5-1um,所述第二N型掺杂GaN层52的厚度为0.5-1um,所述GaN过渡层53的厚度为0.5-1um。在一实施例中,所述第二ZnGeN2阻挡层42的厚度为5-6nm,所述第一ZnGeN2阻挡层41的厚度为5-6nm。在一实施例中,所述GaN过渡层53中所述第三N型掺杂GaN层和第四GaN层的循环数可以为75~80,即75~80组所述第三N型掺杂GaN层和第四GaN层相互叠加。在这个循环范围内可以使得所述GaN过渡层53的缓冲效果更好。
所述多量子阱层70可以由InxGa1-xN势阱层和GaN势垒层交替层叠组成,所述x的取值范围可以为0.20-0.22,不同InxGa1-xN势阱层的x取值可以相同。单层所述InxGa1-xN势阱层的厚度可以为2-3nm,不同InxGa1-xN势阱层的厚度可以相同。单层GaN势垒层的厚度可以为10-12nm,不同GaN势垒层的厚度可以相同。所述多量子阱层70可以包括5-12个循环的所述InxGa1-xN势阱层和GaN势垒层。总厚度可以为145-165nm。
InGaN量子阱与GaN量子垒的晶格失配度大,阱层缺陷密度高导致内量子效率低等问题。优选的,所述GaN基LED结构还包括应力释放层60,所述应力释放层60位于所述第二N型掺杂GaN层52和所述多量子阱层70之间。所述应力释放层60可以由InyGa1-yN层和GaN层交替组成,所述y取值范围可以为0-0.1,且所述InyGa1-yN层的厚度由下至上逐渐变小。所述应力释放层60中的InGaN层厚度逐渐减小,可以避免铟组分提高导致的缺陷密度增加,减小多量子阱层70的应力,提高发光二极管的发光强度。在所述应力释放层60中,单层所述InyGa1-yN层的厚度可以为3.4-2.6nm,单层所述GaN层厚度可以为10-16nm。所述应力释放层60可以包括3-9个循环的所述InyGa1-yN层和GaN层。优选的,不同InyGa1-yN层的y取值可以相同或者随所述InyGa1-yN层的厚度的减小而逐渐减小。
所述P型掺杂GaN层可以为Mg掺杂的GaN层。所述P型掺杂GaN层的厚度可以为90nm-110nm。
优选的,所述GaN基LED结构还包括透明导电层90,所述透明导电层90设置在所述P型掺杂GaN层的远离所述多量子阱层70的表面。优选的,所述所述GaN基LED结构还包括n电极101和p电极102,所述n电极101和p电极102分别设置在第二N型掺杂GaN层52和所述透明导电层90的表面。
本发明实施例还提供一种所述GaN基LED结构的制备方法,包括以下步骤:
提供衬底10;以及
在所述衬底10上依次外延生长第一N型掺杂GaN层51、第一ZnGeN2阻挡层41、第二N型掺杂GaN层52、多量子阱层70和P型掺杂GaN层80。
在一实施例中,未生长所述第一N型掺杂GaN层51之前,还包括以下步骤:
在所述衬底10上外延生长缓冲层20;以及
在所述缓冲层20上外延生长第二ZnGeN2阻挡层42。
所述缓冲层的生长温度可以为950℃~1050℃。在一实施例中,所述缓冲层30后,生长所述第一N型掺杂GaN层51之前,还包括生长填平层的步骤。所述填平层30的生长温度可以为1050℃~1150℃。
所述第二ZnGeN2阻挡层42的生长条件可以与所述第一ZnGeN2阻挡层41的生长条件相同。所述第二ZnGeN2阻挡层42的生长温度和所述第一ZnGeN2阻挡层41的生长温度可以为850℃~950℃。
在其中一个实施例中,生长所述第一ZnGeN2阻挡层41的步骤可以包括:在NH3和H2环境中,通入Zn和Ge的金属蒸气,所述Zn和Ge的体积流量的比值可以为(45~55):(45~55)。所述第二ZnGeN2阻挡层42的生长步骤可以与所述第一ZnGeN2阻挡层41的生长步骤相同。
在一实施例中,生长所述第一N型掺杂GaN层51的步骤可以包括通入流量比为(90~95):50:(550~590)的硅烷、氨气和三甲基镓。在一实施例中,生长所述第二N型掺杂GaN层52的步骤包括可以通入流量比为(4~6):60:(550~590)的硅烷、氨气和三甲基镓。
优选的,生长所述第一N型掺杂GaN层51之后,未生长所述第一ZnGeN2阻挡层41之前,还包括生长GaN过渡层53的步骤。在一实施例中,生长所述GaN过渡层53的步骤可以包括交替循环生长第三N型掺杂GaN层和第四GaN层。所述交替循环次数可以为75~80。生长所述第三N型掺杂GaN层的步骤可以包括通入流量比为(90~95):60:(550~590)的硅烷、氨气和三甲基镓。生长所述第四GaN层的步骤可以包括通入流量比为(0~6):60:(550~590)的硅烷、氨气和三甲基镓,优选为通入质量比为60:(550~590)的氨气和三甲基镓。
生长所述第一N型掺杂GaN层51、所述第二N型掺杂GaN层52及所述GaN过渡层53的温度可以相同,可以均为1000℃~1100℃。优选为1050℃~1090℃。
在一实施例中,生长所述多量子阱层70的步骤可以包括在低温780-830℃下生长InxGa1-xN势阱层(x=0.20-0.22),再升高温度至850-930℃生长GaN势垒层,所述InxGa1-xN势阱层和GaN势垒层交替生长共8-12个循环。优选的,生长所述多量子阱层70的步骤前,还包括在所述第二N型掺杂GaN层52的表面生长应力释放层60的步骤。生长所述应力释放层60的步骤可以包括在850℃~950℃下生长3-9个循环的InyGa1-yN层(y取值范围为0-0.1,随循环数增加而逐渐减小)和低掺Si的GaN层。
优选的,在生长所述缓冲层20的步骤之前,可以包括形成石墨烯层的步骤,所述石墨烯层可以采用化学气相沉积法(CVD)形成,所述石墨烯层的形成温度可以为500℃~600℃。
在一实施例中,生长P型掺杂GaN层的温度可以为1050℃~1090℃。生长完所述P型掺杂GaN层之后还包括生长透明导电层90的步骤,所述透明导电层90的生长温度可以为300℃~400℃。优选的,还可以包括在所述第二N型掺杂GaN层52和所述透明导电层90的表面分别形成n电极101和p电极102的步骤。
实施例
(1)提供蓝宝石衬底10;
(2)用电子束沉积法(PVD)将Cu蒸发到所述蓝宝石衬底10上;
(3)用化学气相沉积法(CVD)在540℃条件下生长一层20nm石墨烯层;
(4)通入氨气、氢气和三甲基镓,在1000℃下在所述石墨烯层上生长20nm的缓冲层20;
(5)通入氨气、氢气和三甲基镓,在1080℃下在所述缓冲层20上生长1.5μm的填平层30;
(6)通入氨气、氢气、Zn金属蒸气和Ge金属蒸气,在900℃下在所述缓冲层30上生长5.5nm的第二ZnGeN2阻挡层42;
(7)通入硅烷(SiH4)、氨气、氢气和三甲基镓,在1080℃下在所述缓冲层20上生长0.8um的第一掺杂N型掺杂GaN层51;
(8)通入硅烷(SiH4)、氨气、氢气和三甲基镓,在1080℃下在所述所述第一掺杂N型掺杂GaN层51上生长90个循环的第三掺杂N型掺杂GaN层和第四GaN层作为GaN过渡层53,其中生长所述第三掺杂GaN层时,所述硅烷(SiH4)、氨气和三甲基镓的通入流量比为90:60:550,生长所述第四GaN层时不通入SiH4
(8)通入氨气、氢气、Zn金属蒸气和Ge金属蒸气,900℃下在所述GaN过渡层53上生长5.5nm的第一ZnGeN2阻挡层41;
(7)通入硅烷(SiH4)、氨气、氢气和三甲基镓,1070℃下在第一ZnGeN2阻挡层41上生长0.8um的第二N型掺杂GaN层52;
(8)900℃下生长6个循环的InyGa1-yN层(y取值范围为0-0.1,随循环数增加而逐渐减小)和低掺Si的GaN层作为应力释放层60,所述InyGa1-yN层的厚度为3.4-2.6nm(随循环数增加而逐渐减小),单层所述GaN层厚度为13nm;
(9)在所述应力释放层60上低温780-830℃下生长2-3nm的InxGa1-xN势阱层(x=0.20-0.22),再升高温度至850-930℃生长10-12nm GaN势垒层,所述InxGa1-xN势阱层和GaN势垒层交替生长共10个循环作为所述多量子阱层70;
(10)通入二茂镁、氨气、氮气和三甲基镓,在1000℃下生长100nm厚的掺Mg的P型掺杂GaN层80;
(11)330℃下在P型掺杂GaN层80上生长一层透明导电层90;
(12)600℃下,在所述透明导电层90和所述第二N型掺杂GaN层52的表面分别生成n电极101和p电极102。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种GaN基LED结构,其特征在于,从下至上依次包括:衬底、缓冲层、第二ZnGeN2阻挡层、第一N型掺杂GaN层、第一ZnGeN2阻挡层、第二N型掺杂GaN层、多量子阱层和P型掺杂GaN层。
2.根据权利要求1所述的GaN基LED结构,其特征在于,所述GaN基LED结构还包括石墨烯层,所述石墨烯层设置在所述衬底和所述缓冲层之间。
3.根据权利要求2所述的GaN基LED结构,其特征在于,所述第二ZnGeN2阻挡层的厚度为5-6nm,所述第一ZnGeN2阻挡层的厚度为5-6nm。
4.根据权利要求1所述的GaN基LED结构,其特征在于,还包括GaN过渡层,所述GaN过渡层包括从下至上循环叠加的第三N型掺杂GaN层和第四GaN层,所述GaN过渡层设置在所述第一N型掺杂GaN层与所述第一ZnGeN2阻挡层之间,所述第一N型掺杂GaN层的掺杂量和所述第三N型掺杂GaN层的掺杂量分别大于所述第二N型掺杂GaN层的掺杂量,所述第一N型掺杂GaN层的掺杂量和所述第三N型掺杂GaN层的掺杂量分别大于所述第四GaN层的掺杂量。
5.根据权利要求4所述的GaN基LED结构,其特征在于,所述第一N型掺杂GaN层的材料表示为SixGa1-xN,所述x的取值范围为0.1~0.15;所述第二N型掺杂GaN层52的材料表示为SiyGa1-yN,所述y的取值范围为0.005~0.006;所述第三N型掺杂GaN层的材料表示为SimGa1- mN,所述m的取值范围为0.1~0.15;以及所述第四GaN层的材料表示为SinGa1-nN,所述n的取值范围为0~0.006。
6.根据权利要求4所述的GaN基LED结构,其特征在于,所述第一N型掺杂GaN层的厚度为0.5-1um,所述GaN过渡层的厚度为0.5-1um,所述第二N型掺杂GaN层的厚度为0.5-1um。
7.一种GaN基LED结构的制备方法,包括以下步骤:
提供衬底;以及
在所述衬底上依次外延生长缓冲层、第二ZnGeN2阻挡层、第一N型掺杂GaN层、第一ZnGeN2阻挡层、第二N型掺杂GaN层、多量子阱层和P型掺杂GaN层。
8.根据权利要求7所述的GaN基LED结构的制备方法,其特征在于,生长所述第一N型掺杂GaN层的步骤包括通入流量比为(90~95):50:(550~590)的硅烷、氨气和三甲基镓,生长和所述第二N型掺杂GaN层的生长的步骤包括通入流量比为(4~6):60:(550~590)的硅烷、氨气和三甲基镓。
9.根据权利要求7所述的GaN基LED结构的制备方法,其特征在于,所述第一ZnGeN2阻挡层和所述第二ZnGeN2阻挡层的的生长温度均为850℃~950℃。
10.根据权利要求7所述的GaN基LED结构的制备方法,其特征在于,生长所述第一ZnGeN2阻挡层和所述第二ZnGeN2阻挡层的步骤包括:在NH3和H2环境中,通入Zn和Ge的金属蒸气,所述Zn和Ge的体积流量的比值为(45~55):(45~55)。
CN201810438378.8A 2018-05-09 2018-05-09 GaN基LED结构及其制备方法 Active CN108598235B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810438378.8A CN108598235B (zh) 2018-05-09 2018-05-09 GaN基LED结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810438378.8A CN108598235B (zh) 2018-05-09 2018-05-09 GaN基LED结构及其制备方法

Publications (2)

Publication Number Publication Date
CN108598235A CN108598235A (zh) 2018-09-28
CN108598235B true CN108598235B (zh) 2019-12-20

Family

ID=63636563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810438378.8A Active CN108598235B (zh) 2018-05-09 2018-05-09 GaN基LED结构及其制备方法

Country Status (1)

Country Link
CN (1) CN108598235B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950375B (zh) * 2019-01-31 2021-04-02 华灿光电(浙江)有限公司 发光二极管外延片及其生长方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3302162B2 (ja) * 1994-03-09 2002-07-15 株式会社東芝 半導体発光素子
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
CN102136414B (zh) * 2008-04-16 2013-06-05 晶元光电股份有限公司 减少半导体外延位错发生的氮化镓半导体结构及其方法
CN101562156B (zh) * 2008-04-16 2011-04-13 晶元光电股份有限公司 氮化镓半导体元件和发光二极管
CN204407349U (zh) * 2015-03-05 2015-06-17 安徽三安光电有限公司 一种氮化镓基发光二极管
CN105374908B (zh) * 2015-10-10 2017-09-05 厦门乾照光电股份有限公司 一种蓝绿发光二极管芯片制作工艺

Also Published As

Publication number Publication date
CN108598235A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
US8829490B2 (en) Semiconductor light emitting device and method for manufacturing the same
US10224454B2 (en) Group III nitride based LED structures including multiple quantum wells with barrier-well unit interface layers
US7547910B2 (en) Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
US20090001409A1 (en) Semiconductor Light Emitting Device And Illuminating Device Using It
US20110210312A1 (en) Iii-nitride semiconductor light-emitting device and manufacturing method thereof
EP2503603A2 (en) Light emitting device and method for manufacturing the same
CN111223764A (zh) 一种提高辐射复合效率的led外延生长方法
CN102157646A (zh) 一种氮化物led结构及其制备方法
KR20050021237A (ko) 발광 소자 및 그 제조 방법
CN104681676B (zh) 一种发光二极管外延片
JPH05167101A (ja) 半導体発光素子
KR20140020028A (ko) 자외선 발광 소자 및 발광 소자 패키지
US8633469B2 (en) Group III nitride semiconductor light-emitting device
CN108598235B (zh) GaN基LED结构及其制备方法
CN114824005B (zh) 一种GaN基发光二极管的外延结构及其制备方法
KR20140013249A (ko) 자외선 발광 소자 및 발광 소자 패키지
CN111326622A (zh) 一种基于空穴调整层的发光二极管
CN111326626A (zh) 一种能够改善空穴传输能力的半导体发光器件
CN214378484U (zh) 一种基于GaN外延片结构
JP2016143771A (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
CN107546305A (zh) 一种GaN基发光二极管外延结构
US11393948B2 (en) Group III nitride LED structures with improved electrical performance
KR20130007682A (ko) 발광 소자 및 그 제조방법
CN111326624A (zh) 一种能够改善发光质量和发光效率的半导体发光元件
CN111326620A (zh) 一种基于n型掺杂层和电子阻挡层的发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant