CN108573968B - 一种基于椭圆轨道的孔内源极栅极交替布线方法 - Google Patents
一种基于椭圆轨道的孔内源极栅极交替布线方法 Download PDFInfo
- Publication number
- CN108573968B CN108573968B CN201810442081.9A CN201810442081A CN108573968B CN 108573968 B CN108573968 B CN 108573968B CN 201810442081 A CN201810442081 A CN 201810442081A CN 108573968 B CN108573968 B CN 108573968B
- Authority
- CN
- China
- Prior art keywords
- wiring
- gate
- port
- ports
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000012163 sequencing technique Methods 0.000 claims abstract description 3
- 238000010586 diagram Methods 0.000 description 15
- 239000010410 layer Substances 0.000 description 10
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种基于椭圆轨道的孔内源极栅极交替布线方法,包括以下步骤:定义端口;确定引导折线;对端口进行排序;确定一组匹配的Data端口对的中心线;确定一组匹配的Gate端口对的中心线;生成布线轮廓。本布线技术方案可以成功解决异形面板像素区孔内TFT源极、栅极交替布线的问题,满足设计的几何约束,布线紧凑,节省空间。
Description
技术领域
本发明涉及平板显示EDA设计工具领域,特别涉及一种基于椭圆轨道的孔内源极栅极交替布线方法。
背景技术
在异形面板设计中,不少厂商希望在有源像素区内留一个孔,以便后续做一些差异化的设计,比如在手机显示屏中预留一个圆孔如,用于安放前置摄像头,如图1和图2所示。显示屏像素区内由于孔的存在,导致圆孔边缘的像素(TFT)被隔开。为了完成圆孔边缘的TFT之间的布线,目前有在孔内基于椭圆轨道连接源极或栅极的单层布线方法。
为了帮助工程师们同时、快速完成源极(DATA)、栅极(GATE)两种端口的布线,且布线紧凑,节省面板空间。本发明提出了一种基于椭圆轨道的孔内源极栅极交替布线方法。
发明内容
为了解决现有技术存在的不足,本发明的目的在于提供一种基于椭圆轨道的孔内源极栅极交替布线方法,其在中间带孔的显示面板中,使用两种工艺层同时完成源极、栅极端口布线并且二者布线交替、紧凑,满足设计几何约束,节省面板空间。
为实现上述目的,本发明提供的一种基于椭圆轨道的孔内源极栅极交替布线方法,其特征在于,包括以下步骤:
1)定义端口;
2)确定引导折线;
3)对端口进行排序;
4)确定一组匹配的Data端口对的中心线;
5)确定一组匹配的Gate端口对的中心线;
6)生成布线轮廓。
进一步地,所述定义端口是指把AA区预留孔的上半部分Data端口定义为StartData,下半部分Data端口定义为End Data,左半部分Gate端口定义为Start Gate,右半部分Gate端口定义为End Gate。
进一步地,所述引导折线为闭合的椭圆。
进一步地,所述步骤3)对端口进行排序,是指把Start Data和End Data分别按照横坐标进行从小到大排序,把Start Gate和End Gate分别按照纵坐标进行从小到大排序。
进一步地,所述步骤4)进一步包括以下步骤:
51)把引导折线向外扩展一个布线间距,得到椭圆轨道;
52)从尚未布线的Start Data和End Data中选取最中间的两对端口;
53)分别从四个DATA端口中点引四条竖直方向的射线和椭圆求交点,四个交点把椭圆切成左、中、右三部分;
54)为两对DATA端口分配左、右半椭圆轨道。
进一步地,所述步骤5)进一步包括以下步骤:
61)把上一个布线步骤中得到的椭圆轨道向外扩展一个布线间距;
62)从尚未布线的Start Gate和End Gate中选取位于最中间的两对端口;
63)分别从四个端口中点引四条水平方向的射线和椭圆求交点,四个交点把椭圆轨道切成上、中、下三部分;
64)为端口分配上、下椭圆轨道。
进一步地,所述布线间距的确定原则为:如果当前布线为第一次布线时,那么该间距为该布线最小线宽的一半,否则为当前布线和上次布线的两种布线工艺层的最小线间距加上二者最小线宽之和的一半。
更进一步地,在所述生成布线轮廓的布线过程中,若最后剩余未布线端口为DATA端口,则确定一组匹配的Data端口对的中心线进行布线,若最后剩余未布线端口为GATE端口,则确定一组匹配的Gate端口对的中心线进行布线。
本布线技术方案可以成功解决异形面板像素区孔内TFT源极、栅极交替布线的问题,满足设计的几何约束,布线紧凑,节省空间。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,并与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。在附图中:
图1为根据本发明的一种基于椭圆轨道的孔内源极栅极交替布线方法的工作流程图;
图2为根据本发明的实施方式的手机显示屏中预留一个圆孔的示意图;
图3为图2中的预留圆孔处的端口分布示意图;
图4为根据本发明的实施方式的引导折线生成示意图;
图5为根据本发明的实施方式的第一组Data端口对布线后示意图;
图6为根据本发明的实施方式的第一组Gate端口对布线后示意图;
图7为根据本发明的实施方式的布线工艺层设置示意图;
图8为根据本发明的实施方式的设置两种布线工艺层的最小线间距的示意图;
图9为根据本发明的实施方式的端口选择页面的示意图;
图10为根据本发明的实施方式的端口之间的预连线的示意图;
图11为根据本发明的实施方式的高亮显示引导折线的示意图;
图12为根据本发明的实施方式的布线结果示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
图1为根据本发明的一种基于椭圆轨道的孔内源极栅极交替布线方法的工作流程图。下面将参考图1,对本发明的一种基于椭圆轨道的孔内源极栅极交替布线方法进行描述。
首先,在步骤101,定义端口。
在该步骤中,把(有源像素区)预留孔的上半部分Data端口称为Start Data,下半部分Data端口称为End Data,左半部分Gate端口称为Start Gate,右半部分Gate端口称为End Gate。
在步骤102,确定引导折线。
在该步骤中,在孔中间绘制一个闭合的椭圆,称之为引导折线(Guide Line),如图4所示。在EDA工具中,用一个N边形,逼近引导折线。N的数值可以调整,N越大,则整个椭圆越光滑。
在步骤103,对端口进行排序。
在该步骤中,对Start Data端口、End Data端口和Start Gate端口和End Gate端口分别进行排序,其中把Start Data端口和End Data端口分别按照横坐标进行从小到大排序,把Start Gate端口和End Gate端口分别按照纵坐标进行从小到大排序。
在步骤104,确定一组匹配的Data端口对的中心线。
在该步骤中,把引导折线(Guide Line)向外扩展一个布线间距,得到椭圆轨道,从尚未布线的Start Data和End Data中选取最中间的两对端口。分别从四个DATA端口中点引四条竖直方向的射线和椭圆求交点,四个交点把椭圆切成左、中、右三部分,为两对DATA端口分配左、右半椭圆轨道,如图5所示。
其中,对于布线间距的选择遵循以下原则:当本次布线为第一次布线时,那么该间距为该布线最小线宽的一半,否则为本次布线和上次布线的两种布线工艺层的最小线间距加上二者最小线宽之和的一半。
在步骤105,确定一组匹配的Gate端口对的中心线。
在该步骤中,把上一个步骤中得到的椭圆轨道向外扩展一个布线间距,从尚未布线的Start Gate和End Gate中选取位于最中间的两对端口,分别从四个端口中点引四条水平方向的射线和椭圆求交点,四个交点把椭圆轨道切成上、中、下三部分,为端口分配上、下椭圆轨道,如图6所示。
其中,对于布线间距的选择遵循以下原则:当本次布线为第一次布线时,那么该间距为该布线最小线宽的一半,否则为本次布线和上次布线的两种布线工艺层的最小线间距加上二者最小线宽之和的一半。
在步骤106,重复步骤104、105。
在该步骤中,重复步骤104、105,完成DATA和GATE交替布线。
其中,最后如果还有DATA端口没有布线,那么重复步骤104,如果还有GATE没有布线,那么重复步骤105。
下面结合具体的实施方式,详细地说明本发明的基于椭圆轨道的孔内源极栅极交替布线方法的应用过程。
(1)启动轨道布线命令,并设置布线参数;
在Aether FPD工具中启动Rail Routing命令,在相应页面中设置参数。图7为根据本发明的实施方式的布线工艺层设置示意图,如图7所示,设置了DATA和GATE的布线几何约束。图8为根据本发明的实施方式的设置两种布线工艺层的最小线间距的示意图,如图8所示,设置两种布线工艺层的最小线间距。图9为根据本发明的实施方式的端口选择页面的示意图,如图9所示,进行端口选择。
(2)选择需要进行布线操作的两组端口;
图10为根据本发明的实施方式的端口之间的预连线的示意图,其中端口之间的预连线为DATA->DATA和GATE->GATE端口之间的预连线。
(3)选择引导折线(Guide Line);
在选择好端口之后,指定预先画好的引导折线(Guide Line)图形,相应的引导折线(Guide Line)图形会高亮显示,如图11所示。
(4)根据设计需求,完成布线;
图12为根据本发明的实施方式的布线结果示意图。如果布线结果满足设计需求,即可点击生成布线的按钮完成布线。
本发明基于椭圆轨道使用两种布线工艺层同时完成像素区孔内源极、栅极布线。布线形态为源极、栅极交替布线。源极、栅极布线紧凑,两种布线工艺层之间的最小线间距可调,节省面板空间。
本领域普通技术人员可以理解:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种基于椭圆轨道的孔内源极栅极交替布线方法,其特征在于,包括以下步骤:
1)定义端口;
2)确定引导折线;
3)对端口进行排序;
4)确定一组匹配的Data端口对的中心线;
所述步骤4)进一步包括以下步骤:
41)把引导折线向外扩展一个布线间距,得到椭圆轨道;
42)从尚未布线的Start Data和End Data中选取最中间的两对端口;
43)分别从四个DATA端口中点引四条竖直方向的射线和椭圆求交点,四个交点把椭圆切成左、中、右三部分;
44)为两对DATA端口分配左、右半椭圆轨道;
5)确定一组匹配的Gate端口对的中心线;
6)生成布线轮廓。
2.根据权利要求1所述的基于椭圆轨道的孔内源极栅极交替布线方法,其特征在于,所述定义端口是指将预留孔的上半部分Data端口定义为Start Data,下半部分Data端口定义为End Data,左半部分Gate端口定义为Start Gate,右半部分Gate端口定义为End Gate。
3.根据权利要求1所述的基于椭圆轨道的孔内源极栅极交替布线方法,其特征在于,所述引导折线为闭合的椭圆。
4.根据权利要求1或2所述的基于椭圆轨道的孔内源极栅极交替布线方法,其特征在于,所述步骤3)对端口进行排序,是指把Start Data和End Data分别按照横坐标进行从小到大排序,把Start Gate和End Gate分别按照纵坐标进行从小到大排序。
5.根据权利要求1所述的基于椭圆轨道的孔内源极栅极交替布线方法,其特征在于,所述步骤5)进一步包括以下步骤:
61)把上一个布线步骤中得到的椭圆轨道向外扩展一个布线间距;
62)从尚未布线的Start Gate和End Gate中选取位于最中间的两对端口;
63)分别从四个端口中点引四条水平方向的射线和椭圆求交点,四个交点把椭圆轨道切成上、中、下三部分;
64)为两对Gate端口分配上、下椭圆轨道。
6.根据权利要求5所述的基于椭圆轨道的孔内源极栅极交替布线方法,其特征在于,所述布线间距的确定原则为:如果当前布线为第一次布线时,那么该间距为该布线最小线宽的一半,否则为当前布线和上次布线的两种布线工艺层的最小线间距加上二者最小线宽之和的一半。
7.根据权利要求1所述的基于椭圆轨道的孔内源极栅极交替布线方法,其特征在于,在所述生成布线轮廓的布线过程中,若最后剩余未布线端口为DATA端口,则确定一组匹配的Data端口对的中心线进行布线,若最后剩余未布线端口为GATE端口,则确定一组匹配的Gate端口对的中心线进行布线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810442081.9A CN108573968B (zh) | 2018-05-10 | 2018-05-10 | 一种基于椭圆轨道的孔内源极栅极交替布线方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810442081.9A CN108573968B (zh) | 2018-05-10 | 2018-05-10 | 一种基于椭圆轨道的孔内源极栅极交替布线方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108573968A CN108573968A (zh) | 2018-09-25 |
CN108573968B true CN108573968B (zh) | 2020-04-07 |
Family
ID=63572453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810442081.9A Active CN108573968B (zh) | 2018-05-10 | 2018-05-10 | 一种基于椭圆轨道的孔内源极栅极交替布线方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108573968B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109684754B (zh) * | 2018-12-28 | 2020-07-10 | 北京华大九天软件有限公司 | 一种异形版图中基于轨道的斜端口布线方法 |
CN112800702B (zh) * | 2021-02-03 | 2022-04-15 | 北京华大九天科技股份有限公司 | R角自动化布局布线方法及设备和存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106611086A (zh) * | 2016-12-26 | 2017-05-03 | 北京华大九天软件有限公司 | 一种版图的两组端口间进行布线的方法 |
US9853096B1 (en) * | 2015-09-18 | 2017-12-26 | Apple Inc. | Display with inactive area surrounded by active area |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4178090B2 (ja) * | 2003-09-19 | 2008-11-12 | シャープ株式会社 | 電極配線基板および表示装置 |
-
2018
- 2018-05-10 CN CN201810442081.9A patent/CN108573968B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9853096B1 (en) * | 2015-09-18 | 2017-12-26 | Apple Inc. | Display with inactive area surrounded by active area |
CN106611086A (zh) * | 2016-12-26 | 2017-05-03 | 北京华大九天软件有限公司 | 一种版图的两组端口间进行布线的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108573968A (zh) | 2018-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108573968B (zh) | 一种基于椭圆轨道的孔内源极栅极交替布线方法 | |
US10303840B2 (en) | Integrated circuit manufacture using direct write lithography | |
JP6254190B2 (ja) | 回路設計レイアウトにおける、チャネルに対する輻輳インジケータの表示 | |
CN107239617B (zh) | 一种异形版图中基于轨道的紧凑布线方法 | |
CN109800534B (zh) | Fpga设计电路图生成方法、装置、计算机设备及存储介质 | |
US20150138040A1 (en) | Multivision display control device and multivision system | |
CN110147632B (zh) | 一种考虑非均匀轨道和障碍物的拓扑匹配总线布线方法 | |
CN111368493A (zh) | 一种基于稀疏网格的自动版图布线生成方法 | |
DE112017007272T5 (de) | Anzeigesteuerungseinrichtung und Anzeigesteuerungsverfahren | |
CN107239618B (zh) | 一种异形版图中多端口跨障碍布线方法 | |
CN107895725B (zh) | 一种基于轨道同时连接源极栅极的紧凑布线方法 | |
CN110929470B (zh) | 版图优化方法 | |
CN106981923B (zh) | 电功率***中的监视设备 | |
CN100341387C (zh) | 在印刷电路板设计中自动生成器件标识的方法 | |
CN108763662B (zh) | 一种异形版图中基于轨道的多层重叠布线方法 | |
CN105631075B (zh) | 一种标准单元优化方法及*** | |
CN109684754B (zh) | 一种异形版图中基于轨道的斜端口布线方法 | |
CN113312867B (zh) | 一种对Finger晶体管自动进行偏置的方法 | |
CN108595378B (zh) | 一种异形版图中非正交端口的定义选择方法 | |
CN106445337A (zh) | 聚光灯效果的实现方法和装置 | |
CN109033544B (zh) | 一种依附像素区轮廓的布线方法 | |
US10755022B2 (en) | Electronic apparatus and layout method for integrated circuit | |
CN110543533B (zh) | 一种基础网格数据自动生成方法及装置 | |
JP3870478B2 (ja) | アイコン表示制御装置及び方法 | |
CN102376095B (zh) | 获取图像闭合区域的方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing Patentee after: Beijing Huada Jiutian Technology Co.,Ltd. Address before: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |