CN108540135B - 一种数模转换器及转换电路 - Google Patents
一种数模转换器及转换电路 Download PDFInfo
- Publication number
- CN108540135B CN108540135B CN201810377104.2A CN201810377104A CN108540135B CN 108540135 B CN108540135 B CN 108540135B CN 201810377104 A CN201810377104 A CN 201810377104A CN 108540135 B CN108540135 B CN 108540135B
- Authority
- CN
- China
- Prior art keywords
- voltage
- module
- digital
- switch
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明实施例提供一种数模转换器及转换电路,涉及集成电路领域,能够简化数模转换器的电路结构,以解决现有技术中数模转换器的IC尺寸过大的问题;该M位的数模转换器包括:高M‑N位的数模转换单元、电压转换单元、输出单元;高M‑N位的数模转换单元包括:高M‑N位分压产生模块、第一电压选择模块;第一电压选择模块基于高M‑N位数字信号从高M‑N位分压产生模块中选择第一电压从第一电压端输出;电压转换单元用于在第一开关模块和第二开关模块的控制下对电容模块进行充电,并通过电容模块将第二电压释放至第二电压端;输出单元基于低N位的数字信号对第一电压和第二电压进行控制,生成与M位数字信号对应的模拟电压信号。
Description
技术领域
本发明涉及集成电路领域,尤其涉及一种数模转换器及转换电路。
背景技术
数模转换器,又称D/A转换器,简称DAC,是一种将数字信号转换成模拟信号的装置。其中,电阻串分压型DAC是一种利用电阻分压来实现数字信号到模拟信号的转换,且电阻串分压型DAC因结构简单、毛刺小、线性度好等优点被应用于各类转换器电路中。但是,对于高位的电阻串分压型DAC而言,需要用到大量的电阻,例如,对于10位的电阻串分压型DAC来说,一般需要采用1024(210)个电阻、2048(211)个开关,从而导致DAC的结构复杂,使得芯片(IC)设计面积较大、成本较高;因此,优化DAC电路结构,减少开关、电阻的数量,是目前的一大挑战。
发明内容
本发明的实施例提供一种数模转换器及转换电路,能够简化数模转换器的电路结构,以解决现有技术中数模转换器的IC尺寸过大的问题。
为达到上述目的,本发明的实施例采用如下技术方案:
本发明实施例提供一种数模转换器,所述数模转换器为M位的数模转换器;所述数模转换器包括:高M-N位的数模转换单元、电压转换单元、输出单元;其中,M,N均为正整数,且M>N;所述高M-N位的数模转换单元包括:高M-N位分压产生模块、第一电压选择模块;所述第一电压选择模块基于M位数字信号中高M-N位数字信号从所述高M-N位分压产生模块中选择第一电压从第一电压端输出;所述电压转换单元包括第一开关模块、第二开关模块和电容模块;所述第一开关模块与所述高M-N位分压产生模块和所述电容模块连接,所述第二开关模块与所述电容模块、所述第一电压端、第二电压端连接;所述电压转换单元用于在所述第一开关模块和所述第二开关模块的控制下对所述电容模块进行充电,并在所述第一开关模块和所述第二开关模块控制下通过所述电容模块将第二电压释放至所述第二电压端;其中,所述第二电压与所述第一电压之差等于所述高M-N位分压产生模块中的步长电压;所述输出单元与所述第一电压端和所述第二电压端连接,基于所述M位数字信号中低N位的数字信号对所述第一电压端的第一电压和所述第二电压端的第二电压的输出进行控制,生成与所述M位数字信号对应的模拟电压信号并进行输出。
进一步的,所述高M-N位分压产生模块包括连接于高电位电压端和低电位电压端之间的串联电阻元件,所述串联电阻元件包括串联的2M-N个阻值相等的电阻。
进一步的,所述第一开关模块包括第一开关和第二开关;所述电容模块包括第一电容;所述第一电容的第一端通过所述第一开关与所述串联电阻元件中的第一节点连接,第二端通过所述第二开关与所述串联电阻元件中的第二节点连接;其中,所述第一节点和所述第二节点为所述串联电阻元件中任一电阻相邻两端的电压节点,且所述第二节点的电压大于所述第一节点的电压;所述第二开关模块包括第三开关和第四开关;所述第一电容的第一端还通过所述第三开关与所述第一电压端连接,所述第一电容的第二端还通过所述第四开关与所述第二电压端连接。
进一步的,所述电压转换单元还包括第二电容,所述第二电容的第一端接地,第二端连接于所述第一节点和所述第一开关之间;和/或,所述电压转换单元还包括第三电容,所述第三电容的第一端接地,第二端连接于所述第三开关和所述第一电压端之间。
进一步的,所述第一节点与所述第二节点为所述串联电阻元件中,从所述低电位电压端到所述高电位电压端方向上的第2N-1或第2N-1+1或第2N-1-1个电阻两端的电压节点。
进一步的,所述输出单元包括:具有N+1个正相输入端的缓冲电路,以及N个第二电压选择模块;所述缓冲电路的N+1个输入端分别为{Vin1、Vin2……Vin(N+1)};所述N个第二电压选择模块均与所述第一电压端和所述第二电压端连接,且所述N个第二电压选择模块与所述缓冲电路的N个不同的正相输入端{Vin1、Vin2……VinN}分别连接,用于根据所述M位数字信号中低N位的数字信号选择将所述第一电压端的第一电压或所述第二电压端的第二电压输出至所述缓冲电路中对应的正相输入端;所述缓冲电路的正相输入端Vin(N+1)与所述第一电压端连接,所述缓冲电路的反相输入端与输出端连接;且所述缓冲电路的正相输入端{Vin1、Vin2……Vin(N+1)}对应的N+1个支路的差分对管的宽长比的比值为2N-1:2N -2……21:20:1。
进一步的,所述第一电压选择模块为M-N位的二进制开关树。
进一步的,M=8、9、10、11或12。
进一步的,N=2、3或4。
本发明实施例另一方面还提供一种转换电路,包括前述的数模转换器。
本发明实施例提供一种数模转换器及转换电路,该M位的数模转换器包括:高M-N位的数模转换单元、电压转换单元、输出单元;其中,M,N均为正整数,且M>N;其中,高M-N位的数模转换单元包括:高M-N位分压产生模块、第一电压选择模块;第一电压选择模块基于M位数字信号中高M-N位数字信号从高M-N位分压产生模块中选择第一电压从第一电压端输出;电压转换单元包括第一开关模块、第二开关模块和电容模块;第一开关模块与高M-N位分压产生模块和电容模块连接,第二开关模块与电容模块、第一电压端、第二电压端连接;电压转换单元用于在第一开关模块和第二开关模块的控制下对电容模块进行充电,并在第一开关模块和第二开关模块控制下通过电容模块将第二电压释放至第二电压端;其中,第二电压与第一电压之差等于高M-N位分压产生模块中的步长电压;输出单元与第一电压端和第二电压端连接,基于M位数字信号中低N位的数字信号对第一电压端的第一电压和第二电压端的第二电压进行控制,生成与M位数字信号对应的模拟电压信号并进行输出。
综上所述,对于M位的数模转换器而言,现有技术中一般需要采用约2M个电阻、2M+1个开关,而采用本发明中的技术方案,采用高M-N位的数模转换单元以及电压转换单元、输出单元即可实现现有技术中10bit精度的数模转换,其中本发明中采用高M-N位的数模转换单元相当于一个M-N位的数模转换器,仅需采用约2M-N个电阻、2M-N+1个开关,这样一来,相比于现有技术而言,本发明中的设计方案,能够大幅降低电阻和开关的使用数量(减少约2M-2M-N个电阻、2M+1-2M-N+1个开关),从而简化了数模转换器的电路结构,并且为减小数模转换器的IC尺寸提供了可能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种数模转换器的结构示意图;
图2为本发明实施例提供的另一种数模转换器的结构示意图;
图3为本发明实施例提供的一种数模转换器中的部分器件的结构示意图;
图4为本发明实施例提供的另一种数模转换器的结构示意图;
图5为本发明实施例提供的另一种数模转换器的结构示意图。
附图标记:
01-数模转换器;10-高M-N位的数模转换单元;101-高M-N位分压产生模块;102-第一电压选择模块;20,20’-电压转换单元;201-第一开关模块;202-第二开关模块;203-电容模块;30-输出单元;301-第二电压选择模块;302-缓冲电路;Vrefl-低电位电压端;Vrefh-高电位电压端;VLSB-步长电压;S1-第一开关;S2-第二开关;S3-第三开关;S4-第四开关;C1-第一电容;C2-第二电容;C3-第三电容;O1-第一节点;O2-第二节点;VL-第一电压端;VH-第二电压端。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种数模转换器,该数模转换器为M位的数模转换器;如图1所示,该数模转换器01包括:高M-N位的数模转换单元10、电压转换单元20、输出单元30;其中,M,N均为正整数,且M>N。
需要说明的是,本发明中对于M,N的具体取值不作具体限定,实际中根据需要选择设置即可,当然一般优选的,可以选取M=8、9、10、11或12,N=2、3或4;为了清楚、简单的对本发明中的M位的数模转换器进行进一步的说明,以下实施例均是以M=10,N=3;即M-N=7为例对本发明进行说明。
具体的,可参考图1,高7(M-N)位的数模转换单元10包括:高7(M-N)位分压产生模块101、第一电压选择模块102;第一电压选择模块101基于10(M)位数字信号中高7(M-N)位数字信号从高7(M-N)位分压产生模块中选择第一电压从第一电压端VL输出。
电压转换单元20包括第一开关模块201、第二开关模块202和电容模块203;第一开关模块201与高7(M-N)位分压产生模块101和电容模块203连接,第二开关模块202与电容模块203、第一电压端VL、第二电压端VH连接;该电压转换单元20用于在第一开关模块201和第二开关模块202的控制下对电容模块203进行充电,并在第一开关模块201和第二开关模块202控制下通过电容模块203将第二电压释放至第二电压端VH;其中,第二电压与第一电压之差等于高7(M-N)位分压产生模块101中的步长电压VLSB。
输出单元30与第一电压端VL和第二电压端VH连接,基于10(M)位数字信号中低3(N)位的数字信号对第一电压端VL的第一电压和第二电压端VH的第二电压的输出进行控制,生成与10(M)位数字信号对应的模拟电压信号,通过输出端Vout进行输出。
综上所述,对于10(M)位的数模转换器而言,现有技术中一般需要采用约1024(2M)个电阻、2048(2M+1)个开关,而采用本发明中的技术方案,采用高7(M-N)位的数模转换单元以及电压转换单元、输出单元即可实现现有技术中10bit精度的数模转换,其中本发明中采用高7(M-N)位的数模转换单元相当于一个7(M-N)位的数模转换器,仅需采用约128(2M-N)个电阻、256(2M-N+1)个开关,这样一来,相比于现有技术而言,本发明中的设计方案,能够大幅降低电阻和开关的使用数量(减少约896=2M-2M-N个电阻、1792=2M+1-2M-N+1个开关),从而简化了数模转换器的电路结构,并且为减小数模转换器的IC尺寸提供了可能。
以下对高M-N位的数模转换单元10、电压转换单元20、输出单元30的具体设置方式做进一步的说明。
具体的,对于高M-N位的数模转换单元10而言,如图2所示,该高M-N位的数模转换单元10中的高M-N位分压产生模块101包括:连接于高电位电压端Vrefh和低电位电压端Vrefl之间的串联电阻元件,该串联电阻元件包括串联的2M-N个阻值相等的电阻;示意的,如图2中所述的,高7位的分压产生模块中串联电阻元件包括串联的27=128个阻值相等的电值R0、R1、R2、R3……R127。
当然,应当理解到,对于包括2M-N个阻值相等的电阻的串联电阻元件而言,其具有2M-N+1个不同的电压节点,任意相邻的两个电阻之间具有一个电压节点,高电位电压端Vrefh和低电位电压端Vrefl分别相当于一个电压节点。
另外,本发明中对于高M-N位的数模转换单元10中第一电压选择模块102的具体设置情况不作限定,可以如图3所示,为M-N位的二进制开关树(图3中示意的给出了7位的二进制开关树的结构示意图)。
对于电压转换单元20而言,如前述该电压转换单元20包括:电压转换单元20包括第一开关模块201、第二开关模块202和电容模块203;具体的,可参考图2,第一开关模块201包括第一开关S1和第二开关S2;电容模块203包括第一电容C1;第二开关模块202包括第三开关S3和第四开关S4。
其中,第一电容C1的第一端A1通过第一开关S1与串联电阻元件中第一节点O1连接,第二端A2通过第二开关S2与串联电阻元件中第二节点O2连接;其中,第一节点S1和第二节点S2为串联电阻元件中任一电阻相邻两端的电压节点,且第二节点O2的电压大于第一节点O1的电压,也即第二节点O2的电压与第一节点O1的电压之差为串联电阻元件中的步长电压VLSB。
另外,参考图2,该第一电容C1的第一端A1还通过第三开关S3与第一电压端VL连接,该第一电容C1的第二端A2还通过第四开关S4与第二电压端VH连接。
在此基础上,为了保证整个电压转换单元20的稳定性,减小尖峰电压,使得上述第一电容C1上的电压能够稳定输出,如图4所示,该电压转换单元20还可以包括第二电容C2,该第二电容C2的第一端接地,第二端连接于第一节点O1和第一开关S1之间;同理,更进一步的,该电压转换单元还可以包括第三电容C3,第三电容C3的第一端接地,第二端连接于第三开关S3和第一电压端VL之间。
此处需要说明的是,上述第一节点S1和第二节点S2可以为串联电阻元件中任一电阻相邻两端的电压节点;但是,考虑到实际制作中的工艺误差,尽可能的减小的步长电压VLSB的误差,本发明优选的,采用选取位于串联电阻元件中部的电阻相邻两端的电压节点,由于串联电阻元件中部到低电位电压端Vrefl之间的电阻个数与到高电位电压端Vrefh之间的电阻个数近似相等,从而可以平衡或抵消部分误差;例如,可以选取串联电阻元件中,从低电位电压端Vrefl到高电位电压端Vrefh方向上的第2N-1或第2N-1+1或第2N-1-1个电阻两端的电压节点;示意的,可参考图2或图4中高7位的分压产生模块101中串联电阻元件中第65(27-1+1)个电阻R64两端的第一节点O1的电压V64和第二节点O2的电压V65,当然,第二节点O2的电压V65与第一节点O1的电压V64之差(即,V65-V64)为该串联电阻元件中的步长电压VLSB。
具体的,以图4中示出的第一节点O1的电压V64和第二节点O2的电压V65为例,以下对电压转换单元20的工作过程做进一步的说明。
首先,闭合第一开关模块201中的第一开关S1和第二开关S2闭合,断开第二开关模块202中的第三开关S3和第四开关S4,第一电容C1的第一端A1的电压为第一节点O1的电压V64,第二端A2的电压为第二节点O2的电压V65,第一电容C1两端的电压差为:V65-V64(也即一个步长电压VLSB)。
然后,断开第一开关模块201中的第一开关S1和第二开关S2闭合,闭合第二开关模块202中的第三开关S3和第四开关S4,此时,第一电容C1的第一端A1的电压由V64转变为第一电压端VL的第一电压(其电压变化为VL-V64),由于第一电容C1上的电荷不能跳变,因此,此时第一电容C1的第二端A2的电压会在V65的基础上产生相同的电压变化(VL-V64)达到VL+V65-V64(也即第二电压),通过第二电压端VH输出至输出单元30。
当然,此处应当理解到,第二电压端VH的第二电压(VL+V65-V64)与第一电压端VL的第一电压之差为V65-V64,为一个步长电压VLSB。另外,需要说明的是,本文中,出于简单、清楚的目的,将表示第一电压端的VL,某些时候也用作表示第一电压,将表示第二电压端的VH,某些时候也用作表示第二电压,而不应被看作标记错误。
在此基础上,对于输出单元30而言,如图4所示,输出单元30包括:3(N)个第二电压选择模块301,以及具有4(N+1)个正相输入端的缓冲电路302,该缓冲电路302的4(N+1)个输入端分别为{Vin1、Vin2、Vin3、Vin4}。
具体的,参考图4,N个第二电压选择模块301均与电压转换单元30的第一电压端VL和第二电压端VH连接,且N个第二电压选择模块301与缓冲电路302的3(N)个不同的正相输入端{Vin1、Vin2、Vin3}分别连接,用于根据10(M)位数字信号中低3(N)位的数字信号选择将第一电压端VL的第一电压或第二电压端VH的第二电压输出至缓冲电路302中对应的正相输入端。
也就是说,通过每一第二电压选择模块301选择将与其连接的第一电压端VL的第一电压或第二电压端VH的第二电压输出至缓冲电路302中对应的正相输入端;具体的,可以是当第二电压选择模块301接收到0数字信号,则选择将第一电压端VL的第一电压输出至缓冲电路中对应的正相输入端;当第二电压选择模块301接收到1数字信号,则选择将第二电压端VH的第二电压输出至缓冲电路中对应的正相输入端。
另外,如图4所示,缓冲电路302的正相输入端Vin(N+1))与第一电压端VL连接,该缓冲电路302的反相输入端与输出端(作为该数模转换器的输出端Vout)连接;并且缓冲电路302的正相输入端{Vin1、Vin2……Vin(N+1)}对应的N+1个支路的差分对管的宽长比(W/L)的比值为(2N-1:2N-2……21:20:1),示意的,参考图4中(N=3),缓冲电路302的正相输入端{Vin1、Vin2、Vin3、Vin4}对应的4个支路的差分对管的宽长比(W/L)的比值为4:2:1:1。
此处需要说明的是,在实际的制作中,上述第二电压选择模块301可以为CMOS传输门开关,通过控制该CMOS传输门开关可以选择将第一电压端VL的第一电压或第二电压端VH的第二电压输出至缓冲电路302中对应的正相输入端;输出单元30可以为多输入缓冲器(Buffer);但本发明并不限制于此。
以下对输出单元30的工作过程做进一步的说明。
参考图4示出的,包括高7为的数模转换单元以及低3位的输出单元30的10位的数模转换器,结合下表:
上表中,D2D1D0对应10位数字信号中低3位的数字信号,参考上表,其中“0”则表示通过第二电压选择模块301将第一电压VL输出至缓冲电路302对应的正相输入端,“1”则表示通过第二电压选择模块301将第二电压VH输出至缓冲电路302对应的正相输入端,结合上表与图4,上述D2与输入端Vin1对应,D1与输入端Vin2对应,D0输入端Vin3对应,输入端Vin4直接输入第一电压VL;正相输入端{Vin1、Vin2、Vin3、Vin4}对应的4个支路的差分对管的宽长比(W/L)的比值为4:2:1:1。
结合前述的内容可知,通过高7位的数模转换单元可以输出10位数字信号中任意的高7位数字信号(1111111***~0000000***),该高7位数字信号对应的128个不同的模拟电压信号;对于10位数字信号中低3位的数字信号(***)可以参考上表对应的000~111。
应当理解到,第二电压VH为第一电压VL与步长电压VLSB之和,按照缓冲电路中4个支路的差分对管的宽长比(W/L)的比值为4:2:1:1的设计方式,能够将步长电压进行对应等比例的分配,从而实现精度为:VLSB/(4+2+1+1)的数模转换;例如,步长电压VLSB=1v的情况下,该数模转换器的调节精度为0.125v。
示意的,参考图4,以低电位电压端Vrefl为0v,高电位电压端Vrefh为127v,串联电阻元件包括串联的127个阻值均为1Ω的电阻为例;应当理解到,此时该高7位的分压产生模块中的步长电压VLSB为1v(V65-V64=1v);该数模转换器的调节精度为0.125v;在此情况下,对于10位数字信号而言,可以通过高7位的数模转换单元获取0、1v、2v……127v不同的模拟电压;并通过低3位的输出单元获取10位数字信号对应的模拟电压。
具体的,以10位数字信号为1111111001(转为为十进制等于1107)为例,通过高7位的数模转换单元获取高7为的数字信号1111111对应的第一电压VL为V127=127v;此时第二电压VH为128v(也即,127+1=128);在此情况下,该数模转换器的调节精度为0.125v;结合上表中对于低三位为001数字信号而言,输出电压Vout=7/8VL+1/8VH=7/8×127+1/8×128=127.125;可以比较到:该数值与10位的数字信号1111111001转化为十进制(1017)与调节精度为(0.125)的乘积(1017×0.125)相等,也即可以本发明中的数模转换器可以正常准确的输出10位的数字信号;当然,实际中可以根据需要选择适当调节精度的设置,此处仅是示意的说明,本发明对此不作具体限定,例如该调节精度可以为1、2、3等任意值。
另外,还需要说明的是,本申请的发明人在设计上述数模转器的同时,还设计的一种如图5所示的数模转换器,该数模转换器与前述的图4(或图2)中示出的数模转换器相比,区别仅在于电压转换单元,图5中的电压转换单元20’采用运算放大器的形式获取第二电压VH,而图4(或图2)中电压转换单元20采用电容配合开关的控制获取第二电压VH。
两者相比于现有技术传统的数模转器而言,均能够大幅降低电阻和开关的使用数量,从而简化了数模转换器的电路结构,减小数模转换器的IC尺寸;但是对比图5和图4两种数模转器,应当理解到,图5中数模转器的电压转换单元20’采用运算放大器的设计方案,相比于图4中数模转器的电压转换单元20采用电容配合开关的方案而言,由于运算放大器占据相对较大的面积,而采用电容配合开关的设计,可以进一步的简化数模转换器的电路结构,并且能够进一步的减小数模转换器的IC尺寸。
本发明实施例还提供一种转换电路,包括前述的数模转换器,具有与前述实施例提供的栅数模转换器相同的结构和有益效果。由于前述实施例已经对数模转换器的结构和有益效果进行了详细的描述,此处不再赘述。
需要说明的是,在本发明实施例中,对于转换电路的具体应用领域不作限定,实际中可以根据需要选择相应的应用领域;例如,可以应用至显示装置中,尤其针对大尺寸的AMOLED(Active Matrix Organic Light Emitting Diode,有源矩阵有机发光二极管)显示装置,其源极驱动电路(Source Drive IC)每个列驱动电路具有数百甚至上千个数模转换器;当然还可以是其他的应用领域。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种数模转换器,其特征在于,所述数模转换器为M位的数模转换器;所述数模转换器包括:高M-N位的数模转换单元、电压转换单元、输出单元;其中,M,N均为正整数,且M>N;
所述高M-N位的数模转换单元包括:高M-N位分压产生模块、第一电压选择模块;所述第一电压选择模块基于M位数字信号中高M-N位数字信号从所述高M-N位分压产生模块中选择第一电压从第一电压端输出;
所述电压转换单元包括第一开关模块、第二开关模块和电容模块;所述第一开关模块与所述高M-N位分压产生模块和所述电容模块连接,所述第二开关模块与所述电容模块、所述第一电压端、第二电压端连接;所述电压转换单元用于在所述第一开关模块和所述第二开关模块的控制下对所述电容模块进行充电,并在所述第一开关模块和所述第二开关模块控制下通过所述电容模块将第二电压释放至所述第二电压端;其中,所述第二电压与所述第一电压之差等于所述高M-N位分压产生模块中的步长电压;
所述输出单元与所述第一电压端和所述第二电压端连接,基于所述M位数字信号中低N位的数字信号对所述第一电压端的第一电压和所述第二电压端的第二电压的输出进行控制,生成与所述M位数字信号对应的模拟电压信号并进行输出。
2.根据权利要求1所述的数模转换器,其特征在于,所述高M-N位分压产生模块包括连接于高电位电压端和低电位电压端之间的串联电阻元件,所述串联电阻元件包括串联的2M -N个阻值相等的电阻。
3.根据权利要求2所述的数模转换器,其特征在于,所述第一开关模块包括第一开关和第二开关;所述电容模块包括第一电容;
所述第一电容的第一端通过所述第一开关与所述串联电阻元件中的第一节点连接,第二端通过所述第二开关与所述串联电阻元件中的第二节点连接;其中,所述第一节点和所述第二节点为所述串联电阻元件中任一电阻相邻两端的电压节点,且所述第二节点的电压大于所述第一节点的电压;
所述第二开关模块包括第三开关和第四开关;
所述第一电容的第一端还通过所述第三开关与所述第一电压端连接,所述第一电容的第二端还通过所述第四开关与所述第二电压端连接。
4.根据权利要求3所述的数模转换器,其特征在于,所述电压转换单元还包括第二电容,所述第二电容的第一端接地,第二端连接于所述第一节点和所述第一开关之间;
和/或,所述电压转换单元还包括第三电容,所述第三电容的第一端接地,第二端连接于所述第三开关和所述第一电压端之间。
5.根据权利要求3所述的数模转换器,其特征在于,所述第一节点与所述第二节点为所述串联电阻元件中,从所述低电位电压端到所述高电位电压端方向上的第2N-1或第2N-1+1或第2N-1-1个电阻两端的电压节点。
6.根据权利要求1所述的数模转换器,其特征在于,所述输出单元包括:具有N+1个正相输入端的缓冲电路,以及N个第二电压选择模块;
所述缓冲电路的N+1个输入端分别为{Vin1、Vin2……Vin(N+1)};
所述N个第二电压选择模块均与所述第一电压端和所述第二电压端连接,且所述N个第二电压选择模块与所述缓冲电路的N个不同的正相输入端{Vin1、Vin2……VinN}分别连接,所述N个第二电压选择模块用于根据所述M位数字信号中低N位的数字信号选择将所述第一电压端的第一电压或所述第二电压端的第二电压输出至所述缓冲电路中对应的正相输入端;
所述缓冲电路的正相输入端Vin(N+1)与所述第一电压端连接,所述缓冲电路的反相输入端与输出端连接;且所述缓冲电路的正相输入端{Vin1、Vin2……Vin(N+1)}对应的N+1个支路的差分对管的宽长比的比值为2N-1:2N-2……21:20:1。
7.根据权利要求1所述的数模转换器,其特征在于,所述第一电压选择模块为M-N位的二进制开关树。
8.根据权利要求1-7任一项所述的数模转换器,其特征在于,M=8、9、10、11或12。
9.根据权利要求1-7任一项所述的数模转换器,其特征在于,N=2、3或4。
10.一种转换电路,其特征在于,包括权利要求1-9任一项所述的数模转换器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810377104.2A CN108540135B (zh) | 2018-04-24 | 2018-04-24 | 一种数模转换器及转换电路 |
PCT/CN2019/078476 WO2019205833A1 (zh) | 2018-04-24 | 2019-03-18 | 数模转换器、转换电路及显示装置 |
US16/489,150 US11025266B2 (en) | 2018-04-24 | 2019-03-18 | Digital-to-analog converter, conversion circuit and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810377104.2A CN108540135B (zh) | 2018-04-24 | 2018-04-24 | 一种数模转换器及转换电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108540135A CN108540135A (zh) | 2018-09-14 |
CN108540135B true CN108540135B (zh) | 2020-05-05 |
Family
ID=63478834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810377104.2A Active CN108540135B (zh) | 2018-04-24 | 2018-04-24 | 一种数模转换器及转换电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11025266B2 (zh) |
CN (1) | CN108540135B (zh) |
WO (1) | WO2019205833A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108540135B (zh) | 2018-04-24 | 2020-05-05 | 京东方科技集团股份有限公司 | 一种数模转换器及转换电路 |
CN111292671B (zh) * | 2020-03-31 | 2023-09-29 | 京东方科技集团股份有限公司 | 数据驱动电路及其驱动方法、和显示装置 |
CN113162623B (zh) * | 2021-04-21 | 2023-10-20 | 北京大学 | 一种基于电阻分压和电容积分的转换电路和数模转换器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103414472A (zh) * | 2013-08-02 | 2013-11-27 | 电子科技大学 | 一种n位数模转换器及其红外焦平面阵列读出电路 |
CN107809251A (zh) * | 2017-11-22 | 2018-03-16 | 京东方科技集团股份有限公司 | 一种数模转换电路及其方法、显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100708939B1 (ko) * | 2005-08-08 | 2007-04-17 | 삼성전기주식회사 | 디지털/아날로그 변환기 |
KR20080036607A (ko) * | 2005-12-08 | 2008-04-28 | 로무 가부시키가이샤 | 차지 펌프 회로, lcd 드라이버 ic, 및 전자 기기 |
US7283079B2 (en) * | 2006-01-03 | 2007-10-16 | Analog Devices, Inc | Digital to analog converter having a single cyclic resistor string and multiple current sources |
KR100892250B1 (ko) * | 2007-08-22 | 2009-04-09 | 한국과학기술원 | 디스플레이 구동 장치 |
JP6601477B2 (ja) * | 2017-11-16 | 2019-11-06 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
CN108540135B (zh) | 2018-04-24 | 2020-05-05 | 京东方科技集团股份有限公司 | 一种数模转换器及转换电路 |
-
2018
- 2018-04-24 CN CN201810377104.2A patent/CN108540135B/zh active Active
-
2019
- 2019-03-18 US US16/489,150 patent/US11025266B2/en active Active
- 2019-03-18 WO PCT/CN2019/078476 patent/WO2019205833A1/zh active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103414472A (zh) * | 2013-08-02 | 2013-11-27 | 电子科技大学 | 一种n位数模转换器及其红外焦平面阵列读出电路 |
CN107809251A (zh) * | 2017-11-22 | 2018-03-16 | 京东方科技集团股份有限公司 | 一种数模转换电路及其方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US11025266B2 (en) | 2021-06-01 |
CN108540135A (zh) | 2018-09-14 |
WO2019205833A1 (zh) | 2019-10-31 |
US20210013899A1 (en) | 2021-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100814255B1 (ko) | 디지털-아날로그 변환기 | |
US8830103B2 (en) | D/A converter | |
US10090852B2 (en) | Input circuit for a dynamic comparator | |
CN108540135B (zh) | 一种数模转换器及转换电路 | |
US9065477B2 (en) | Linear and DC-accurate frontend DAC and input structure | |
KR20180122235A (ko) | 연속적인 근사 레지스터 아날로그 디지털 변환 장치 | |
US10305505B1 (en) | Interpolation digital-to-analog converter (DAC) | |
US7030799B2 (en) | Current-steering digital-to-analog converter | |
US8390264B2 (en) | Differential reference voltage generator | |
US8941520B2 (en) | Resistor-based Σ-ΔDAC | |
CN108599771B (zh) | 数模转换电路、方法和显示装置 | |
US6437724B1 (en) | Fully differential flash A/D converter | |
US6958720B1 (en) | Fine string compensation to minimize digital to analog converter differential nonlinearity error | |
Parmar et al. | R-2R ladder circuit design for 32-bit digital-to-analog converter (DAC) with noise analysis and performance parameters | |
CN101399547B (zh) | 数字/模拟转换器与数字信号转换至模拟信号的方法 | |
US7916059B2 (en) | Digital-analog conversion device and method for the digital-analog conversion | |
JP4681622B2 (ja) | Ad変換器 | |
EP0952672A2 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
WO2020257964A1 (en) | A digital-to-analog converter | |
US20230318615A1 (en) | Oversampled analog to digital converter | |
CN111313901B (zh) | 具有抖动功能的阈值电压产生电路、FlashADC及流水线ADC | |
US7864092B2 (en) | Thermo-decoder circuit | |
Kumar | A 1-V, 10-bit, 250 MS/s, Current-Steering Segmented DAC for Video Applications | |
TWI727204B (zh) | 管線化類比數位轉換器 | |
JP5226085B2 (ja) | デジタル/アナログ変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |