CN108519725B - 组合掩膜版、半导体器件及其形成方法 - Google Patents
组合掩膜版、半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN108519725B CN108519725B CN201810361918.7A CN201810361918A CN108519725B CN 108519725 B CN108519725 B CN 108519725B CN 201810361918 A CN201810361918 A CN 201810361918A CN 108519725 B CN108519725 B CN 108519725B
- Authority
- CN
- China
- Prior art keywords
- array
- mask
- layer
- pattern
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 126
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 230000000873 masking effect Effects 0.000 claims abstract description 76
- 230000002093 peripheral effect Effects 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims description 44
- 238000000206 photolithography Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 26
- 238000001259 photo etching Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000000694 effects Effects 0.000 claims description 6
- 239000011800 void material Substances 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims 7
- 238000000151 deposition Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 257
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 238000001459 lithography Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000032823 cell division Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electron Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明提供了一种组合掩膜版、半导体器件及其形成方法。第一掩膜版的第一线条和第二掩膜版的第二线条界定出内围阵列在由第三掩膜版的掩蔽图形所界定出的阵列区的区域范围内,并利用第三掩膜版的掩蔽图形和从内围阵列延伸出的第二线条进一步界定出边缘分格,如此即能够准确的界定出分格阵列,而不会额外界定出不希望界定出的分格。因此,在利用该组合掩膜版形成半导体器件时,相应的能够准确的制备出通孔阵列,而不会额外制备出不希望形成的孔。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种组合掩膜版以及一种半导体器件及其形成方法。
背景技术
随着半导体技术的不断进步,半导体器件的工艺节点正不断减小,这也相应的使光刻工艺的窗口越来越小。基于此,双重图形的光刻技术被提出。例如,可利用双重图形的光刻技术制备出更为密集且尺寸更小的孔 (Hole)阵列。
具体的,用于界定出孔阵列的光刻工艺中,通常需要采用两个掩膜版,两个掩膜版上分别形成有两种沿着不同方向延伸的线条,从而在将两个掩膜版叠加以定义出的孔阵列时,两个掩膜版上的两种线条相交以界定出多个分格,一个分格即可对应一个孔。其中,在界定分格时,为确保所界定出的分格数量/位置能够与需形成的孔阵列对应,通常是使界定出的分格数量大于孔阵列中的孔数量,即界定出的多个分格中部分分格构成分格阵列,以对应所述孔阵列,以及多于分格阵列的分格排布在所述分格阵列的***。为此,两个掩膜版上的两种线条均是从分格阵列的阵列区延伸至非阵列区中,从而可确保在阵列区中能够界定出分格阵列。
此时,还需利用一个掩蔽掩膜版遮盖非阵列区中多余的分格,从而确保仅在阵列区中界定出分格阵列,而不会界定出非分格阵列的分格。然而,由两种线条相交所界定出的分格阵列,其边界形状不一定为直线型边界,当分格阵列的边界形状为波浪型边界时,即意味着有不需要的分格嵌入到分格阵列中,因此所述掩蔽掩膜版在靠近分格阵列的边界形状也相应的为波浪型边界,以掩蔽不希望界定出的分格。
然而,在结合掩蔽掩膜版执行光刻工艺时,由于光刻工艺的对准精度的限制,极易发生三个掩膜版之间存在位置偏差,从而将导致掩蔽掩膜版在遮盖分格阵列的边界时也产生位置偏差,进而无法完全遮盖不希望界定出的分格,该不希望界定出的分格被暴露出后,将进一步导致后续形成不希望形成的孔。
发明内容
本发明的目的在于提供一种组合掩膜版,以解决现有的组合掩膜版容易界定出不希望形成的分格。
本发明的另一目的在于提供一种半导体器件的形成方法,利用以上所述的组合掩膜版形成一通孔阵列在衬底中,并能够避免在衬底中额外形成不希望形成的孔。从而使所形成的半导体器件具备较好的品质。
在本发明提供的组合掩膜版中,第一掩膜版的第一线条仅对应在阵列区而未延伸至非阵列区中,从而在与第二掩膜版的第二线条相互叠加时,可界定出一围内阵列,所述内围阵列分布在由第三掩膜版的掩蔽图形所界定出的阵列区的区域范围内,并利用第三掩膜版的掩蔽图形的边界和进一步从内围阵列延伸出的第二线条,共同界定出边缘分格。如此,即可在第一掩膜版、第二掩膜版和第三掩膜版的相互叠加作用下,能够准确的界定出希望形成的分格用于构成分格阵列,而不是额外界定出不希望形成的分格。
可见,利用本发明提供的组合掩膜版形成半导体器件时,即使受到光刻工艺精度的限制,仍然能够在半导体器件的衬底中准确形成通孔阵列,而不会额外制备出不希望形成的通孔。
附图说明
图1a为一种组合掩膜版的结构示意图;
图1b为图1a所示的一种组合掩膜版其第一掩膜版和第二掩膜版相互叠加之后的掩膜图形;
图2a为利用图1a所示的组合掩膜版形成通孔阵列的结构示意图;
图2b为图2a所示的通孔阵列沿着aa’方向的剖面示意图;
图3a为本发明实施一中的组合掩膜版的结构示意图;
图3b为图3a所示的本发明实施例一中的组合掩膜版其第一掩膜版和第二掩膜版相互叠加之后的掩膜图形;
图3c为图3a所示的本发明实施例一中的组合掩膜版在其三个掩膜版相互叠加之后的掩膜图形;
图4a为本发明实施二中的组合掩膜版的结构示意图;
图4b为图4a所示的本发明实施例二中的组合掩膜版其第一掩膜版和第二掩膜版相互叠加之后的掩膜图形;
图4c为图4a所示的本发明实施例二中的组合掩膜版在其三个掩膜版相互叠加之后的掩膜图形;
图5为本发明实施例三中的半导体器件的形成方法的流程示意图;
图6为本发明实施例三中的半导体器件的形成方法在步骤S200中的子步骤的流程示意图;
图7a、图9a~13a和图15a~17a为本发明实施三中的半导体器件的形成方法在其制备过程中的俯视图;
图7b、图8、图9b~13b、图14、图15b~17b为本发明实施三中的半导体器件的形成方法在其制备过程中沿着bb’方向的剖面示意图;
图18为本发明实施例四中的半导体器件的形成方法在步骤S200中的子步骤的流程示意图;
图19a~20a、图22a~23a和图25a~28a为本发明实施例四中的半导体器件的形成方法在其制备过程中的俯视图;
图19b~20b、图21、图22b~23b、图24和图25b~28b为本发明实施例四中的半导体器件的形成方法在其制备过程中沿着bb’方向的剖面示意图。
其中,附图标记如下:
10A-第一掩膜版; 11A-第一线条;
10B-第二掩膜版; 11B-第二线条;
10C-第三掩膜版; 11C-掩蔽图形;
H-对应分格阵列的分格; H’-非对应分格阵列的分格;
G-冗余分格; 20-衬底;
21-对应通孔阵列的通孔; 22-冗余孔;
100A/200A-第一掩膜版; 110A/210A-第一线条;
120A-第一***图形; 130A-矩形空旷区;
131-第一空旷区直边; 132-第二空旷区直边
100B/200B-第二掩膜版; 110B/210B-第二线条;
120B-第二***图形;
100C/200C-第三掩膜版; 110C/210C-掩蔽图形;
300-衬底; 310-基底;
311-接触部; 320-绝缘介质层;
330-掩膜层; 340-图形调整层;
350-第一图形转移层;
351-第一转移底层; 352-第一转移媒介层;
350a-第一沟槽; 350b-第一线条图形;
360-第二图形转移层;
361-第一转移底层; 362-第一转移媒介层;
363-第二转移底层; 364-第二转移媒介层;
360a-第二沟槽; 360b-第二线条图形;
410-第一光刻胶层; 411-第一光刻线条;
420-第二光刻胶层; 421-第二光刻线条;
430-掩蔽膜层;
510-第一辅助线条; 520-第二辅助线条;
610a-第一界定环; 610-第一界定线;
620-第二界定线; 630-掩蔽膜层;
710-辅助掩蔽图形;
P-阵列区; H1-第一分格;
H2-第二分格; HE-边缘分格;
O1-内围类圆形开口; OE-边缘类圆形开口;
M1-内围开口; ME-边缘开口;
T1-内围通孔; TE-边缘通孔;
LE-冗余线条;
E-矩形暴露区;
E1-第一暴露区直边; E2-第二暴露区直边;
AR-内围阵列; AR-T-非直线型边界;
D1-第一暴露区直边与最靠近的第一线条之间的宽度尺寸;
D2-相邻两条第一线条之间的宽度尺寸;
D3-靠近第二暴露区直边的边缘分格的最大宽度尺寸;
D4-第一分格的最大宽度尺寸;
W1-第一空隙宽度尺寸;
W2-第二空隙宽度尺寸;
W3-第三空隙宽度尺寸。
具体实施方式
如背景技术所述,目前在利用组合掩膜版定义出孔图形时,通常是利用双重图形界定出多个分格,从而可通过界定出的分格进一步形成孔。此外,为确保仅在阵列区中界定出分格,而不会形成非对应分格阵列的分格,通常还需要再采用一另外的掩膜版以遮蔽非对应分格阵列的分格,如此即可最终界定出分格阵列。
图1a为一种组合掩膜版的结构示意图,用于在一阵列区中界定出分格阵列。图1b为图1a所述的一种组合掩膜版其第一掩膜版和第二掩膜版相互叠加之后的掩膜图形。结合图1a和图1b所示,组合掩膜版包括:
第一掩膜版10A,形成有多条第一线条11A,所述第一线条11A对应在所述阵列区P中并延伸至非阵列区中;
第二掩膜版10B,形成有多条第二线条11B,所述第二线条11B对应在所述阵列区P中并延伸至非阵列区中;
第三掩膜版10C,形成有掩蔽图形11C,所述掩蔽图形11C用于掩蔽非阵列区;以及,所述掩蔽图形11C界定出一暴露区,用于暴露出阵列区P 中的分格阵列。
继续参考图1a和图1b所示,所述第一掩膜版10A的第一线条11A和所述第二掩膜版10B的第二线条11B相互叠加之后能够界定出多个呈平行四边形的分格。其中,多个分格包括:对应分格阵列的分格H和非对应分格阵列的分格H’,对应分格阵列的分格H相应的位于阵列区P中。即,利用第一线条11A和第二线条11B所界定出的多个分格中也包括非对应分格阵列的分格H’。为此,需利用第三掩膜版10C的掩蔽图形11C掩蔽非对应分格阵列的分格H’,并暴露出阵列区P中的分格阵列。
重点参考图1b所示,由第一掩膜版10A的第一线条11A和第二掩膜版 10B的第二线条11B相交所界定出的分格阵列中,其部分或全部边界的形状为波浪型结构(即,所述分格阵列具有非直线型边界)。相应的,非对应分格阵列的分格H’即从所述非阵列区延伸至阵列区P中,并嵌入到相邻的两个对应分格阵列的分格H之间。
基于此,需利用所述第三掩膜版100C遮盖嵌入到阵列区P中的非对应分格阵列的分格H’。此时,所述第三掩膜版100C的掩蔽图形110C的边界形状需根据所述分格阵列的边界形状设计,即,所述第三掩膜版100C的掩蔽图形110C的边界对应于分格阵列的波浪型边界而相应的呈波浪型结构。
如图1b所示,在利用所述组合掩膜版定义出分格阵列时,由于光刻工艺的对准精度的限制,很难保证三个掩膜版之间的精确对准,从而极易导致三个掩膜版之间存在位置偏差,此时将导致第三掩膜版100C的掩蔽图形 110C无法完全遮盖非对应分格阵列的分格H’,即非对应分格阵列的分格H’会部分暴露出,进而将导致不希望形成的冗余分格G被界定出。
图2a为利用图1a所示的组合掩膜版形成通孔阵列的结构示意图,图 2b为图2a所示的通孔阵列沿着aa’方向的剖面示意图。结合图2a和图2b 所示,在利用图1a所示的组合掩膜版形成通孔阵列在一衬底20中时,所述衬底20中不仅形成有对应通孔阵列的通孔21(对应组合掩膜版中对应分格阵列的分格H),同时所述衬底20中还形成有非对应通孔阵列的冗余孔22(对应组合掩膜版中非对应分格阵列的分格H’暴露出的冗余分格G)。即,在衬底20中还会形成不希望形成的孔。
为此,本发明提供了一种组合掩膜版,包括第一掩膜版、第二掩膜版和第三掩膜版,第一掩膜版和第二掩膜版用于界定出多个分格,并利用第三掩膜版的掩蔽图形掩蔽多个分格中非对应分格阵列的分格。其中,多个分格包括用于构成内围阵列的第一分格和分布在***阵列外周围上的第二分格,并且可直接利用第三掩膜版截断部分或全部第二分格,以构成分格阵列的边缘分格。
即,通过界定出开口尺寸较大的第二分格,接着可使第三掩膜版的掩蔽图形的边界为直线型边界,用于实现第二分格的截断。因此,在利用本发明提供的组合掩膜版执行光刻工艺时,即使受到光刻工艺的精度限制而存在位置对准偏差,然而仍可避免非对应分格阵列的分格被定义出,而能够准确定义出最终需要的对应分格阵列的分格。
以下结合附图和具体实施例对本发明提出的组合掩膜版、半导体器件及其形成方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图3a为本发明实施一中的组合掩膜版的结构示意图,图3b为图3a所示的本发明实施例一中的组合掩膜版其第一掩膜版和第二掩膜版相互叠加后的掩膜图形,图3c为图3a所示的本发明实施例一中的组合掩膜版在其三个掩膜版相互叠加后的掩膜图形。结合图3a~图3c所示,所述组合掩膜版包括:
第一掩膜版100A,形成有多条沿着第一方向(Y方向)延伸的平行的第一线条110A,所述第一线条完全对应在所述阵列区P中;
第二掩膜版100B,形成有多条沿着第二方向(Z方向)延伸的平行的第二线条110B,所述第二线条110B对应贯穿所述阵列区P并延伸至非阵列区中;所述第二掩膜版100B的所述第二线条110B用于和所述第一掩膜版100A的所述第一线条110A相交在所述阵列区中,以界定出所述分格阵列;其中,所述非阵列区围绕所述阵列区的***;
第三掩膜版100C,形成有掩蔽图形110C,所述掩蔽图形110C用于定义出所述阵列区,并用于掩蔽非阵列区。
本实施例中,由所述掩蔽图形110C可界定出一矩形暴露区E,用于暴露出所述分格阵列。相应的,所述矩形暴露区E具有两条平行的第一暴露区直边E1和两条平行的第二暴露区直边E2,所述第一暴露区直边E1和所述第二暴露区直边E2相交。本实施例中,所述第三掩膜版100C的矩形暴露区E即对应所述阵列区P。
需说明的是,附图3a、图3b和图3c中仅为示意性的示出了所述组合掩膜版的一部分,应当理解的是,附图3a、图3b和图3c中示出的组合掩膜版,在沿着X方向和Y方向上还具有连续延伸的部分,为能够更清晰的示意出组合掩膜版的结构,该连续延伸的部分在图中未示出。
重点参考图3c所示,所述第一掩膜版100A、所述第二掩膜版100B和所述第三掩膜版100C相互叠加时,利用第三掩膜版100C的所述掩蔽图形 110C定义出所述阵列区P;以及,所述第一掩膜版100A的所述第一线条 110A和所述第二掩膜版100B的所述第二线条110B相交以界定出多个第一分格H1在所述阵列区P中,多个所述第一分格H1构成内围阵列AR;在界定有所述内围阵列AR的基础上,所述第二掩膜版100B的所述第二线条 110B/210B进一步从所述内围阵列AR的边缘继续延伸至所述非阵列区中,并与所述第三掩膜版100C的所述掩蔽图形110C的边界相交,从而可利用所述第三掩膜版100C的所述掩蔽图形110C、所述第二掩膜版100B的所述第二线条110B和所述内围阵列AR的边界共同界定出多个边缘分格HE在所述内围阵列AR的外周围上。即,所述边缘分格HE利用所述掩蔽图形 110C、所述第二线条110B和所述内围阵列的边界围绕形成。
如此,即可由所述边缘分格HE和所述内围阵列的所述第一分格(H1) 共同构成所述分格阵列,并且使所述边缘分格HE的开口尺寸大于所述第一分H1的开口尺寸。
以下对第一掩膜版100A、第二掩膜版100B和第三掩膜版100C相互叠加的过程进行分解,以进一步详细说明本实施例中的组合掩膜版。
首先参考图3b所示,当所述第一掩膜版100A和所述第二掩膜版100B 相互叠加时,所述第一掩膜版100A的所述第一线条110A和所述第二掩膜版100B的所述第二线条110B相交,以在所述阵列区P中界定出多个呈平行四边形的第一分格H1,多个所述第一分格H1构成内围阵列AR。并且,所述内围阵列AR中的部分或全部边界的形状呈波浪型结构(例如,图3b所示,所述内围阵列AR在靠近所述矩形暴露区E的第二暴露区直边E2的边界为非直线型边界AR-T,而呈波浪型结构)。需说明的是,此处所述的“波浪型结构”还可以理解为是齿状结构、曲线型结构等。即,所述内围阵列 AR中的部分或全部边界为非直线型边界。
以及,所述第二掩膜版100B的所述第二线条110B从所述内围阵列AR 的边缘继续延伸至所述非阵列区中,并由所述内围阵列AR的边界和所述第二线条110B共同界定出多个第二分格H2,所述第二分格H2部分位于所述阵列区P中并部分沿着所述第二线条110B的延伸方向(Z方向)延伸至所述非阵列区中。此时,多个所述第二分格H2邻接所述内围阵列AR并围绕在所述内围阵列AR的***(相应的,在所述内围阵列AR对应非直线型边界AR-T上也延伸有所述第二分格H2)。
接着参考图3c所示,所述第一掩膜版100A、所述第二掩膜版100B和所述第三掩膜版100C相互叠加时,所述第三掩膜版100C的所述掩蔽图形 110C局部遮盖所述第二分格中位于所述非阵列区中的部分,并使所述第二分格中位于所述阵列区P中的部分暴露出用于构成所述边缘分格HE,以进一步界定出所述分格阵列。可以理解的是,此时所述分格阵列边界即对应所述掩蔽图形110C的边界。
具体的,本实施例中,是由所述掩蔽图形110C(或矩形暴露区E)的第一暴露区直边E1和第二暴露区直边E2辅助界定出所述边缘分格HE,因此,多个所述边缘分格HE具有对应所述第一暴露区直边E1或所述第二暴露区直边E2的直线型边界,相应的使所述分格阵列具有对应所述第一暴露区直边E1或所述第二暴露区直边E2的直线型边界。
可见,即使由第一线条110A和第二线条110B界定出的内围阵列AR 其边界具有非直线型边界AR-T(例如,波浪型边界、曲线型边界或齿状结构边界),然而由于内围阵列AR的外周围上围绕有第二分格H2(相应的,在内围阵列AR对应非直线型边界AR-T的一侧上也延伸有第二分格H2),所述第二分格H2是从内围阵列AR的边界连续延伸至非阵列区中,因此可直接利用掩蔽图形110C遮盖第二分格H2中对应在非阵列区中的部分,以截断所述第二分格H2构成边缘分格HE,并界定出分格阵列的边界。此时,由于第二分格H2是从阵列区P连续延伸至非阵列区而具有较大的开口,因此掩蔽图形110C的边界可以为直线型边界,如此仍可以实现对第二分格 H2的重新定义。
结合图1b和图3c可知,相比于传统的组合掩膜版,本实施例中,第三掩膜版100C的掩蔽图形110C不仅可实现对非阵列区的掩蔽作用,同时还可用于界定出分格阵列的边界,由此,在阵列区的边界位置上,所述掩蔽图形只要能够分割第二分格即可,从而使所述掩蔽图形的边界可以为直线型边界。进而,在光刻工艺中利用所述组合掩膜版定义分格阵列时,即使存在光刻对准精度的问题,仍然不会界定出非对应分格阵列的分格,提高光刻过程中的操作灵敏度,有利于增大光刻工艺窗口。
继续参考图3a和图3c所示,所述第三掩膜版100C的所述矩形暴露区E具有两条平行的第一暴露区直边E1和两条平行的第二暴露区直边E2。其中,所述第一掩膜版100A的所述第一线条110A的延伸方向(Y方向) 与所述第三掩膜版100C的所述第一暴露区直边E1平行;所述第二掩膜版 100B的所述第二线条110B非平行于所述第三掩膜版100C的所述第一暴露区直边E1,也未平行于所述第二暴露区直边E2,即所述第二掩膜版100B 的所述第二线条110B相交于所述第三掩膜版的所述第一暴露区直边E1和所述第二暴露区直边E2,本实施例中,部分所述第二线条110B的实体端部与所述第一暴露区直边E1相交,另一部分所述第二线条110B的实体端部与所述第二暴露区直边E2相交。由此,则由所述第一线条110A和所述第二线条100B界定出的所述内围阵列AR中,所述内围阵列AR具有贴近于所述第二暴露区直边E2的波浪型边界,以及具有贴近于所述第一暴露区直边E1的直线型边界。
具体的,所述第一掩膜版100A中的多条第一线条110A沿着Y方向延伸,所述第二掩膜版100B中的多条第二线条110B沿着Z方向延伸,当然所述第二线条110B还可以是以本实施例中的Z方向旋转任意角度,只要旋转后的Z方向均不与所述X方向和所述Y方向平行即可。
重点参考图3c所示,在所述第一掩膜版100A、所述第二掩膜版100B 和所述第三掩膜版100C相互叠加时,所述第三掩膜版100C的所述第一暴露区直边E1和所述第二暴露区直边E2均位于所述内围阵列AR的外周围。本实施例中,所述内围阵列AR被包容在所述阵列区P的区域范围内,即所述内围阵列AR的边界位于所述阵列区P的区域范围内,此时,可直接利用所述第三掩膜版100C的第一暴露区直边E1和第二暴露区直边E2定义出所述阵列区P的边界。即,所述第三掩膜版100C的所述第一暴露区直边E1 和所述第二暴露区直边E2均与所述第二线条110B中从所述内围阵列AR 延伸出的部分相交,从而可界定出所述边缘分格HE在所述内围阵列AR的外周围上。相应的,使所述内围阵列AR靠近第一暴露区直边E1的一侧上和靠近第二暴露区直边E2的一侧上均排布有边缘分格HE。
此外,本实施例中,由于第一线条110A与矩形暴露区E的第一暴露区直边E1平行,从而使内围阵列AR沿着所述第一暴露区直边E1的边界为直线型边界。因此,在可选的方案中,可直接将所述内围阵列AR靠近第一暴露区直边E1的边界定义为分格阵列的边界,此时可使所述第三掩膜版100C 的所述第一暴露区直边E1设置在所述第一掩膜版100A中最靠近所述第一暴露区直边的所述第一线条110A上,以利用所述掩蔽图形110A遮盖分布在所述内围阵列AR靠近所述第一暴露区直边E1的第二分格H2。相应的,内围阵列AR中靠近所述第一暴露区直边E1的第一分格即可构成分格阵列的边缘分格。当然,所述第三掩膜版100C的所述第二暴露区直边E2仍可设置在所述内围阵列AR的外周围并与所述第二掩膜版100B的所述第二线条110B相交,以界定出所述边缘分格HE在所述内围阵列AR靠近所述第二暴露区直边E2的一侧上。即,该可选的方案中,由第二分格分割形成的边缘分格仅对应在内围阵列AR靠近第二暴露区直边E2的一侧上。
继续参考图3c所示,在所述第一掩膜版100A、所述第二掩膜版100B 和所述第三掩膜版100C相互叠加时,所述第三掩膜版100C的所述第一暴露区直边E1与最靠近的第一线条110A之间的宽度尺寸D1,大于相邻两条第一线条110A之间的宽度尺寸D2,从而在垂直于所述第一暴露区直边E1 的方向(X方向)上,可使靠近所述第一暴露区直边E1的边缘分格HE的宽度尺寸大于等于所述第一分格H1的宽度尺寸。即,通过调整第一暴露区直边E1与最靠近的第一线条110A之间的相对位置,并使第一暴露区直边 E1与最靠近的所述第一线条110A之间的宽度尺寸D1大于相邻两条所述第一线条110A之间的宽度尺寸D2。
从而,在利用如上所述的组合掩膜版执行光刻工艺时,即使存在光刻对准偏差而导致第三掩膜版100C相对于第一掩膜版100A往垂直于第一线条的方向(X方向)产生较大的偏移时,仍能够界定出满足预定尺寸的边缘分格HE。具体的说,当第三掩膜版100C的第一暴露区直边E1往靠近第一线条110A的方向偏移时,由于预留有较大的偏移量(D1-D2),从而仍可保证所界定出的边缘分格HE的开口尺寸符合规格要求。
当然,需要说明的是,此处所述的“第一暴露区直边E1与最靠近的所述第一线条110A之间的宽度尺寸D1大于相邻两条所述第一线条110A之间的宽度尺寸D2”,这是有利于进一步实现光刻工艺窗口的增加。换言之,即使“第一暴露区直边E1与最靠近的所述第一线条110A之间的宽度尺寸 D1等于相邻两条所述第一线条110A之间的宽度尺寸D2”,其相对于传统的组合掩膜版而言,仍然有利于提高光刻工艺窗口。例如,当第三掩膜版产生位移偏差时,传统的组合掩膜版还会界定出不希望得到的分格,而本实施例中的组合掩膜版可避免界定出不希望界定出的分格。
进一步的,在垂直于所述第二暴露区直边E2的方向(Y方向)上,靠近第二暴露区直边E2的边缘分格HE的最大宽度尺寸D3大于所述第一分格 H1的最大宽度尺寸D4。由此,即可使界定出的边缘分格HE的开口尺寸大于等于内围阵列AR中第一分格H1的开口尺寸。与以上所述的第一暴露区直边E1的位置设定类似的,由于第三掩膜版100C的第二暴露区直边E2与所述第一线条110A的端部之间具有较大的距离,因此,在光刻工艺过程中,相应的给所述第三掩膜版100C预留了一定的偏移量(D3-D4),从而使第三掩膜版100C可容许产生的位移偏差增大,有利于增加光刻工艺窗口。
接着参考图3c所示,本实施例中,所述第一掩膜版100A的多条所述第一线条110A的长度均相等并且小于所述第三掩膜版100C的所述第一暴露区直边E1的长度,如此即可使所述第一线条110A的两个端部均对应在所述第三掩膜版100C的所述矩形暴露区E的区域范围内,即确保第一线条 110A在长度方向上仅延伸在阵列区P的区域范围内。以及,多条所述第一线条110A沿着垂直于其长度的方向(X方向)对齐排布。本实施例中,使第一掩膜版100A的第一线条110A具有均一的形貌,如此有利于控制所形成的第一线条110A的形貌特性,并简化第一线条110A的形成工艺。
如上所述,本实施例中,多条第一线条110A的长度相同并对齐排布,从而在所述第一掩膜版100A、所述第二掩膜版100B和所述第三掩膜版100C 相互叠加时,所述第一掩膜版100A中的部分或全部第一线条110A的端部会延伸嵌入停止于内围阵列AR的外周围上而嵌入到所述边缘分格HE的内部中,此时所述边缘分格HE中虽然嵌入有第一线条110A,然而第一线条 110A没有横截所述边缘分格HE,因此所述边缘分格HE仍然可越过所述第一线条110A的端部而相互连通。
当然,也可对各个第一线条110A的长度进行控制,以使所述第一线条 110A仅用于构成内围阵列AR的第一分格H1且不会延伸至内围阵列AR的***,以避免嵌入到边缘分格HE中。
接着参考图3a所示,可选的方案中,所述第一掩膜版100A上还形成有第一***图形120A,所述第一***图形120A界定出一矩形空旷区130A,所述第一掩膜版110A的所述矩形空旷区130A能够包容所述第三掩膜版 100C的所述矩形暴露区E(相应的,所述阵列区P即定义在所述矩形空旷区130A中)。或者也可以理解为,所述第一***图形120A对应在非阵列区中,并且所述第一***图形120A可进一步围绕在所述阵列区P的外周围上,因此由所述第一***图形120A界定出的矩形空旷区130A即能够相应的包容阵列区P。
其中,所述矩形空旷区130A具有第一空旷区直边131和第二空旷区直边132,所述第一空旷区直边131和所述第二空旷区直边132分别与所述矩形暴露区E的第一暴露区直边E1和第二暴露区直边E2平行,即所述第一空旷区直边与第一线条110A也相互平行。
所述第一线条110A分布在所述矩形空旷区内。进一步的,所述矩形空旷区130A的所述第一空旷区直边131与最靠近的第一线条110A之间的第一空隙宽度尺寸W1大于相邻的两条第一线条110A之间的第二空隙宽度尺寸W2。更进一步的,所述矩形空旷区130A的所述第二空旷区直边132与第一线条110A的端部之间的第三空隙宽度尺寸W3大于相邻的两条所述第一线条110A之间的第二空隙宽度尺寸W2。
此外,与所述第一掩膜版100A类似的,所述第二掩膜版100B也可形成有第二***图形120B,所述第二***图形120B围绕在所述阵列区P的外周围上,即所述第二***图形120B对应在非阵列区中。可选的,所述第二掩膜版100B的所述第二线条110B从所述阵列区P中延伸至非阵列区中,并进一步延伸至所述第二***图形120B,以和所述第二***图形120B连接。如此参考图3b所示,可以认为,从阵列区P中延伸至非阵列区中的第二分格H2是由内围阵列AR、第二线条110B和第二***图形120B共同界定出。
实施例二
与实施例一的区别在于,本实施例中,第一掩膜版的第一线条的延伸方向未平行于第三掩膜版的第一暴露区直边,也未平行于第三掩膜版的第二暴露区直边;同样的第二掩膜版的第二线条未平行于第三掩膜版的第一暴露区直边,也未平行于第三掩膜版的第二暴露区直边。如此,由所述第一线条和所述第二线条界定出的内围阵列中,其全部边界均为非直线型边界(例如,波浪型边界)。
图4a为本发明实施二中的组合掩膜版的结构示意图,图4b为图4a所示的本发明实施例二中的组合掩膜版其第一掩膜版和第二掩膜版相互叠加后的掩膜图形,图4c为图4a所示的本发明实施例二中的组合掩膜版在其三个掩膜版相互叠加后的掩膜图形。
结合图4a~图4c所示,第一掩膜版200A的第一线条210A的延伸方向 (Z1方向)与第三掩膜版200C的矩形暴露区E中第一暴露区直边E1的延伸方向(Y方向)和第二暴露区直边E2的延伸方向(X方向)均相交,并且由于第一线条210A的实体端部未延伸至第一暴露区直边E1和第二暴露区直边E2上,因此可以认为是所述第一线条210A的两个端部的虚拟延伸方向分别与所述第三掩膜版的所述第一暴露区直边E1和所述第二暴露区直边E2均相交。以及,所述第三掩膜版的所述第一暴露区直边E1和所述第二暴露区直边E2的任一与所述第二掩膜版200B的所述第二线条210B的一端实体延伸方向相交。从而使界定出的内围阵列AR具有沿着所述第一暴露区直边E1的非直线型边界(例如,波浪型边界),和沿着所述第二暴露区直边E2的非直线型边界(例如,波浪型边界)。
具体参考图4b所示,所述第一暴露区直边E1沿着Y方向延伸,所述第二暴露区直边E2沿着X方向延伸,所述第一掩膜版200A的第一线条210A 沿着Z1方向延伸,所述Z1方向与所述X方向和所述Y方向均相交,所述第二掩膜版200B的第二线条210B沿着Z2方向延伸,并且所述Z2方向与所述X方向和所述Y方向均相交。其中,Z1方向和所述Z2方向的夹角可以为任意夹角,只要Z1方向和Z2方向均与所述X方向和所述Y方向均相交即可。本实施例中,Z1方向和Z2方向的夹角小于等于90°。
如图4b所示,在第一掩膜版200A和第二掩膜版200B相互叠加时,由第一线条210A和第二线条210B相交可界定出多个第一分格H1,多个第一分格H1构成内围阵列AR。其中,所述内围阵列AR的全部边界均为波浪型边界,具体的,所述内围阵列AR沿着第一暴露区直边E1的边界和沿着第二暴露区直边E2的边界均为波浪型边界。以及,第二掩膜版200B的第二线条210B从内围阵列AR的边界继续延伸至非阵列区中,并由内围阵列AR 的边界和第二线条210B共同界定出第二分格H2。所述第二分格H2围绕在所述内围阵列AR的外周围上并与所述内围阵列AR邻接,以及所述第二分格H2部分位于阵列区P中,并从阵列区P中连续延伸至非阵列区中。
接着参考图4c所示,在所述第一掩膜版200A、所述第二掩膜版200B 和所述第三掩膜版200C相互叠加时,所述第三掩膜版200C的所述第一暴露区直边E1和所述第二暴露区直边E2均设置在所述内围阵列AR的外周围上,并均与所述第二线条210B中从所述内围阵列AR延伸出的部分相交,以界定出所述边缘分格HE在所述内围阵列AR的外周围上。即,利用所述第三掩膜版200C的掩蔽图形210C隔断所述第二分格H2,以使所述第二分格H2中位于所述阵列区P中的部分构成分格阵列的边缘分格HE。此时,可直接利用所述第一暴露区直边E1和第二暴露区直边E2构成分格阵列的直线型边界。
实施例三
基于以上所述的组合掩膜版,本发明提供还提供了一种半导体器件的形成方法。图5为本发明实施例三中的半导体器件的形成方法的流程示意图。如图5所示,本实施例中,所述半导体器件的形成方法包括:
步骤S100,提供一衬底,所述衬底上形成一掩膜层;
步骤S200,利用如上所述的组合掩膜版执行光刻工艺,以形成一开口阵列在所述掩膜层中,所述开口阵列的图形通过所述组合掩膜版相互叠加而界定出;
步骤S300,以形成有所述开口阵列的所述掩膜层为掩膜刻蚀所述衬底,以在所述衬底的阵列区中形成一对应所述开口阵列的通孔阵列。
由于利用如上所述的组合掩膜版能够界定出对应分格阵列的分格,并且不会界定出不希望界定出的分格(即,非对应分格阵列的分格),从而可在衬底上仅形成对应通孔阵列的通孔,而不会形成不希望形成的通孔(即,非对应通孔阵列的通孔)。此外,基于所采用第一掩膜版和第二掩膜版相互叠加之后的掩膜图形,所述第三掩膜版的掩蔽图形在靠近阵列区的边界可以为直线型边界,如此仍可以仅界定出对应分格阵列的分格;并且,在将第三掩膜版叠加至第一掩膜版和第二掩膜版上时,由于第三掩膜版的掩蔽图形的直线型边界,从而在光刻工艺中即使存在光刻对准精度的限制而导致位置偏差,仍不会对所界定出的分格的数量和位置产生影响,并可确保仅界定出对应分格阵列的分格而不会额外界定出不希望界定出的分格,有利于提高光刻工艺窗口。
图7a、图8、图9a~13a、图14、图15a~图17a和图7b、图9b~图13b、图15b~图17b为本发明实施三中的半导体器件的形成方法在其制备过程中的结构示意图。以下结合附图对本实施例中的形成方法的各个步骤进行详细说明。
在步骤S100中,具体参考图7a和图7b所述,提供一衬底300,所述衬底300上形成一掩膜层330。在后续的工艺中,将在所述掩膜层330中形成对应分格阵列的开口阵列。进一步的,所述衬底300中还定义有一阵列区P,后续所形成的开口阵列对应在所述阵列区P中。
本实施例中,所述半导体器件为存储器,所述存储器包括存储单元阵列和电容器阵列。相应的,所述存储器的所述存储单元阵列可形成在所述衬底中,并在后续的工艺中,进一步形成电容器阵列,所述电容器阵列与所述存储单元阵列对应连接。因此,下面以形成电容器阵列为例进行说明。
继续参考图7a和图7b所示,所述衬底300包括一基底310和一绝缘介质层320,所述绝缘介质层320形成在所述基底310上,所述掩膜层330 形成在所述绝缘介质层320上。在后续的工艺中,可在所述衬底的所述绝缘介质层中形成通孔阵列。其中,存储器的存储单元阵列可相应的形成在所述基底310中,并且在所述基底310中还形成有多个接触部311,所述接触部311用于与后续形成的电容器电性连接,相应的,多个所述接触部 311设置在所述阵列区P中。其中,所述绝缘介质层320的材质例如包括氧化硅(SiO)。以及,所述掩膜层330可以为单层结构也可以为叠层结构,所述掩膜层330的材质包括氮化硅(SiN)。
在步骤S200中,具体参考图8、图9a~图13a、图14、图15a~图16a 和图9b~图13b、图15b~图16b所示,利用如上所述的组合掩膜版执行光刻工艺,以形成一开口阵列在所述掩膜层330中,所述开口阵列通过所述组合掩膜版相互叠加而界定出。
优选的方案中,在执行光刻工艺,以对掩膜层330进行图形化之前,还包括:在所述掩膜层330上还形成有一图形调整层340,从而可使所述组合掩膜版的掩膜图形可优先复制到所述图形调整层340上,并且在复制所述掩膜图形到所述图形调整层340中时,可进一步调整形成在所述图形调整层340中的复制图形,以将掩膜图形中的尖端边界修饰为复制图形中的圆弧形边界。如此一来,在将所述图形调整层340中的复制图形进一步复制到掩膜层330中时,即可使形成在所述掩膜层330中的开口阵列其开口的边界更为圆滑(例如,开口的边界呈圆弧状边界)。
具体的,形成所述开口阵列在所述掩膜层330中,并使所形成的开口阵列的开口边界更为圆滑的方法包括如下步骤。
第一步骤,参考图8所示,依次形成一图形调整层340和一图形转移层在所述掩膜层330上。其中,所述图形调整层340的材质可包括单晶硅;所述图形转移层可以为叠层结构,以及所述图形转移层可采用具备较大硬度的材质(例如硬度范围为1HV~10HV),所述图形转移层的材质具体可包括碳或碳化硅。
第二步骤,参考图9a~图13a和图9b~13b所示,利用所述组合掩膜版执行光刻工艺,以界定出一分格阵列在所述图形转移层中。当采用具备较大硬度的图形转移层时,可有效缓解所述图形转移层在刻蚀光刻过程被完全消耗的问题,并能够有效提高图形的复制精度,从而可将组合掩膜版的分格阵列精确的复制到所述图形转移层中。
此外,如上所述,在利用组合掩膜版界定出的分格阵列中,其内围阵列中的分格形状为平行四边形,以及第一掩膜版的第一线条的端部会延伸嵌入到部分或全部边缘分格中。即,形成在所述图形转移层中的分格阵列中,其内围的第一分格H1的形状为平行四边形,以及部分或全部边缘分格 HE嵌入有冗余线条LE,所述冗余线条LE从所述边缘分格HE的内部边界延伸停止在所述边缘分格HE的内部中,当然所述边缘分格HE能够越过所述冗余线条LE而相互连通。
此时,使形成在所述图形转移层中的边缘分格HE呈现为不规则的形状,而在后续的工艺中,可利用对图形调整层340的刻蚀过程,实现复制到图形调整层340中的图形相貌的修饰和优化。
第三步骤,参考图14、图15a和图15b所示,以形成有所述分格阵列的所述图形转移层为掩膜,刻蚀所述图形调整层340,以形成对应所述分格阵列的类圆形开口阵列在所述图形调整层340中,所述类圆形开口阵列中多个类圆形开口的开口形状包括圆形和椭圆形。
重点参考图14所示,本实施例中,可采用等离子体刻蚀工艺刻蚀所述图形调整层340。进一步的,在刻蚀过程中可利用刻蚀负载效应(loading effect),使对应各个分格所形成的开口其开口侧壁圆弧化。因此,即使形成在所述图形转移层中的分格的形状为不规则形状或者平行四边形的分格,此时在刻蚀负载效应下,能够有效修饰最终形成在所述图形调整层340中的开口形貌,使所形成的开口为类圆形开口。
例如,参考图14和图15a所示,本实施例中,对应分格阵列中的边缘分格HE而言,虽然边缘分格中嵌入有冗余线条LE,然而基于刻蚀负载效应,仍可使对应所述边缘分格的所述冗余线条LE的开口侧壁为圆弧形侧壁。以及,对应分格阵列中的平行四边形的第一分格H1而言,即可形成圆形的开口。
重点参考图15a所示,本实施例中,类圆形开口阵列中分布在边缘位置上的边缘类圆形开口OE(对应分格阵列的边缘分格HE)的开口形状为椭圆形;类圆形开口阵列中被所述边缘类圆形开口围绕的内围类圆形开口 O1(对应分格阵列的第一分格H1)的开口形状为圆形。
第四步骤,参考图16a和图16b所示,以形成有所述类圆形开口阵列的图形调整层340为掩膜,刻蚀所述掩膜层330,以形成所述开口阵列在所述掩膜层330中,所述开口阵列中的多个开口的开口形状包括圆形和/或椭圆形。
具体参考图16a所示,本实施例中,在将图形调整层340中的类圆形开口阵列复制到掩膜层330中时,相应的在掩膜层330中所形成的开口阵列,其包括多个边缘开口ME和多个内围开口M1,多个所述边缘开口ME 分布在所述开口阵列的边缘位置,并且多个所述边缘开口ME围绕在所述多个内围开口M1的外周围上。
可选的方案中,在以所述图形调整层340为掩膜刻蚀所述掩膜层330 时,可采用等离子体刻蚀工艺,此时在刻蚀过程中等离子体可垂向和侧向刻蚀所述掩膜层330,以进一步修饰最终形成在所述掩膜层330中的开口形貌。例如,在将图形调整层340的椭圆形开口的图形复制到掩膜层330 中时,可被进一步修饰成圆形开口(或者,相对于椭圆形开口更接近圆形的椭圆形开口)。
本实施例中,形成在所述掩膜层330中的开口阵列,其内围开口ME (对应类圆形开口阵列的内围类圆形开口O1)的开口形状为圆形,所述边缘开口ME(对应类圆形开口阵列的边缘类圆形开口OE)的开口形状也可以为圆形。当然,根据实际刻蚀工艺差异以及膜层的不同,最终形成的边缘开口ME的开口形状也可以仍然为椭圆形。进一步的,所述开口阵列中边缘开口ME的开口尺寸大于内围开口M1的开口尺寸。
在一个具体的实施例中,针对以上所述的第二步骤,利用所述组合掩膜版执行光刻工艺,以界定出分格阵列在所述图形转移层中,此时可采用 3次光刻工艺,并依次将第一掩膜版、第二掩膜版及第三掩膜版中的掩膜图形复制到图形转移层中,进而实现第一掩膜版、第二掩膜版及第三掩膜版的掩膜图形的直接叠加。本实施例中,可将组合掩膜版中第一掩膜版的第一线条的图形350b、第二掩膜版的第二线条的图形360b和所述第三掩膜版的掩蔽图形直接相互叠加,以界定出分格阵列在阵列区中,进而形成具有开口阵列的掩膜层330。
图6为本发明实施例三中的半导体器件的形成方法在步骤S200中的子步骤的流程示意图。具体参考图6所示,本实施例中,所述掩膜层330的形成方法可包括如下步骤。
子步骤S210,重点参考图8所示,形成第一图形转移层350在所述掩膜层330上。
其中,所述第一图形转移层350可以为单层结构也可以为叠层结构,本实施例中,第一图形转移层350包括由下至上依次形成在所述掩膜层330 上的第一转移底层351和第一转移媒介层352。具体的,所述第一转移底层351可以为硬度较大的材质(例如,硬度范围为1HV~10HV)。由于第一转移底层351的硬度较大,从而在将第一转移底层351中的图形复制到掩膜层330中时,可确保第一转移底层351在刻蚀过程中形貌完整,避免第一转移底层351的掩膜图形发生变形的问题。本实施例中,所述第一转移底层351的材质包括碳化硅或碳。
以及,所述第一转移媒介层352可以采用与第一转移底层351的刻蚀选择比大于等于5的材质形成。例如,本实施例中,所述第一转移媒介层352的材质包括氮化硅和氮氧化硅中的一种或其组合。
子步骤S220,重点参考图9a和图9b所示,利用所述组合掩膜版的所述第一掩膜版执行第一次光刻工艺,将所述第一掩膜版的第一线条的图形复制到所述第一图形转移层350中,以形成多个第一沟槽350a在所述第一图形转移层350中并界定出多条第一线条图形350b。
具体的,在执行第一次光刻工艺之后,即可在所述第一图形转移层350 的第一转移媒介层352上形成第一光刻胶层410,所述第一光刻胶层410 界定出对应第一线条的第一光刻线条411。接着,可利用第一光刻胶层410 刻蚀暴露出的第一转移媒介层352,以形成第一沟槽350a在第一转移媒介层352中,所述第一沟槽350a的底部停止在第一转移媒介层352中,并形成对应所述第一光刻线条411的第一线条图形350b。接着,可去除所述第一光刻胶层410。
优选的方案中,部分刻蚀暴露出的第一转移媒介层352,以使所形成额第一沟槽350a的底部未贯穿所述第一转移媒介层352,如此即可在界定出第一线条图形350b的基础上,确保第一转移底层351的完整,以利于后续3个掩膜版中的掩膜图形可同时复制到第一转移底层351中。此外,本实施例中,第一转移底层351的材质包括碳化硅或碳,从而在形成第一光刻胶层410时,由于第一转移媒介层352的隔离作用下,有效避免了第一光刻胶层410与第一转移底层351之间发生反应而在第一转移底层351上附着一有机膜的问题,进一步确保了第一转移底层351的品质。
子步骤S230,重点参考图10a和图10b所示,形成第二图形转移层360 在所述第一图形转移层350上,所述第二图形转移层360填充所述第一图形转移层350的所述第一沟槽350a并覆盖所述第一线条图形350b。
其中,所述第二图形转移层360也可以为叠层结构。本实施例中,所述第二图形转移层360包括由下至上依次堆叠在所述第一图形转移层350 上的第二转移底层361、第二转移媒介层362、第三转移底层363和第三转移媒介层364。并且,第二转移底层361填充所述第一转移媒介层352中的第一沟槽350a并覆盖所述第一线条图形360b,并且所述第二转移底层361相对于形成有第一沟槽350a的第一转移媒介层352而言,具有更为平坦的顶表面,相应的,使所述第二图形转移层360的第三转移媒介层364 的顶表面也更为平坦。如此一来,可使后续执行光刻工艺时,所形成的光刻胶层形成在较为平坦的表面上,从而可界定出更为精确的光刻图形。
当然,也应当认识到,所述第二图形转移层360也可以仅包括第二转移底层361和第二转移媒介层362。此时,第二转移媒介层362的顶表面仍然能够相对于形成有第一沟槽350a的第一转移媒介层352的顶表面而言,更为平坦。
类似的,所述第二图形转移层360中的第二转移底层361和第三转移底层363的材质,可以与第一图形转移层350的第一转移底层351的材质相同;以及,第二图形转移层360中的第二转移媒介层362和第三转移媒介层364的材质,也可以与第一图形转移层350中的第一转移媒介层352 的材质相同。此处不再赘述。
子步骤S240,继续参考图10a~11a和图10b~11b所示,利用所述组合掩膜版的所述第二掩膜版执行第二次光刻工艺,将所述第二掩膜版的第二线条的图形复制到所述第二图形转移层360上,以形成多个第二沟槽360a 在所述第二图形转移层360中并界定出多条第二线条图形360b。
本实施例中,具体参考图10a和图10b所示,在执行第二次光刻工艺之后,即可在所述第二图形转移层360的第三转移媒介层364上形成第二光刻胶层420,所述第二光刻胶层420界定出对应第二线条的第二光刻线条421。接着参考图11a和图11b所示,可利用第二光刻胶层420刻蚀暴露出的第二图形转移层360,以形成第二沟槽360a并界定出对应第二光刻线条421的第二线条图形360b。本实施例中,首先以第二光刻胶层420为掩膜刻蚀第三转移媒介层364,接着在刻蚀后的第三转移媒介层364的掩膜作用下,刻蚀所述第三转移底层363,以使所述第二沟槽360a形成在所述第三转移底层363中,并且所述第二沟槽360a的底部停止在所述第三转移底层363中。可以理解为,本实施例中,第二沟槽360a的底部未贯穿所述第二图形转移层360,而停止在第二图形转移层360的内部。
子步骤S250,具体参考图12a和图12b所示,利用所述组合掩膜版的所述第三掩膜版执行第三次光刻工艺,并形成掩蔽膜层430在所述第二图形转移层360的上方,所述掩蔽膜层430的图形对应所述第三掩膜版的掩蔽图形,用于覆盖所述第二图形转移层360中非对应阵列区的部分,并暴露出所述第二图形转移层360中对应阵列区P的部分。
其中,所述第二图形转移层360中的所述第二线条图形360b、所述第一图形转移层350中的所述第一线条图形350b和所述掩蔽膜层430的图形相互叠加,以界定出分格阵列的图形。具体的说,第一线条图形350b和第二线条图形360b能够在阵列区P中相交而界定出多个第一分格,并且第二线条图形360b延伸至非阵列区中而界定出多个第二分格,此时利用所述掩蔽膜层430遮盖延伸至非阵列区中的部分第二分格,进而界定出最终所需要的分格阵列。进一步的,在执行第三次光刻工艺形成的掩蔽膜层430的材质可以为光刻胶。
需说明的是,本实施例中,第二沟槽360a未贯穿第二图形转移层360,以及第一沟槽350a未贯穿第一图形转移层350,因此第二线条图形360b 和第一线条图形350b没有形成实质性的交叉,而是在高度方向上的空间交叉。为此,本实施例中还包括:
结合图12a~13a和图12b~13b所示,以所述掩蔽膜层430和所述第三转移底层363为掩膜,依次刻蚀所述第二转移媒介层362和第二转移底层 361,直至暴露出所述第一转移媒介层352,此时即可实现第二线条图形 360b叠加到所述第一转移媒介层352的第一线条图形350b上,而界定出分格阵列的图形;并以相互叠加的第二线条图形360b和第一线条图形350b 为掩膜,继续刻蚀所述第一转移媒介层352和第一转移底层351,以将相互叠加的第一线条图形和第二线条图形复制到第一转移底层351中,以形成所述分格阵列在所述第一转移底层351中。之后,可仅保留图形化的第一转移底层351,所述图形化的第一转移底层351中即形成有分格阵列。
至此,即实现了将所述组合掩膜版中的3个掩膜版相互叠加之后的掩膜图形界定在图形转移层(包括第一图形转移层350和第二图形转移层 360)中。
子步骤S260(本实施例中,包括如上所述的第三步骤和第四步骤),参考图15a~图16a和图15b~图16b,可利用所述第一图形转移层350中的第一转移底层351为掩膜刻蚀图形调整层340,以及刻蚀所述掩膜层330,以形成对应分格阵列的开口阵列在所述掩膜层330中。
在步骤S300中,具体参考图17a和图17b所示,以形成有所述开口阵列的所述掩膜层330为掩膜刻蚀所述衬底300,以在所述衬底300的阵列区P中形成一对应所述开口阵列的通孔阵列。
本实施例中,所述衬底300包括基底310和绝缘介质层320,所述基底310中形成有多个接触部311。此时,形成在所述衬底300中的通孔贯穿所述绝缘介质层320而到达所述接触部311,以使一个所述接触部311 暴露在一个所述通孔中。
此外,在以形成有所述开口阵列的所述掩膜层330为掩膜刻蚀所述衬底300时,可采用等离子体刻蚀工艺,并且在刻蚀过程中等离子体能够垂向和侧向刻蚀所述衬底300,如此有利于进一步修饰最终形成在所述衬底 300中的通孔形貌。例如,当掩膜层330中的开口为非圆形开口(椭圆形开口),此时在刻蚀所述衬底300时,能够进一步将所述椭圆形开口的图形修饰为圆形开口,从而形成具有图形开口的通孔在所述衬底中。
重点参考图17a所示,形成在所述衬底300中的通孔阵列包括多个内围通孔T1和多个边缘通孔TE,多个所述边缘通孔TE分布在所述通孔阵列的边缘位置,并且多个所述边缘通孔TE围绕在所述多个内围通孔T1的外周围上。本实施例中,所述内围通孔T1和所述边缘通孔TE的开口形状均为圆形,并且,所述边缘通孔TE的开口尺寸大于所述内围通孔T1的开口尺寸。
本实施例中,采用如上所述的组合掩膜版能够仅界定出对应分格阵列中的分格,而不会界定出非对应分格阵列的分格。因此,在制备通孔时,即能够仅形成对应通孔阵列的通孔,而不会额外形成非对应通孔阵列的冗余通孔。
当所形成的半导体器件为存储器时,则可利用所述通孔阵列进一步制备存储器的电容器阵列。即,在后续的工艺中,可依次在通孔阵列的通孔中形成下电极板、电容介质层和上电极板,以构成电容器阵列。
实施例四
与实施例三的步骤S200中,将组合掩膜版中3个掩膜版的第一线条、第二线条和掩蔽图形直接叠加相比,本实施例中,在利用组合掩膜版执行光刻工艺,并通过所述组合掩膜版的3个掩膜版的掩膜图形相互叠加而界定出开口阵列的方法时,不是直接将第一掩膜版的第一线条的图形、第二掩膜版的第二线条的图形和所述第三掩膜版的掩蔽图形相互叠加,而是利用第一线条进一步界定出间距更小的第一界定线,以及利用第二线条进一步界定出间距更小的第二界定线,接着再将第一界定线和第二界定线相互叠加,以界定出尺寸更小的分格,进而形成开口尺寸更小的开口在所述掩膜层中。
具体的,利用第一掩膜版的每一条第一线条定义出两条第一界定线,两条所述第一界定线分别对应所述第一线条的两个长度边界;并利用第二掩膜版的每一条第二线条定义出两条第二界定线,两条所述第二界定线分别对应所述第二线条的两个长度边界。如此,再将所述第一界定线的图形、所述第二界定线的图形和所述第三掩膜版的掩蔽图形相互叠加,以界定出分格阵列在所述阵列区中。
图18为本发明实施例四中的半导体器件的形成方法在步骤S200中的子步骤的流程示意图。图19a~图20a和图19b~图20b为本发明实施例四中的半导体器件的形成方法在执行步骤S200过程中的结构示意图。以下结合图18、图19a~图20a和图19b~图20b,对本实施例中组合掩膜版的3个掩膜版的掩膜图形相互叠加的方法进行详细说明。
在子步骤S210’中,具体参考图19b所示,形成第一图形转移层350 在所述掩膜层330上。所述第一图形转移层350与实施例三中的类似,此处不再赘述。
在子步骤S220’中,继续参考图19a和图19b所示,利用所述组合掩膜版的所述第一掩膜版执行第一次光刻工艺,以形成第一辅助线条510在所述第一图形转移层350上,所述第一辅助线条510对应所述第一掩膜版的所述第一线条。
在子步骤S230’中,重点参考图20a和图20b所示,形成第一界定线 610在所述第一图形转移层350上,所述第一界定线610覆盖所述第一辅助线条510的长度侧壁而对应所述第一线条的长度边界,每一条所述第一辅助线条510的两个长度侧壁上均形成有所述第一界定线610。进而即可去除所述第一辅助线条510。
需说明的是,此处所述的“第一线条的长度边界”指的是,第一线条中沿着长度方向连续延伸的边界,即所述长度边界是与所述第一线条的长度方向平行的边界,并且每一条第一线条具有两条长度边界。此外,所述第一线条还具有宽度边界,所述宽度边界为第一线条在端部上的边界,所述宽度边界与所述第一线条的长度方向相交或垂直;相应的,每一条有限延伸的第一线条均具有两条宽度边界。以及,此处所述的“第一辅助线条的长度侧壁”指的是,第一辅助线条510沿着长度方向连续延伸的侧壁,即所述长度侧壁与所述第一辅助线条510的长度方向平行,每一条第一辅助线条510具有两条长度侧壁。以及,所述第一辅助线条510还有宽度侧壁,所述宽度侧壁为第一辅助线条510在端部上的侧壁,所述宽度侧壁与所述第一辅助线条510的长度方向相交或垂直;相应的,每一条有限延伸的第一辅助线条510均具有两条宽度侧壁。
可见,利用所述第一辅助线510的侧壁形成的第一界定线610中,相邻的第一界定线610之间的距离,大大小于相邻的第一辅助线510之间的距离。如此,即可在现有的光刻精度的限制下,仍然能够界定出小于最小光刻特征尺寸的图形,以形成较小宽度尺寸的第一界定线610,并使相邻的第一界定线610的间距缩小,能够大大提高第一界定线610的排布密集程度。
具体的,所述第一界定线610的形成方法包括:
步骤一,沉积第一界定材料层在所述第一图形转移层350上,所述第一界定材料层保形覆盖所述第一辅助线条510的顶部、长度侧壁和宽度侧壁,并延伸覆盖相邻的所述第一辅助线条510之间的第一图形转移层350。
即,所述第一界定材料层的沉积厚度尺寸小于相邻的第一辅助线条510 之间的距离尺寸,因此第一界定材料层能够保形覆盖第一辅助线条510的顶部和侧壁,并且第一界定材料层中位于相邻的第一辅助线条510之间的部分能够相应的凹陷而形成第一凹槽。
步骤二,具体参考图20a和图20b所示,执行回刻蚀工艺,去除所述第一界定材料层中覆盖所述第一辅助线条510顶部的部分,并去除所述第一界定材料层中覆盖相邻的所述第一辅助线条之间的所述第一图形转移层部分,以形成第一界定环610a,所述第一界定环610a环绕所述第一辅助线条510的侧壁。即,第一界定环610a覆盖所述第一辅助线条510的长度侧壁和宽度侧壁。
在可选的方案中,可在形成所述第一界定环610a之后,即去除所述第一辅助线条510。当然,也可以在后续对所述第一界定环610a进一步重新定义以形成第一界定线之后,再去除所述第一辅助线条510。本实施例中,在该步骤中即去除所述第一辅助线条510。
步骤三,继续参考图20a和图20b所示,去除所述第一界定环610a中对应所述第一辅助线条510的宽度侧壁的部分,以使每一个所述第一界定环610a分割为两条所述第一界定线610。
重点参考图20a所示,本实施例中,可利用一辅助掩膜版,所述辅助掩膜版的辅助掩蔽图形710至少能够用于遮盖所述第一界定环610a中对应所述第一辅助线条510的长度侧壁的部分,并能够暴露出所述第一界定环 610a中对应所述第一辅助线条510的宽度侧壁的部分。从而在所述辅助掩膜版的辅助掩蔽图形710的掩蔽下,刻蚀暴露出第一界定环以形成所述第一界定线610。
本实施例中,多个所述第一界定环610a对齐排布,因此所述辅助掩蔽图形710的形状可相应的为一矩形,从而可利用矩形的辅助掩蔽图形710 从所述第一界定环610a的中间往两端延伸遮盖至所述第一界定环610a的端部。
在子步骤S240’中,重点参考图21所示,将所述第一界定线610的图形复制到所述第一图形转移层350中,以形成多个第一沟槽350a在所述第一图形转移层350中并界定出多条第一线条图形350b。
即,第一线条图形350b与所述第一界定线610对应,因此相邻的第一线条图形350b之间也具备较小间距(相邻第一线条图形350b的间距小于相邻第一辅助线条的间距),以及每一条第一线条图形350b的宽度尺寸也较小(第一线条图形360b的宽度小于第一辅助线条的宽度尺寸)。
与实施例一类似的,此时所述第一沟槽350a形成在第一图形转移层 350中的第一转移媒介层352中,并且所述第一沟槽350a的底部停止在所述第一转移媒介层352中,而未贯穿所述第一转移媒介层352。
在子步骤S250’中,参考图22b所示,形成第二图形转移层360在所述第一图形转移层350上,所述第二图形转移层360填充所述第一图形转移层350的所述第一沟槽350a并覆盖所述第一线条图形350b。
本实施例中,第二图形转移层360也可包括第二转移底层361、第二转移媒介层362、第三转移底层363和第三转移媒介层364。
在子步骤S260’中,重点参考图22a和图22b所示,利用所述组合掩膜版的所述第二掩膜版执行第二次光刻工艺,以形成第二辅助线条520在所述第二图形转移层360上,所述第二辅助线条520对应所述第二掩膜版的所述第二线条。
在子步骤S270’中,具体参考图23a和图23b所示,形成第二界定线 620在所述第二图形转移层360上,所述第二界定线620覆盖所述第二辅助线条520的长度侧壁而对应所述第二线条的长度边界,每一条所述第二辅助线条520的两个长度侧壁上均形成有所述第二界定线620。
与第一界定线610的形成方法类似的,所述第二界定线620也是利用第二辅助线520的侧壁自对准形成。并且,在形成所述第二界定线620之后,即可去除所述第二辅助线条520。显然,相邻的第二界定线620之间的距离大大小于相邻的第二辅助线条520之间的距离。
需说明的是,此处所述的“第二线条的长度边界”即为平行于所述第二线条的长度方向的边界;以及,“第二界定线的长度侧壁”即为平行于所述第二界定线的长度方向的边界。
重点参考图23a所示,由于第二辅助线条520对应第二线条,而相应的从阵列区P延伸至非阵列区中,即所述辅助线条520的端部位于非阵列区中。相应的,在形成第二界定线620时,所述第二界定线620也从阵列区P延伸至非阵列区中,从而使所述第二界定线620的端部位于非阵列区中,因此不会对后续的分格阵列的界定造成影响。基于此,那么在利用所述第二辅助线条520的侧壁形成所述第二界定线620时,即使所形成的相邻第二界定线620在端部相互连接而呈环形结构,然而由于第二界定线620 的端部为非有效区,因此不需要再截断相邻第二界定线620所构成的环形结构,而可以直接将第二界定线620中对应在阵列区P中的部分用于后续的分格阵列的界定。
在子步骤S280’中,具体参考图24所示,将所述第二界定线620的图形复制到所述第二图形转移层360中,以形成多个第二沟槽360a在所述第二图形转移层360中并界定出多条第二线条图形360b。
即,第二线条图形360b与所述第二界定线620对应,因此相邻的第二线条图形360b之间也具备较小间距(相邻第二线条图形360b的间距小于相邻第二辅助线条的间距),以及每一条第二线条图形360b的宽度尺寸也较小(第二线条图形360b的宽度小于第二辅助线条的宽度尺寸)。
本实施例中,首先将所述第二界定620的图形复制到第二图形转移层360的第三转移底层中,从而使第二沟槽360a形成在所述第三转移底层中,并在第三转移底层中界定出所述第二线条图形360b。以及,在后续的工艺中,将第三转移底层中的第二线条图形360b进一步复制到第一图形转移层 350中。
在子步骤S290’中,具体参考图25a和图25b所示,利用所述组合掩膜版的所述第三掩膜版执行第三次光刻工艺,并形成掩蔽膜层630在所述第二图形转移层360的上方,所述掩蔽膜层630的图形对应所述第三掩膜版的掩蔽图形,用于覆盖所述第二图形转移层360中非对应阵列区的部分,并暴露出所述第二图形转移层360中对应阵列区的部分。
应当认识到,在形成所述掩蔽膜层630之前,所述第二图形转移层360 中的所述第二线条图形360b和所述第一图形转移层350中的所述第一线条图形350b,在高度方向上空间交叉,从而能够定义出多个分格,然而界定出的分格部分位于非阵列区中。此时,通过形成掩蔽膜层630以覆盖非阵列区,从而可避免后续在非阵列区中界定出冗余分格。即,利用所述第二图形转移层360中的所述第二线条图形360b、所述第一图形转移层350中的所述第一线条图形350b和所述掩蔽膜层630的图形相互叠加,从而可界定出分格阵列的图形在阵列区P中,并且所界定出的分格中仅包括对应分格阵列的分格,而不包括不希望形成的分格。
在第一线条图形350b、第二图形线条360b和掩蔽膜层630已经分别形成并且空间叠加的基础上,即可将三者相互叠加之后的图形进一步复制到掩膜层中,以图形化所述掩膜层。由于本实施例中,第二线条图形360b 和第一线条图形350b分别是形成在第二图形转移层360的内部和第一图形转移层350的内部,而未实现其实质上的交叉,因此还可进一步包括:
首先,将第二图形转移层中的第二线条图形360b叠加到第一图形转移层350的第一转移媒介层352上,即将第二线条图形360b叠加到第一转移媒介层352的第一线条图形350b上;
接着,重点参考图26a和图26b所示,将第一线条图形350b和第二线条图形360b相互叠加的图形,从所述第一转移媒介层352中复制到所述第一图形转移层350的第一转移底层351中。
至此,即在所述掩膜层330上方的图形转移层中界定出了分格阵列的图形,包括多个边缘分格HE和多个第一分格H1。在后续的工艺中,可将所述分格阵列的图形进一步复制到所述掩膜层330中,以在所述掩膜层中形成开口阵列。
此外,本实施例中,在掩膜层330的上方也可形成有图形调整层340,以用于对分格阵列的图形进行修饰,使最终形成在所述掩膜层330中的开口阵列,其开口形貌更为圆滑。
具体参考图27a和图27b所示,以所述第一图形转移层350的第一转移底层351为掩膜刻蚀所述图形调整层340,以形成类圆形开口阵列在所述图形调整层340中。所述类圆形开口阵列中,开口的形状包括圆形和椭圆形。即,将第一图形转移层350中的平行四边形的分格图形或不规则分格图形修饰为圆形或椭圆形的开口图形。
在步骤S300’中,以所述图形调整层240为掩膜刻蚀所述掩膜层330,以形成开口阵列在所述掩膜层330中。
由于所述图形调整层240中形成类圆形开口阵列,因此在所述掩膜层 330中形成的开口阵列,其开口形状也可相应的包括圆形和/或椭圆形。
至此,即在衬底300的表面上界定出开口阵列。在后续的工艺中,以形成有开口阵列的掩膜层330为掩膜,刻蚀所述衬底300,从而可形成通孔阵列在所述衬底300中。
具体参考图28a和图28b所示,所述通孔阵列包括多个边缘通孔TE和多个内围通孔T1。多个内围通孔T1可构成内围通孔阵列,多个所述边缘通孔TE围绕在所述内围通孔阵列的外周围上。并且,边缘通孔TE的开口尺寸大于内围通孔T1的开口尺寸。进一步的,所述边缘通孔TE和内围通孔 T1的开口形状均可以为圆形。
与实施例三相比,本实施例中,在利用组合掩膜版界定分格阵列时,能够界定出更小尺寸的分格,以及更为密集的分格排布。因此,可使最终所形成的通孔阵列中,其通孔的开口尺寸也更小,以及通孔的排布更为密集。当然,与实施例三类似的,本实施例中所制备的半导体器件,也可以包括电容器阵列,在后续的工艺中所述通孔阵列可进一步用于制备电容器阵列,使所述电容器阵列包括:依次形成在所述通孔阵列中的下电极板、电容介质层和上电极板。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (30)
1.一种组合掩膜版,其特征在于,用于在一阵列区中界定出分格阵列,所述组合掩膜版包括:
第一掩膜版,形成有多条平行的第一线条,所述第一线条完全对应在所述阵列区中;
第二掩膜版,形成有第二***图形和多条平行的第二线条,所述第二***图形围绕在所述阵列区的外周围上,所述第二线条对应贯穿所述阵列区并延伸至非阵列区中,所述第二掩膜版的所述第二线条用于和所述第一掩膜版的所述第一线条相交在所述阵列区中,以界定出所述分格阵列;以及,
第三掩膜版,形成有掩蔽图形,所述掩蔽图形用于定义出所述阵列区,并用于掩蔽所述非阵列区;
其中,所述第一掩膜版、所述第二掩膜版和所述第三掩膜版相互叠加时,利用第三掩膜版的所述掩蔽图形定义出所述阵列区,所述第一掩膜版的所述第一线条和所述第二掩膜版的所述第二线条相交以围绕出多个第一分格在所述阵列区中,多个所述第一分格构成内围阵列;所述第二掩膜版的所述第二线条从所述内围阵列的边缘继续延伸至所述非阵列区中,并与所述第三掩膜版的所述掩蔽图形的边界相交,以利用所述第三掩膜版的所述掩蔽图形、所述第二掩膜版的所述第二线条和所述内围阵列的边界共同围绕出多个边缘分格在所述内围阵列的外周围上,由所述边缘分格和所述内围阵列的所述第一分格共同构成所述分格阵列,并且所述边缘分格的开口尺寸大于所述第一分格的开口尺寸。
2.如权利要求1所述的组合掩膜版,其特征在于,所述第一掩膜版、所述第二掩膜版和所述第三掩膜版相互叠加时,所述第二掩膜版的所述第二线条从所述内围阵列的边缘延伸出的部分与所述内围阵列的边界共同界定出多个第二分格,所述第二分格部分位于所述阵列区中并部分沿着所述第二线条的延伸方向延伸至所述非阵列区中;所述第三掩膜版的所述掩蔽图形局部遮盖所述第二分格中位于所述非阵列区中的部分,并使所述第二分格中位于所述阵列区中的部分暴露出用于构成所述边缘分格。
3.如权利要求1所述的组合掩膜版,其特征在于,所述第三掩膜版的所述掩蔽图形界定出一矩形暴露区,所述矩形暴露区对应所述阵列区并用于暴露出所述分格阵列,并且所述矩形暴露区的直边用于定义出所述分格阵列的边界,以使所述分格阵列具有对应所述矩形暴露区直边的直线型边界。
4.如权利要求3所述的组合掩膜版,其特征在于,所述第三掩膜版的所述矩形暴露区具有两条平行的第一暴露区直边和两条平行的第二暴露区直边,所述第一暴露区直边和所述第二暴露区直边垂直相交;
其中,所述第一掩膜版的所述第一线条的延伸方向与所述第三掩膜版的所述第一暴露区直边平行,所述第二掩膜版的所述第二线条相交于所述第三掩膜版的所述第一暴露区直边和所述第二暴露区直边,以使所述内围阵列具有贴近于所述第二暴露区直边的波浪型边界,以及贴近于所述第一暴露区直边的直线型边界。
5.如权利要求4所述的组合掩膜版,其特征在于,在所述第一掩膜版、所述第二掩膜版和所述第三掩膜版相互叠加时,所述第三掩膜版的所述第一暴露区直边和所述第二暴露区直边均设置在所述内围阵列的外周围,并均与所述第二线条中从所述内围阵列延伸出的部分相交,以界定出所述边缘分格在所述内围阵列的外周围上。
6.如权利要求5所述的组合掩膜版,其特征在于,所述第三掩膜版的所述第一暴露区直边与最靠近的所述第一线条之间的宽度尺寸大于相邻两条所述第一线条之间的宽度尺寸,以在垂直于所述第一暴露区直边的方向上,使靠近所述第一暴露区直边的边缘分格的宽度尺寸大于所述第一分格的宽度尺寸。
7.如权利要求5所述的组合掩膜版,其特征在于,在垂直于所述第二暴露区直边的方向上,靠近所述第二暴露区直边的边缘分格的最大宽度尺寸大于所述第一分格的最大宽度尺寸。
8.如权利要求4所述的组合掩膜版,其特征在于,所述第一掩膜版的多条所述第一线条的长度均相等并且小于所述第三掩膜版的所述第一暴露区直边的长度,以使所述第一线条的两个端部均对应在所述第三掩膜版的所述矩形暴露区的区域范围内,并且多条所述第一线条沿着垂直于其长度的方向对齐排布。
9.如权利要求8所述的组合掩膜版,其特征在于,所述第一掩膜版上还形成有第一***图形,所述第一***图形界定出一矩形空旷区,所述第一掩膜版的所述矩形空旷区包容所述第三掩膜版的所述矩形暴露区,并且所述矩形空旷区具有第一空旷区直边和第二空旷区直边,所述第一空旷区直边和所述第二空旷区直边分别与所述矩形暴露区的第一暴露区直边和第二暴露区直边平行;
其中,所述第一线条分布在所述矩形空旷区内,并且所述矩形空旷区的所述第一空旷区直边与最靠近的所述第一线条之间的第一空隙宽度尺寸大于相邻的两条所述第一线条之间的第二空隙宽度尺寸。
10.如权利要求9所述的组合掩膜版,其特征在于,所述矩形空旷区的所述第二空旷区直边与所述第一线条的端部之间的第三空隙宽度尺寸大于相邻的两条所述第一线条之间的所述第二空隙宽度尺寸。
11.如权利要求3所述的组合掩膜版,其特征在于,所述第三掩膜版的所述矩形暴露区具有两条平行的第一暴露区直边和两条平行的第二暴露区直边,所述第一暴露区直边和所述第二暴露区直边相交;
其中,所述第一掩膜版的所述第一线条的两端虚拟延伸方向分别与所述第三掩膜版的所述第一暴露区直边和所述第二暴露区直边均相交,所述第三掩膜版的所述第一暴露区直边和所述第二暴露区直边的任一与所述第二掩膜版的所述第二线条的一端实体延伸方向相交,以使由所述第一线条和所述第二线条界定出的所述内围阵列具有沿着所述第一暴露区直边的波浪型边界和沿着所述第二暴露区直边的波浪型边界。
12.如权利要求11所述的组合掩膜版,其特征在于,在所述第一掩膜版、所述第二掩膜版和所述第三掩膜版相互叠加时,所述第三掩膜版的所述第一暴露区直边和所述第二暴露区直边均设置在所述内围阵列的外周围上,并均与所述第二线条中从所述内围阵列延伸出的部分相交,以界定出所述边缘分格在所述内围阵列的外周围上。
13.如权利要求1所述的组合掩膜版,其特征在于,所述第一分格的形状为平行四边形,以使所述内围阵列具有波浪型边界。
14.如权利要求1~13任一项所述的组合掩膜版,其特征在于,所述第一掩膜版、所述第二掩膜版和所述第三掩膜版相互叠加时,所述第一掩膜版中的部分或全部第一线条的端部延伸嵌入至所述边缘分格的内部中,所述边缘分格越过所述第一线条的端部而相互连通。
15.一种半导体器件的形成方法,其特征在于,包括:
提供一衬底,所述衬底上形成一掩膜层;
利用权利要求1所述的组合掩膜版执行光刻工艺,以形成一开口阵列在所述掩膜层,所述开口阵列的图形通过所述组合掩膜版的所述第一掩膜版、所述第二掩膜版及所述第三掩膜版相互叠加而界定出;以及,
以形成有所述开口阵列的所述掩膜层为掩膜刻蚀所述衬底,以在所述衬底的阵列区中形成一对应所述开口阵列的通孔阵列。
16.如权利要求15所述的半导体器件的形成方法,其特征在于,所述组合掩膜版的掩膜图形相互叠加的方法包括:
将所述第一掩膜版的所述第一线条、所述第二掩膜版的所述第二线条和所述第三掩膜版的所述掩蔽图形相互叠加,以界定出所述分格阵列在所述阵列区中,所述开口阵列对应所述分格阵列。
17.如权利要求16所述的半导体器件的形成方法,其特征在于,利用所述组合掩膜版执行光刻工艺,以形成所述开口阵列在所述掩膜层中的步骤包括:
形成第一图形转移层在所述掩膜层上;
利用所述组合掩膜版的所述第一掩膜版执行第一次光刻工艺,将所述第一掩膜版的第一线条的图形复制到所述第一图形转移层中,以形成多个第一沟槽在所述第一图形转移层中并界定出多条第一线条图形;
形成第二图形转移层在所述第一图形转移层上,所述第二图形转移层填充所述第一图形转移层的所述第一沟槽并覆盖所述第一线条图形;
利用所述组合掩膜版的所述第二掩膜版执行第二次光刻工艺,将所述第二掩膜版的第二线条的图形复制到所述第二图形转移层上,以形成多个第二沟槽在所述第二图形转移层中并界定出多条第二线条图形;
利用所述组合掩膜版的所述第三掩膜版执行第三次光刻工艺,并形成掩蔽膜层在所述第二图形转移层的上方,所述掩蔽膜层的图形对应所述第三掩膜版的掩蔽图形,用于覆盖所述第二图形转移层中非对应阵列区的部分,并暴露出所述第二图形转移层中对应阵列区的部分;其中,所述第二图形转移层中的所述第二线条图形、所述第一图形转移层中的所述第一线条图形和所述掩蔽膜层的图形相互叠加,以界定出所述分格阵列的图形;以及,
刻蚀所述掩膜层,以形成对应所述分格阵列的开口阵列在所述掩膜层中。
18.如权利要求17所述的半导体器件的形成方法,其特征在于,所述第一图形转移层包括由下至上依次形成在所述掩膜层上的第一转移底层和第一转移媒介层,所述第一沟槽的底部停止在所述第一转移媒介层中;所述第二图形转移层包括由下至上依次形成在所述第一转移媒介层上的第二转移底层、第二转移媒介层、第三转移底层和第三转移媒介层,所述第二转移底层填充所述第一图形转移层的所述第一沟槽并覆盖所述第一线条图形,所述第二沟槽的底部停止在所述第三转移底层中。
19.如权利要求18所述的半导体器件的形成方法,其特征在于,在形成所述掩蔽膜层之后,以所述掩蔽膜层和所述第三转移底层为掩膜,依次刻蚀所述第二转移媒介层和所述第二转移底层,直至暴露出所述第一转移媒介层,以使所述第二图形转移层中的第二线条图形叠加到所述第一转移媒介层中的第一线条图形上,以界定出所述分格阵列的图形;并以相互叠加的所述第二线条图形和所述第一线条图形为掩膜刻蚀所述第一转移底层,以形成所述分格阵列在所述第一转移底层中;以及,以形成有所述分格阵列的第一转移底层为掩膜刻蚀所述掩膜层。
20.如权利要求15所述的半导体器件的形成方法,其特征在于,所述组合掩膜版的掩膜图形相互叠加的方法包括:
利用第一掩膜版的每一条第一线条定义出两条第一界定线,两条所述第一界定线分别对应所述第一线条的两个长度边界;并利用第二掩膜版的每一条第二线条定义出两条第二界定线,两条所述第二界定线分别对应所述第二线条的两个长度边界;以及,
将所述第一界定线的图形、所述第二界定线的图形和所述第三掩膜版的掩蔽图形相互叠加,以界定出一分格阵列在所述阵列区中,所述开口阵列对应所述分格阵列。
21.如权利要求20所述的半导体器件的形成方法,其特征在于,利用所述组合掩膜版执行光刻工艺,以形成所述开口阵列在所述掩膜层中的步骤包括:
形成第一图形转移层在所述掩膜层上;
利用所述组合掩膜版的所述第一掩膜版执行第一次光刻工艺,以形成第一辅助线条在所述第一图形转移层上,所述第一辅助线条对应所述第一掩膜版的所述第一线条;
形成第一界定线在所述第一图形转移层上,所述第一界定线覆盖所述第一辅助线条的长度侧壁而对应所述第一线条的长度边界,每一条所述第一辅助线条的两个长度侧壁上均形成有所述第一界定线,并去除所述第一辅助线条;
将所述第一界定线的图形复制到所述第一图形转移层中,以形成多个第一沟槽在所述第一图形转移层中并界定出多条第一线条图形;
形成第二图形转移层在所述第一图形转移层上,所述第二图形转移层填充所述第一图形转移层的所述第一沟槽并覆盖所述第一线条图形;
利用所述组合掩膜版的所述第二掩膜版执行第二次光刻工艺,以形成第二辅助线条在所述第二图形转移层上,所述第二辅助线条对应所述第二掩膜版的所述第二线条;
形成第二界定线在所述第二图形转移层上,所述第二界定线覆盖所述第二辅助线条的长度侧壁而对应所述第二线条的长度边界,每一条所述第二辅助线条的两个长度侧壁上均形成有所述第二界定线,并去除所述第二辅助线条;
将所述第二界定线的图形复制到所述第二图形转移层中,以形成多个第二沟槽在所述第二图形转移层中并界定出多条第二线条图形;
利用所述组合掩膜版的所述第三掩膜版执行第三次光刻工艺,并形成掩蔽膜层在所述第二图形转移层的上方,所述掩蔽膜层的图形对应所述第三掩膜版的掩蔽图形,用于覆盖所述第二图形转移层中非对应阵列区的部分,并暴露出所述第二图形转移层中对应阵列区的部分;其中,所述第二图形转移层中的所述第二线条图形、所述第一图形转移层中的所述第一线条图形和所述掩蔽膜层的图形相互叠加,以界定出所述分格阵列的图形在所述阵列区中;以及,
刻蚀所述掩膜层,以形成对应所述分格阵列的开口阵列在所述掩膜层中。
22.如权利要求21所述的半导体器件的形成方法,其特征在于,所述第一界定线的形成方法包括:
沉积第一界定材料层在所述第一图形转移层上,所述第一界定材料层保形覆盖所述第一辅助线条的顶部、长度侧壁和宽度侧壁;
执行回刻蚀工艺,去除所述第一界定材料层中覆盖所述第一辅助线条顶部的部分,并保留所述第一界定材料层中覆盖所述第二辅助线条侧壁的部分以形成第一界定环,所述第一界定环环绕所述第一辅助线条的长度侧壁和宽度侧壁;以及,
去除所述第一界定环中对应所述第一辅助线条宽度侧壁的部分,以使每一个所述第一界定环分割为两条所述第一界定线。
23.如权利要求21所述的半导体器件的形成方法,其特征在于,所述第二界定线的形成方法包括:
沉积第二界定材料层在所述第二图形转移层上,所述第二界定材料层保形覆盖所述第二辅助线条的顶部和长度侧壁;
执行回刻蚀工艺,去除所述第二界定材料层中覆盖所述第二辅助线条顶部的部分,并保留所述第二界定材料层中覆盖所述第二辅助线条长度侧壁的部分,以构成所述第二界定线,所述第二界定线从所述阵列区延伸至非阵列区。
24.如权利要求15所述的半导体器件的形成方法,其特征在于,所述掩膜层中的所述开口阵列包括多个边缘开口和多个内围开口,多个所述边缘开口分布在所述开口阵列的边缘位置,并且多个所述边缘开口围绕在所述多个内围开口的外周围上;其中,所述内围开口的开口形状为圆形,所述边缘开口的开口形状为圆形或椭圆形。
25.如权利要求24所述的半导体器件的形成方法,其特征在于,所述衬底中的所述通孔阵列包括多个内围通孔和多个边缘通孔,多个所述边缘通孔分布在所述通孔阵列的边缘位置,并且多个所述边缘通孔围绕在所述多个内围通孔的外周围上;其中,所述边缘通孔的开口尺寸大于所述内围通孔的开口尺寸。
26.如权利要求15所述的半导体器件的形成方法,其特征在于,所述半导体器件包括电容器阵列,在形成所述通孔阵列之后,还包括:
依次形成下电极板、电容介质层和上电极板在所述通孔阵列的通孔中,以形成所述电容器阵列。
27.如权利要求26所述的半导体器件的形成方法,其特征在于,所述衬底包括一基底和一形成在所述基底上的绝缘介质层,所述通孔阵列形成在所述衬底的所述绝缘介质层中。
28.如权利要求15~27任一项所述的半导体器件的形成方法,其特征在于,形成所述开口阵列在所述掩膜层中的步骤包括:
依次形成一图形调整层和一图形转移层在所述掩膜层上;
利用所述组合掩膜版执行光刻工艺,以界定出一分格阵列在所述图形转移层中;
以形成有所述分格阵列的所述图形转移层为掩膜,刻蚀所述图形调整层,以形成对应所述分格阵列的类圆形开口阵列,所述类圆形开口阵列中多个类圆形开口的开口形状包括圆形和椭圆形;以及,
以形成有所述类圆形开口阵列的图形调整层为掩膜,刻蚀所述掩膜层,以形成所述开口阵列在所述掩膜层中,所述开口阵列中多个开口的开口形状包括圆形和/或椭圆形。
29.如权利要求28所述的半导体器件的形成方法,其特征在于,所述图形转移层的所述分格阵列中,分布在边缘位置的部分或全部边缘分格中嵌入有冗余线条,所述冗余线条从所述边缘分格的内部边界延伸停止在所述边缘分格的内部中,所述边缘分格越过所述冗余线条而相互连通。
30.如权利要求29所述的半导体器件的形成方法,其特征在于,以所述图形转移层为掩膜刻蚀所述图形调整层时,采用等离子体刻蚀工艺刻蚀所述图形调整层,并利用刻蚀负载效应,使对应所述边缘分格的所述冗余线条的开口侧壁为圆弧形侧壁。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810361918.7A CN108519725B (zh) | 2018-04-20 | 2018-04-20 | 组合掩膜版、半导体器件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810361918.7A CN108519725B (zh) | 2018-04-20 | 2018-04-20 | 组合掩膜版、半导体器件及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108519725A CN108519725A (zh) | 2018-09-11 |
CN108519725B true CN108519725B (zh) | 2024-01-23 |
Family
ID=63428940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810361918.7A Active CN108519725B (zh) | 2018-04-20 | 2018-04-20 | 组合掩膜版、半导体器件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108519725B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111029249B (zh) * | 2018-10-09 | 2022-04-08 | 长鑫存储技术有限公司 | 通孔阵列的形成方法及半导体器件的形成方法 |
CN111638626B (zh) * | 2019-11-04 | 2024-05-03 | 福建省晋华集成电路有限公司 | 对位标记和半导体结构的形成方法、组合掩膜版 |
CN112908837A (zh) | 2019-11-19 | 2021-06-04 | 长鑫存储技术有限公司 | 半导体器件及半导体器件的制备方法 |
CN114446957A (zh) | 2020-11-05 | 2022-05-06 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制造方法 |
CN113066715B (zh) * | 2021-03-19 | 2022-07-05 | 长鑫存储技术有限公司 | 光罩组件、图形化掩膜及其形成方法、有源区的形成方法 |
CN113517259B (zh) * | 2021-06-29 | 2024-01-19 | 上海华力集成电路制造有限公司 | 对准标识结构 |
EP4145493B1 (en) | 2021-07-05 | 2024-01-31 | Changxin Memory Technologies, Inc. | Formation method for connecting pad, and semiconductor structure |
CN113964089B (zh) * | 2021-09-29 | 2024-05-17 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201500840A (zh) * | 2013-06-25 | 2015-01-01 | Rexchip Electronics Corp | 雙重曝光的光罩結構以及曝光顯影的方法 |
KR20160005945A (ko) * | 2014-07-08 | 2016-01-18 | 에스케이하이닉스 주식회사 | 마스크패턴 및 그를 이용한 반도체장치의 미세 패턴 형성 방법 |
CN105762070A (zh) * | 2015-01-07 | 2016-07-13 | 爱思开海力士有限公司 | 制造半导体器件的方法 |
CN106847821A (zh) * | 2017-03-07 | 2017-06-13 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
CN107656426A (zh) * | 2017-11-02 | 2018-02-02 | 睿力集成电路有限公司 | 孔洞图形的形成方法及具有孔洞图形的半导体结构 |
CN208283720U (zh) * | 2018-04-20 | 2018-12-25 | 长鑫存储技术有限公司 | 组合掩膜版 |
-
2018
- 2018-04-20 CN CN201810361918.7A patent/CN108519725B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201500840A (zh) * | 2013-06-25 | 2015-01-01 | Rexchip Electronics Corp | 雙重曝光的光罩結構以及曝光顯影的方法 |
KR20160005945A (ko) * | 2014-07-08 | 2016-01-18 | 에스케이하이닉스 주식회사 | 마스크패턴 및 그를 이용한 반도체장치의 미세 패턴 형성 방법 |
CN105762070A (zh) * | 2015-01-07 | 2016-07-13 | 爱思开海力士有限公司 | 制造半导体器件的方法 |
CN106847821A (zh) * | 2017-03-07 | 2017-06-13 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
CN107656426A (zh) * | 2017-11-02 | 2018-02-02 | 睿力集成电路有限公司 | 孔洞图形的形成方法及具有孔洞图形的半导体结构 |
CN208283720U (zh) * | 2018-04-20 | 2018-12-25 | 长鑫存储技术有限公司 | 组合掩膜版 |
Also Published As
Publication number | Publication date |
---|---|
CN108519725A (zh) | 2018-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108519725B (zh) | 组合掩膜版、半导体器件及其形成方法 | |
TWI477999B (zh) | 使用間隔物圖案技術以製造半導體裝置之方法 | |
US8741735B1 (en) | Method of forming a semiconductor memory device | |
KR100618819B1 (ko) | 오버레이 마진이 개선된 반도체 소자 및 그 제조방법 | |
CN110534517B (zh) | 集成电路存储器及其形成方法、半导体集成电路器件 | |
CN109935588B (zh) | 存储器及其制作方法 | |
CN208283720U (zh) | 组合掩膜版 | |
CN110875313B (zh) | 有源区阵列及其形成方法、半导体器件及其形成方法 | |
CN111029249B (zh) | 通孔阵列的形成方法及半导体器件的形成方法 | |
CN117080054B (zh) | 半导体结构的制备方法 | |
CN112614846A (zh) | 沟道孔的制作方法、存储器及其制作方法 | |
US20230230842A1 (en) | Patterning method and method of manufacturing semiconductor structure | |
EP4195252A1 (en) | Semiconductor structure and manufacturing method therefor | |
CN110890328B (zh) | 半导体存储器的形成方法 | |
CN112701083A (zh) | 形成图案的方法 | |
CN114068310A (zh) | 一种方形排列的孔的刻蚀方法 | |
WO2022100131A1 (zh) | 一种半导体结构及其形成方法 | |
JPH0228923A (ja) | 半導体装置の製造方法 | |
US10950443B2 (en) | Method for forming patterns | |
CN111933712B (zh) | 沟槽型场效应晶体管及其形成方法 | |
CN111025845A (zh) | 掩膜板和电容器阵列、半导体器件及其制备方法 | |
CN113594095B (zh) | 半导体结构及其形成方法 | |
TWI769363B (zh) | 平面化半導體結構的方法 | |
WO2022088734A1 (zh) | 半导体结构的制备方法及半导体结构 | |
CN116169013A (zh) | 图形化方法和半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20180928 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |