CN108510932B - 一种电平转换芯片及其控制方法、关机驱动电路 - Google Patents
一种电平转换芯片及其控制方法、关机驱动电路 Download PDFInfo
- Publication number
- CN108510932B CN108510932B CN201810293192.8A CN201810293192A CN108510932B CN 108510932 B CN108510932 B CN 108510932B CN 201810293192 A CN201810293192 A CN 201810293192A CN 108510932 B CN108510932 B CN 108510932B
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- level
- level input
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明的实施例提供一种电平转换芯片及其控制方法、关机驱动电路,涉及显示技术领域,可使PU点得以放电。一种电平转换芯片,输出电路用于在高电平输入端和第一参考电压端的控制下,在Xon启动的第一阶段向第一节点输出第一信号,在Xon启动的第二阶段向第一节点输出第二信号;第一选通电路用于在第一节点输出第一信号时,使低电平输入端和低电平输出端断开;在第一节点输出第二信号时,使低电平输入端和低电平输出端电连接;第一控制电路用于在控制端输出Xon启动信号的控制下,使信号输出端与高电平输入端电连接;并在第一节点输出第一信号时,使低电平输出端与高电平输入端电连接,在第一节点输出第二信号时,使低电平输出端与高电平输入端断开。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种电平转换芯片及其控制方法、关机驱动电路。
背景技术
随着显示技术的发展,高分辨率、窄边框成为发展趋势。针对这一趋势,出现了阵列基板栅极驱动(Gate Drive on Array,GOA)技术。GOA技术直接将栅极驱动电路集成制作于阵列基板上,由此来代替绑定于面板上的驱动芯片。
针对GOA产品,会进行各种严格的信赖性测试,高温快速开关机则是其中的一项。通常,在电平转换芯片中具有Xon功能,可以在产品关机时快速对像素电极进行放电,消除残影不良。
具体的,在高温快速开关机时,Xon开启,GOA所有信号至于高电平,薄膜晶体管(Thin Film Transistor,TFT)全部开启,对像素电极进行放电。当高电平输入端的电压降至电平转换芯片关闭电压时,电平转换芯片关闭,但此时GOA(以如图1所示的GOA为例)中PU点上仍有大量电荷残留,在下一次快速开机时,GOA单元会产生多重输出(Multi-Out),致使高电平输入端所接负载急速增加,使高电平其被拉低(如图2中的虚线圈处),导致画面显示异常(Abnormal Display,AD)。
发明内容
本发明的实施例提供一种电平转换芯片及其控制方法、关机驱动电路,可使产品关机时,PU点得以放电。
为达到上述目的,本发明的实施例采用如下技术方案:
第一方面,提供一种电平转换芯片,包括:输出电路、第一选通电路、第一控制电路;所述输出电路,分别连接高电平输入端、第一参考电压端和第一节点,用于在所述高电平输入端和所述第一参考电压端的控制下,在Xon启动的第一阶段向所述第一节点输出第一信号,在Xon启动的第二阶段向所述第一节点输出第二信号;所述第一选通电路,分别连接低电平输入端、低电平输出端和所述第一节点,用于在所述第一节点输出第一信号时,使所述低电平输入端和所述低电平输出端断开电连接;在所述第一节点输出第二信号时,使所述低电平输入端和所述低电平输出端电连接;所述第一控制电路,分别连接控制端、所述第一节点、所述低电平输出端、所述高电平输入端和信号输出端,用于在所述控制端输出Xon启动信号的控制下,使所述信号输出端与所述高电平输入端电连接;并在所述第一节点输出第一信号时,使所述低电平输出端与所述高电平输入端电连接;在所述第一节点输出第二信号时,使所述低电平输出端与所述高电平输入端的电连接断开。
可选的,所述电平转换芯片还包括第二控制电路,分别连接数字逻辑电压端、第二参考电压端和所述控制端,用于在所述数字逻辑电压端和所述第二参考电压端的控制下,向所述控制端输出Xon启动信号。
可选的,所述电平转换芯片还包括电平转换电路,分别连接信号输入端、所述信号输出端、所述低电平输入端和所述高电平输入端,用于根据所述低电平输入端和所述高电平输入端输入的电压,提升所述信号输入端输入的信号幅值,并通过所述信号输出端输出。
基于上述,可选的,所述输出电路包括第一比较器;所述第一比较器的两个输入端分别与所述高电平输入端和所述第一参考电压端电连接,输出端与所述第一节点电连接。
可选的,所述第一选通电路包括第一晶体管;所述第一晶体管的栅极与所述第一节点电连接,第一极与所述低电平输入端电连接,第二极与所述低电平输出端电连接。
可选的,所述第一控制电路包括第一开关子电路、第二开关子电路和第三开关子电路;所述第一开关子电路与所述控制端、所述第一节点和所述第二开关子电路电连接,用于在所述控制端输出Xon启动信号的控制下开启,以将所述第一节点输出的第一信号或第二信号输入至所述第二开关子电路;所述第二开关子电路还与所述高电平输入端和所述低电平输出端电连接,用于在接收到所述第一信号时开启,使所述高电平输入端和所述低电平输出端电连接;接收到所述第二信号时关闭,使所述高电平输入端和所述低电平输出端的电连接断开;所述第三开关子电路与所述控制端、所述高电平输入端和所述信号输出端电连接,用于在所述控制端输出Xon启动信号的控制下开启,使所述高电平输入端和所述信号输出端电连接。
可选的,所述第二控制电路包括第二比较器;所述第二比较器的两个输入端分别与所述数字逻辑电压端和所述第二参考电压端电连接,输出端与所述控制端电连接。
第二方面,提供一种关机驱动电路,包括第一方面所述的电平转换芯片、电源管理芯片和分压电路;所述电源管理芯片的第一电压输出端通过所述分压电路与所述电平转换芯片的高电平输入端电连接;所述电源管理芯片的第二电压输出端与所述电平转换芯片的低电平输入端电连接。
可选的,所述分压电路包括第一电阻和第二电阻;所述第一电阻的一端与所述第一电压输出端电连接,另一端与所述高电平输入端电连接;所述第二电阻的一端与所述高电平输入端电连接,另一端接地。
第三方面,提供一种上述电平转换芯片的控制方法,包括:控制端输出Xon启动信号,信号输出端与高电平输入端电连接,并且在所述高电平输入端和第一参考电压端的控制下,在Xon启动的第一阶段,使第一节点输出第一信号,以使所述低电平输出端与所述高电平输入端电连接,同时,使低电平输入端和所述低电平输出端断开电连接,进行像素放电;在所述高电平输入端和所述第一参考电压端的控制下,在Xon启动的第二阶段,使所述第一节点输出第二信号,以使所述低电平输入端和所述低电平输出端电连接,并且,使所述低电平输出端与所述高电平输入端的电连接断开,进行PU点放电。
本发明的实施例提供一种电平转换芯片及其控制方法、关机驱动电路,通过在高电平输入端和第一参考电压端的控制下,使输出电路在Xon启动的第一阶段向第一节点输出第一信号,而使第一选通电路关闭,低电平输入端和低电平输出端断开电连接,同时,在控制端输出Xon启动信号和第一节点输出第一信号的控制下,通过第一控制电路使低电平输出端和信号输出端分别与高电平输入端电连接,可在Xon启动的第一阶段进行像素放电;在像素放电完成之后的第二阶段,通过输出电路向第一节点输出第二信号,而使第一选通电路选通,低电平输入端和低电平输出端重新电连接,同时,在控制端输出Xon启动信号和第一节点输出第二信号的控制下,通过第一控制电路使低电平输出端与高电平输入端的电连接断开,可迫使低电平输出端快速下降,使PU点得以放电。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种GOA电路示意图;
图2为现有技术中快速开机时,高电平输入端被拉低的示意图;
图3为本发明提供的一种电平转换芯片的结构示意图一;
图4为现有技术中Xon启动后,低电平输出端、信号输出端和高电平输入端电压变化的示意图;
图5为本发明中Xon启动后,低电平输出端、信号输出端和高电平输入端电压变化的示意图;
图6为本发明中快速开机时,高电平输入端的电压示意图;
图7为本发明提供的一种电平转换芯片的结构示意图二;
图8为本发明提供的一种电平转换芯片的结构示意图三;
图9为本发明提供的一种电平转换芯片中各电路的一种具体结构示意图一;
图10为本发明提供的一种电平转换芯片中各电路的一种具体结构示意图二;
图11为本发明提供的一种关机驱动电路的结构示意图一;
图12为本发明提供的一种关机驱动电路的结构示意图二;
图13为本发明提供的电平转换芯片的控制方法流程示意图。
附图标记:
10-输出电路;20-第一选通电路;30-第一控制电路;40-第二控制电路;50-电平转换电路;60-分压电路;101-第一比较器;301-第一开关子电路;302-第二开关子电路;303-第三开关子电路;401-第二比较器;T1-第一晶体管;A-第一节点;C-控制端;R1-第一电阻;R2-第二电阻;VGH-高电平输入端;VGL-低电平输入端;VSS-低电平输出端;SOUT-信号输出端;SIN-信号输入端;Vref1-第一参考电压端;Vref2-第二参考电压端;DVDD-数字逻辑电压端;P1-第一阶段;P2-第二阶段。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种电平转换芯片,如图3所示,包括:输出电路10、第一选通电路20、第一控制电路30。
具体的,输出电路10,分别连接高电平输入端VGH、第一参考电压端Vref1和第一节点A,用于在高电平输入端VGH和第一参考电压端Vref1的控制下,在Xon启动的第一阶段向第一节点A输出第一信号,在Xon启动的第二阶段向第一节点A输出第二信号。
第一选通电路20,分别连接低电平输入端VGL、低电平输出端VSS和第一节点A,用于在第一节点A输出第一信号时,使低电平输入端VGL和低电平输出端VSS断开电连接;在第一节点A输出第二信号时,使低电平输入端VGL和低电平输出端VSS电连接。
第一控制电路30,分别连接控制端C、第一节点A、低电平输出端VSS、高电平输入端VGH和信号输出端SOUT,用于在控制端C输出Xon启动信号的控制下,使信号输出端SOUT与高电平输入端VGH电连接;并在第一节点A输出第一信号时,使低电平输出端VSS与高电平输入端VGH电连接,在第一节点A输出第二信号时,使低电平输出端VSS与高电平输入端VGH的电连接断开。
本领域技术人员明白,电平转换芯片的一个作用就是输出时钟信号,因而,可以理解的是,本发明实施例中可通过信号输出端SOUT输出时钟信号。其中,信号输出端SOUT并不限于是一个,可以是多个,具体在此不做限定。
此外,现有技术中,Xon启动后,为进行像素电极放电,电平转换芯片中低电平输出端VSS和信号输出端SOUT分别与高电平输入端VGH电连接,使低电平输出端VSS和信号输出端SOUT的电压跟随高电平输入端VGH电压的变化而变化(如图4所示),直至高电平输入端VGH降至电平转换芯片的关闭电压时,电平转换芯片关闭。但如背景技术所述,PU点上会有大量电荷残留。其中,由于在Xon未启动前,低电平输入端VGL和低电平输出端VSS实际是电连接的,因此,为使低电平输出端VSS的电压跟随高电平输入端VGH电压的变化而变化,应使低电平输入端VGL和低电平输出端VSS断开电连接。
为解决PU点上大量电荷残留的问题,本发明实施例中将Xon启动后,电平转换芯片关闭前分为两个阶段,如图5所示,在Xon启动的第一阶段P1,使低电平输出端VSS和信号输出端SOUT分别与高电平输入端VGH电连接,以使低电平输出端VSS和信号输出端SOUT的电压跟随高电平输入端VGH电压的变化而变化,进行像素电极放电。在Xon启动的第二阶段P2,使低电平输出端VSS与高电平输入端VGH的电连接断开,而使低电平输入端VGL和低电平输出端VSS重新电连接,迫使低电平输出端VSS快速下降,使PU点得以放电。从而,在下次快速开机时,使得高电平输入端VGH的电压不会存在现有技术中拉低的情况(如图6所示)。
基于此,可以理解的是,第二阶段P2的起始时间应为高电平输入端VGH上的电压掉电至的一定幅值时,而此幅值的选取应为像素电极放电完毕后,当然,需在电平转换芯片关闭之前,因此,基于本发明的电平转换芯片,通过将该幅值赋予第一参考电压端Vref1,便可实现上述Xon启动后第一阶段P1和第二阶段P2的控制。
其中,需要说明的是,上述输出电路10、第一选通电路20和第一控制电路30仅为电平转换芯片中与本发明的发明点相关的电路,在电平转换芯片中还可包括其他电路。例如,还可包括现有的能被输出Xon启动信号的控制端控制的选通电路(为与本发明的第一选通电路20区分,可称为第二选通电路),以在Xon启动前,保持低电平输入端VGL和低电平输出端VSS电连接,而在Xon启动后,使低电平输入端VGL和低电平输出端VSS的电连接断开。当然,如果通过本发明的输出电路10、第一选通电路20和第一控制电路30,能保证在Xon启动前,低电平输入端VGL和低电平输出端VSS电连接,则可无需上述的第二选通电路。
本发明实施例提供一种电平转换芯片,通过在高电平输入端VGH和第一参考电压端Vref1的控制下,使输出电路10在Xon启动的第一阶段P1向第一节点A输出第一信号,而使第一选通电路20关闭,低电平输入端VGL和低电平输出端VSS断开电连接,同时,在控制端C输出Xon启动信号和第一节点A输出第一信号的控制下,通过第一控制电路30使低电平输出端VSS和信号输出端SOUT分别与高电平输入端VGH电连接,可在Xon启动的第一阶段P1进行像素放电;在像素放电完成之后的第二阶段P2,通过输出电路10向第一节点A输出第二信号,而使第一选通电路20选通,低电平输入端VGL和低电平输出端VSS重新电连接,同时,在控制端C输出Xon启动信号和第一节点A输出第二信号的控制下,通过第一控制电路30使低电平输出端VSS与高电平输入端VGH的电连接断开,可迫使低电平输出端VSS快速下降,使PU点得以放电。
可选的,如图7所述,所述电平转换芯片还包括第二控制电路40,分别连接数字逻辑电压端DVDD、第二参考电压端Vref2和控制端C,用于在数字逻辑电压端DVDD和第二参考电压端Vref2的控制下,向控制端C输出Xon启动信号。
本发明实施例,通过在电平转换芯片中设置第二控制电路40,可通过合理设置第二参考电压端Vref2的电压值,在数字逻辑电压端DVDD的电压掉电至第二参考电压端Vref2设定的电压值或以下时,自动输出Xon启动信号。
可选的,如图8所示,所述电平转换芯片还包括电平转换电路50,分别连接信号输入端SIN、信号输出端SOUT、低电平输入端VGL和高电平输入端VGH,用于根据低电平输入端VGL和高电平输入端VGH输入的电压,提升信号输入端SIN输入的信号幅值,并通过信号输出端SOUT输出。
即,通过信号输出端SOUT输出时钟信号。
基于上述,可选的,如图9所示,所述输出电路10包括第一比较器101;第一比较器101的两个输入端分别与高电平输入端VGH和第一参考电压端Vref1电连接,输出端与第一节点A电连接。
具体的,当第一参考电压端Vref1的电压设定为高电平输入端VGH上的电压掉电至像素电极放电完毕后的电压值时,若高电平输入端VGH的电压大于第一参考电压端Vref1的电压,则第一节点A可输出第一信号,若高电平输入端VGH的电压小于等于第一参考电压端Vref1的电压,则第一节点A可输出第二信号。
可选的,如图9所示,所述第一选通电路20包括第一晶体管T1;第一晶体管T1的栅极与第一节点A电连接,第一极与低电平输入端VGL电连接,第二极与低电平输出端VSS电连接。
具体的,当第一节点A输出第一信号时,可使第一晶体管T1关闭,低电平输入端VGL和低电平输出端VSS断开;当第一节点A输出第二信号时,可使第一晶体管T1打开,低电平输入端VGL和低电平输出端VSS电连接。
可选的,如图9所示,所述第一控制电路30包括第一开关子电路301、第二开关子电路302和第三开关子电路303。
具体的,第一开关子电路301与控制端C、第一节点A和第二开关子电路302电连接,用于在控制端C输出Xon启动信号的控制下开启,以将第一节点A输出的第一信号或第二信号输入至第二开关子电路302。
第二开关子电路302还与高电平输入端VGH和低电平输出端VSS电连接,用于在接收到所述第一信号时开启,使高电平输入端VGH和低电平输出端VSS电连接;接收到所述第二信号时关闭,使高电平输入端VGH和低电平输出端VSS的电连接断开。
第三开关子电路303与控制端C、高电平输入端VGH和信号输出端SOUT电连接,用于在控制端C输出Xon启动信号的控制下开启,使高电平输入端VGH和信号输出端SOUT电连接。
其中,第一开关子电路301、第二开关子电路302和第三开关子电路303中,每个开关子电路301可至少包括一个晶体管。第一开关子电路301中晶体管的栅极与控制端C电连接,第一极与第一节点A电连接,第二极与第二开关子电路302电连接。
第二开关子电路302中晶体管的栅极与第一开关子电路301中晶体管的第二极电连接,第一极和第二极分别与高电平输入端VGH和低电平输出端VSS电连接。
第三开关子电路303中晶体管的栅极与控制端C电连接,第一极和第二极分别与高电平输入端VGH和信号输出端SOUT电连接。
可选的,如图10所示,所述第二控制电路40包括第二比较器401;第二比较器401的两个输入端分别与数字逻辑电压端DVDD和第二参考电压端Vref2电连接,输出端与控制端C电连接。
具体的,通过合理设置第二参考电压端Vref2的电压值,可在数字逻辑电压端DVDD的电压小于等于第二参考电压端Vref2的电压的情况下,向控制端C输出Xon启动信号。
本发明实施例还提供一种关机驱动电路,如图11所示,包括上述的电平转换芯片、电源管理芯片和分压电路60;所述电源管理芯片的第一电压输出端通过分压电路60与电平转换芯片的高电平输入端VGH电连接;电源管理芯片的第二电压输出端与电平转换芯片的低电平输入端VGL电连接。
本发明提供一种关机驱动电路,具有与所述电平转换芯片相同的效果。其中,通过分压电路60将电源管理芯片的高电平输入至电平转换芯片的高电平输入端VGH,可为电平转换芯片的高电平输入端VGH提供适合的电压。
可选的,如图12所示,分压电路60包括第一电阻R1和第二电阻R2;第一电阻R1的一端与第一电压输出端电连接,另一端与高电平输入端VGH电连接;第二电阻R2的一端与高电平输入端VGH电连接,另一端接地。
其中,第一电阻R1和第二电阻R2的阻止应根据第一电压输出端的电压合理设置。
本发明实施例还提供一种上述电平转换芯片的控制方法,如图13所示,包括:
S10、控制端C输出Xon启动信号,信号输出端SOUT与高电平输入端VGH电连接,并且在高电平输入端VGH和第一参考电压端Vref1的控制下,在Xon启动的第一阶段P1,使第一节点A输出第一信号,以使低电平输出端VSS与高电平输入端VGH电连接,同时,使低电平输入端VGL和低电平输出端VSS断开电连接,进行像素放电。
S20、在高电平输入端VGH和第一参考电压端Vref1的控制下,在Xon启动的第二阶段P2,使第一节点输出第二信号,以使低电平输入端VGL和低电平输出端VSS电连接,并且,使低电平输出端VSS与高电平输入端VGH的电连接断开,进行PU点放电。
本发明实施例提供一种电平转换芯片的控制方法,具有与上述电平转换芯片相同的效果,在此不再赘述。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种电平转换芯片,其特征在于,包括:输出电路、第一选通电路、第一控制电路;
所述输出电路,分别连接高电平输入端、第一参考电压端和第一节点,用于在所述高电平输入端和所述第一参考电压端的控制下,在Xon启动的第一阶段向所述第一节点输出第一信号,在Xon启动的第二阶段向所述第一节点输出第二信号;
所述第一选通电路,分别连接低电平输入端、低电平输出端和所述第一节点,用于在所述第一节点输出第一信号时,使所述低电平输入端和所述低电平输出端断开电连接;在所述第一节点输出第二信号时,使所述低电平输入端和所述低电平输出端电连接;
所述第一控制电路,分别连接控制端、所述第一节点、所述低电平输出端、所述高电平输入端和信号输出端,用于在所述控制端输出Xon启动信号的控制下,使所述信号输出端与所述高电平输入端电连接;并在所述第一节点输出第一信号时,使所述低电平输出端与所述高电平输入端电连接,在所述第一节点输出第二信号时,使所述低电平输出端与所述高电平输入端的电连接断开;
所述Xon为所述低电平输出端的电压和所述信号输出端的电压跟随所述高电平输入端的电压变化的阶段。
2.根据权利要求1所述的电平转换芯片,其特征在于,还包括第二控制电路,分别连接数字逻辑电压端、第二参考电压端和所述控制端,用于在所述数字逻辑电压端和所述第二参考电压端的控制下,向所述控制端输出Xon启动信号。
3.根据权利要求1所述的电平转换芯片,其特征在于,还包括电平转换电路,分别连接信号输入端、所述信号输出端、所述低电平输入端和所述高电平输入端,用于根据所述低电平输入端和所述高电平输入端输入的电压,提升所述信号输入端输入的信号幅值,并通过所述信号输出端输出。
4.根据权利要求1-3任一项所述的电平转换芯片,其特征在于,所述输出电路包括第一比较器;
所述第一比较器的两个输入端分别与所述高电平输入端和所述第一参考电压端电连接,输出端与所述第一节点电连接。
5.根据权利要求1-3任一项所述的电平转换芯片,其特征在于,所述第一选通电路包括第一晶体管;
所述第一晶体管的栅极与所述第一节点电连接,第一极与所述低电平输入端电连接,第二极与所述低电平输出端电连接。
6.根据权利要求1-3任一项所述的电平转换芯片,其特征在于,所述第一控制电路包括第一开关子电路、第二开关子电路和第三开关子电路;
所述第一开关子电路与所述控制端、所述第一节点和所述第二开关子电路电连接,用于在所述控制端输出Xon启动信号的控制下开启,以将所述第一节点输出的第一信号或第二信号输入至所述第二开关子电路;
所述第二开关子电路还与所述高电平输入端和所述低电平输出端电连接,用于在接收到所述第一信号时开启,使所述高电平输入端和所述低电平输出端电连接;接收到所述第二信号时关闭,使所述高电平输入端和所述低电平输出端的电连接断开;
所述第三开关子电路与所述控制端、所述高电平输入端和所述信号输出端电连接,用于在所述控制端输出Xon启动信号的控制下开启,使所述高电平输入端和所述信号输出端电连接。
7.根据权利要求2所述的电平转换芯片,其特征在于,所述第二控制电路包括第二比较器;
所述第二比较器的两个输入端分别与所述数字逻辑电压端和所述第二参考电压端电连接,输出端与所述控制端电连接。
8.一种关机驱动电路,其特征在于,包括电源管理芯片、分压电路以及权利要求1-7任一项所述的电平转换芯片;
所述电源管理芯片的第一电压输出端通过所述分压电路与所述电平转换芯片的高电平输入端电连接;
所述电源管理芯片的第二电压输出端与所述电平转换芯片的低电平输入端电连接。
9.根据权利要求8所述的关机驱动电路,其特征在于,所述分压电路包括第一电阻和第二电阻;
所述第一电阻的一端与所述第一电压输出端电连接,另一端与所述高电平输入端电连接;
所述第二电阻的一端与所述高电平输入端电连接,另一端接地。
10.一种如权利要求1-7任一项所述电平转换芯片的控制方法,其特征在于,包括:
控制端输出Xon启动信号,信号输出端与高电平输入端电连接,并且在所述高电平输入端和第一参考电压端的控制下,在Xon启动的第一阶段,使第一节点输出第一信号,以使低电平输出端与所述高电平输入端电连接,同时,使低电平输入端和所述低电平输出端断开电连接,进行像素放电;
在所述高电平输入端和所述第一参考电压端的控制下,在Xon启动的第二阶段,使所述第一节点输出第二信号,以使所述低电平输入端和所述低电平输出端电连接,并且,使所述低电平输出端与所述高电平输入端的电连接断开,进行PU点放电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810293192.8A CN108510932B (zh) | 2018-03-30 | 2018-03-30 | 一种电平转换芯片及其控制方法、关机驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810293192.8A CN108510932B (zh) | 2018-03-30 | 2018-03-30 | 一种电平转换芯片及其控制方法、关机驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108510932A CN108510932A (zh) | 2018-09-07 |
CN108510932B true CN108510932B (zh) | 2021-08-10 |
Family
ID=63380301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810293192.8A Active CN108510932B (zh) | 2018-03-30 | 2018-03-30 | 一种电平转换芯片及其控制方法、关机驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108510932B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110120196B (zh) * | 2019-04-04 | 2021-05-07 | 深圳市华星光电半导体显示技术有限公司 | 电平转换控制电路与阵列基板驱动电路 |
CN110706672B (zh) * | 2019-09-25 | 2021-04-02 | 武汉华星光电半导体显示技术有限公司 | 驱动电路及显示面板 |
CN111354321B (zh) * | 2020-03-19 | 2022-03-25 | 福州京东方光电科技有限公司 | 一种电平处理电路、栅极驱动电路、显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100492111C (zh) * | 2006-07-05 | 2009-05-27 | 群康科技(深圳)有限公司 | 放电电路及采用该放电电路的液晶显示装置 |
CN100547644C (zh) * | 2006-10-10 | 2009-10-07 | 奇景光电股份有限公司 | 平面显示器及其时序控制器 |
TW200910308A (en) * | 2007-08-31 | 2009-03-01 | Toppoly Optoelectronics Corp | Image display system, liquid crystal display and discharge circuit of the same |
CN101667387A (zh) * | 2009-09-30 | 2010-03-10 | 友达光电股份有限公司 | 一种在显示装置中消除关机残影的方法及显示装置 |
CN102867491B (zh) * | 2012-09-03 | 2014-12-10 | 京东方科技集团股份有限公司 | 一种液晶面板驱动电路及方法、显示装置 |
CN103761953B (zh) * | 2014-01-28 | 2016-04-06 | 北京京东方显示技术有限公司 | 一种显示控制单元及显示装置 |
KR102281011B1 (ko) * | 2015-01-20 | 2021-07-23 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
CN107240373B (zh) * | 2017-08-02 | 2020-12-04 | 京东方科技集团股份有限公司 | 驱动信号生成电路、显示装置 |
-
2018
- 2018-03-30 CN CN201810293192.8A patent/CN108510932B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108510932A (zh) | 2018-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9459730B2 (en) | Shift register unit, display device and driving method | |
CN108510932B (zh) | 一种电平转换芯片及其控制方法、关机驱动电路 | |
US10706947B2 (en) | Shift register unit and driving method thereof, gate driving circuit, and display device | |
CN109147641B (zh) | 关机残影消除电路、移位寄存器单元和显示装置 | |
US20200357317A1 (en) | Power-off discharging circuit and relevant method, driving circuit and display device | |
US11250806B2 (en) | Common voltage regulating circuit and method, display driving circuit and display device avoiding power-on afterimage | |
WO2020087559A1 (zh) | 过流保护电路及显示驱动装置 | |
CN106952603B (zh) | 一种移位寄存单元、移位寄存电路、驱动方法及显示装置 | |
CN108766381B (zh) | 一种移位寄存器电路、阵列基板和显示装置 | |
EP3427135B1 (en) | Reset circuit, shift register unit, and gate scanning circuit | |
WO2018077022A1 (en) | Shift register unit circuit and driving method, shift register, gate drive circuit, and display apparatus | |
CN108574260A (zh) | 一种背光模组电源保护电路及车载设备 | |
CN110428789B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
CN107799085B (zh) | 液晶面板驱动电路、液晶面板及液晶面板驱动方法 | |
US20080180418A1 (en) | Liquid crystal panel control circuit having reset circuit and liquid crystal display driving circuit with same | |
US10211821B2 (en) | Clock signal transmission circuit and driving method thereof, gate driving circuit, and display device | |
CN107834863B (zh) | 电源电压同步电路及其显示装置 | |
CN115482792A (zh) | 一种显示面板 | |
US10978017B2 (en) | Shift register unit, gate driving circuit, display apparatus and control method | |
CN109036302B (zh) | 液晶显示器 | |
CN111462669B (zh) | 源极驱动器 | |
CN113721942A (zh) | 显示装置驱动***及显示装置 | |
CN114696787B (zh) | 一种具有电源同步功能的延迟电路 | |
CN112017579B (zh) | 显示装置及其驱动*** | |
CN113707105B (zh) | 延迟电路及电压控制芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |