CN108509223B

CN108509223B - 一种数据处理方法、装置、***及存储介质

Info

Publication number: CN108509223B
Application number: CN201810214030.0A
Authority: CN
Inventors: 王海涛
Original assignee: Lenovo Beijing Ltd
Current assignee: Lenovo Beijing Ltd
Priority date: 2018-03-15
Filing date: 2018-03-15
Publication date: 2021-09-14
Anticipated expiration: 2038-03-15
Also published as: CN108509223A

Abstract

本发明公开了一种数据处理方法，所述方法应用于基板管理控制器(BMC)，所述BMC中包括两个或两个以上芯片(CHIP)；所述方法包括：检测到第一操作时，生成第一指令；根据所述第一指令确定与所述第一指令对应的第一功能；在所述两个以上CHIP中查找支持所述第一功能的CHIP；向所查找出的支持所述第一功能的CHIP中的至少一个第一CHIP发送所述第一指令，使得所述至少一个第一CHIP中的CHIP执行所述第一指令，而实现所述第一功能。本发明还同时公开了一种数据处理装置、***及存储介质。

Description

一种数据处理方法、装置、***及存储介质

技术领域

本发明涉及数据处理技术，尤其涉及一种数据处理方法、装置、***及存储介质。

背景技术

所谓基板管理控制器(BMC，Baseboard Management Controller)是指执行伺服器远端管理控制器，它可以在设备未开机的状态下，对设备进行固件升级、查看设备等一些操作。但是，当前无论是BMC的CHIP，还是BMC软件，使得其***都变得越来越大，功也越来越多，造成的后果则是***臃肿，反应慢，开机时间长、客户体验差。

发明内容

有鉴于此，本发明实施例期望提供一种数据处理方法、装置、***及存储介质，能够解决现有技术中由于***臃肿庞大而导致***反应慢、开机时间长的问题。

为达到上述目的，本发明实施例的技术方案是这样实现的：

根据本发明实施例的一方面，提供一种数据处理方法，所述方法应用于基板管理控制器BMC，所述BMC中包括两个以上芯片CHIP；所述方法包括：

检测到第一操作时，生成第一指令；

根据所述第一指令确定与所述第一指令对应的第一功能；

在所述两个以上CHIP中查找支持所述第一功能的CHIP；

向所查找出的支持所述第一功能的CHIP中的至少一个第一CHIP发送所述第一指令，使得所述至少一个第一CHIP中的CHIP执行所述第一指令，而实现所述第一功能。

上述方案中，所述方法还包括：

确定实现所述第一功能是以先实现第二功能为前提时，在所述两个以上CHIP中查找支持所述第二功能的CHIP；

向所查找出的支持所述第二功能的CHIP中的至少一个第二CHIP发送第二指令，使得所述至少一个第二CHIP中的CHIP执行所述第二指令，而实现所述第二功能。

上述方案中，所述方法还包括：

控制所述两个以上CHIP在预设周期内彼此发送心跳报文；

确定所述两个以上CHIP中至少有一个CHIP在所述预设周期内未接收到所述心跳报文时，确定所述BMC故障。

上述方案中，所述方法还包括：

检测到第二操作时，生成第三指令；

确定所述第三指令是针对CHIP中的程序更新指令时，解析所述第三指令，以得到所述第三指令中携带的程序版本信息；

根据所述程序版本信息在所述两个以上CHIP中确定待更新CHIP；

向所述待更新CHIP发送所述第三指令，使得所述待更新CHIP执行所述第三指令而完成程序更新操作。

上述方案中，在向所述待更新CHIP发送所述第三指令，使得所述待更新CHIP执行所述第三指令而完成程序更新操作之后，所述方法还包括：

确定所述两个以上CHIP中除所述待更新CHIP之外的其他CHIP处于执行任务状态时，控制所述其他CHIP保持当前的工作状态。

根据本发明实施例的另一方面，提供一种数据处理装置，所述装置包括：生成单元、确定单元、查找单元和发送单元；

其中，所述生成单元，用于检测到第一操作时，生成第一指令；

所述确定单元，用于根据所述第一指令确定与所述第一指令对应的第一功能；

所述查找单元，用于在BMC中的两个以上CHIP中查找支持所述第一功能的CHIP；

所述发送单元，用于向所查找出的支持所述第一功能的CHIP中的至少一个第一CHIP发送所述第一指令，使得所述至少一个第一CHIP中的CHIP执行所述第一指令，而实现所述第一功能。

上述方案中，所述装置还包括：控制单元；

所述控制单元，用于控制所述两个以上CHIP在预设周期内彼此发送心跳报文；

所述确定单元，还用于确定所述两个以上CHIP中至少有一个CHIP在所述预设周期内未接收到所述心跳报文时，确定所述BMC故障。

根据本发明实施例的第三方面，提供一种数据处理装置，所述装置包括：存储器、处理器以及存储在存储器被处理器运动的可执行程序，其特征在于，所述处理器运行所述可执行程序时执行上述数据处理方法中任一项所述的方法步骤。

根据本发明实施例的第四方面，提供一种存储介质，其上存储有可执行程序，其特征在于，所述可执行程序被处理器执行时实现上述数据处理方法中任一项所述的方法步骤。

根据本发明实施例的第五方面，提供一种数据处理***，所述***中包括两个以上CHIP；所述两个以上CHIP中支持第一功能的CHIP接收到第一指令时，执行所述第一指令，而实现所述第一功能。

本发明所提供的数据处理方法、装置、***及存储介质，通过将BMC***中的CHIP按功能划分为两个以上的CHIP，且每个CHIP支持一个功能后，当BMC***检测到操作第一第一并生成指令后，将生成的第一指令向支持与生成的第一指令所对应的第一功能的CHIP发送，由支持所述第一功能的CHIP执行所述第一指令而实现所述第一功能，使得每个CHIP的功能清晰，BMC***稳定，从而加快了开机时间，提高了客户体验。

附图说明

图1为本发明实施例提供的一种数据处理方法的流程示意图；

图2为本发明实施例中BMC***的结构组成示意图；

图3为本发明实施例中数据处理装置的结构组成示意图一；

图4为本发明实施例中数据处理装置的结构组成示意图二。

具体实施方式

为了能够更加详尽地了解本发明的特点与技术内容，下面结合附图对本发明的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明。

图1为本发明实施例提供的一种数据处理方法的流程示意图，如图1所示，所述方法包括以下步骤：

步骤101，检测到第一操作时，生成第一指令；

本发明实施例中，所述第一操作可以是用户触碰设备的物理按键所产生的操作。例如，所述物理按键是设备上的开机键，而当用户触发所述开机键时，该设备能够检测到因用户触碰开机键所产生的开机操作，然后根据检测到的开机操作生成开机指令。

另一方面，所述第一操作也可以是用户触碰安装在设备上的应用程序中的功能模块所产生的操作。例如，在设备上安装有具有信息搜索功能的应用程序，当用户通过该应用程序进行信息搜索时，会在该应用程序的信息输入框中输入待搜索的信息，然后，通过点击该应用程序的信息搜索图标进行信息搜索。这样，所述应用程序中的信息搜索模块则能够检测到因用户触碰信息搜索图标所产生的信息搜索操作，然后，再根据检测到的信息搜索操作生成信息搜索指令。

这里，所述设备具体可以是安装有BMC***的设备，例如，所述设备可以是台式电脑、笔记本电脑、PAD等终端。

步骤102，根据所述第一指令确定与所述第一指令对应的第一功能；

本发明实施例中，当设备根据检测到的第一操作生成第一指令后，解析所述第一指令，以得到与所述第一指令对应的第一功能。例如，所述第一指令是开机指令时，通过解析所述开机指令，确定与所述开机指令对应的功能是开机功能。而当所述第一指令是信息搜索指令时，通过解析所述信息搜索指令，确定所述信息搜索指令对应的功能是网络搜索功能。

步骤103，在所述两个以上CHIP中查找支持所述第一功能的CHIP；

本发明实施例中，在设备中的BMC***中，具有按功能不同所划分的两个以上的CHIP，因此，当该设备根据第一指令确定出与第一指令对应的第一功能后，需要在BMC***中的CHIP集中查找支持第一功能的CHIP。

这里，所述CHIP集中至少包括两个CHIP，且所述两个CHIP支持不同的功能。例如，一个CHIP支持上网功能，另一个CHIP支持视频播放功能。

具体地，两个不同功能的CHIP之间使用通讯接口互联，以构成一个完整的BMC***。例如，当设备根据用户的操作生成的是视频播放指令时，则需要在CHIP集中查找具有视频播放功能的CHIP。

这里，两个不同功能的CHIP之间互联的通讯接口可以是串口也可以是并口，具体通讯接口的类型不限制，只要能实现两个不同CHIP间的连接即可。而且每个CHIP也不必采用复杂的linux操作***，可以采用一些实时性更好的OS操作***，如uc/cos、FreeRTOS、RT-thread等。

步骤104，向所查找出的支持所述第一功能的CHIP中的至少一个第一CHIP发送所述第一指令，使得所述至少一个第一CHIP中的CHIP执行所述第一指令，而实现所述第一功能。

本发明实施例中，每个CHIP中保存有一个固件(FW，firmware)。所谓FW是指CHIP内部保存的“驱动程序”，通过固件，设备中的操作***才能按照标准的设备驱动实现特定设备的运行动作，比如光驱、刻录机等都有内部固件。

这里，当设备在CHIP集中查找到具有第一功能的CHIP后，将用户触发的第一指令只向支持第一功能的CHIP发送，而支持第一功能的CHIP接收到第一指令后，执行所述第一指令而实现第一功能。CHIP集中除了具有第一功能的CHIP之外的其他CHIP则不执行所述第一指令。如此，能够使得CHIP集的各CHIP清楚的知道各自支持的功能，避免使得各CHIP的承载太多而导致BMC***不稳定的情况出现，从而能够加快BMC的开机时间，提高用户的使用体验。

本发明实施例中，当设备确定实现所述第一功能是以先实现第二功能为前提时，在所述两个以上CHIP中查找支持所述第二功能的CHIP；然后向所查找出的支持所述第二功能的CHIP中的至少一个第二CHIP发送与第二功能对应的第二指令，使得所述至少一个第二CHIP中的CHIP执行所述第二指令，而实现所述第二功能。

例如，所述第一功能是视频播放功能，当设备通过用户搜索的视频资源确定要想实现该视频播放功能必须要联网时，则确定实现第一功能是以先实现第二功能为前提，也就是说，确定实现视频播放功能需要先实现网络连接功能。

本发明实施例中，该设备还会控制BMC***中的两个以上CHIP在预设周期内彼此发送心跳报文；确定所述两个以上CHIP中至少有一个CHIP在所述预设周期内未接收到所述心跳报文时，确定所述BMC故障。具体如图2所示。

图2为本发明实施例中BMC***的结构组成示意图，如图2所示，该BMC***中包括有三个CHIP，该三个CHIP根据功能划分为专注处理网络和web部分的第一CHIP 201，该第一CHIP 201可以用network/web表示、专注处理视频、LPC、鼠标键盘等信息的第二CHIP 202，该第二CHIP202可以用KVM/KCS、sensor monitor\log表示，以及专注处理sensor和记录log的第三CHIP 203，该第三CHIP 203可以用sensor monitor\log表示。

具体地，当设备根据预设周期，例如5秒控制三个CHIP(CHIP 201、CHIP202、CHIP203)之间彼此发送心跳报文后，CHIP 201(network/web)在所述预设周期5秒内未接收到CHIP 203(sensor monitor\log)发送的心跳报文，则确定该BMC***故障。如此，通过CHIP之间互相监督(monitor)，能够避免BMC***发生hang机。

本发明实施例中，该设备检测到第二操作时，生成第三指令；确定所述第三指令是针对CHIP中的程序更新指令时，解析所述第三指令，以得到所述第三指令中携带的程序版本信息；根据所述程序版本信息在所述两个以上CHIP中确定待更新CHIP；并向所述待更新CHIP发送所述第三指令，使得所述待更新CHIP执行所述第三指令而完成程序更新操作。

这里，所述程序版本信息包括：程序版本型号、CHIP型号等信息。

具体，设备在得到程序更新指令时，可以将该程序更新指令中携带的CHIP型号与BMC***中各CHIP的型号进行比对，得到比对结果，当比对结果表征在BMC***中已查找到与程序更新指令中的CHIP型号相同的CHIP时，将查找到的CHIP确定为待更新CHIP。

本发明实施例中，设备在向所述待更新CHIP发送所述第三指令，使得所述待更新CHIP执行所述第三指令而完成程序更新操作之后，还用于确定所述两个以上CHIP中除所述待更新CHIP之外的其他CHIP的工作状态。根据其他CHIP的工作状态确定其他CHIP处于执行任务状态时，控制所述其他CHIP保持当前的工作状态。如此，即使在每个CHIP的FW更新(update)期间，CHIP集中的其他CHIPBN可以继续工作和对外提供服务。

图3为本发明实施例中数据处理装置的结构组成示意图一，如图3所示，所述装置包括：生成单元301、确定单元302、查找单元303和发送单元304；

其中，所述生成单元301，用于检测到第一操作时，生成第一指令；

所述确定单元302，用于根据所述第一指令确定与所述第一指令对应的第一功能；

所述查找单元303，用于在所述两个以上CHIP中查找支持所述第一功能的CHIP；

所述发送单元304，用于向所查找出的支持所述第一功能的CHIP中的至少一个第一CHIP发送所述第一指令，使得所述至少一个第一CHIP中的CHIP执行所述第一指令，而实现所述第一功能。

本发明实施例中，所述装置具体可以是台式电脑、笔记本电脑、PAD，并且在所述装置内安装有BMC***，所述BMC***中包括有按功能不同所划分的两个以上的CHIP。

本发明实施例中，所述确定单元302确定实现所述第一功能是以先实现第二功能为前提时，触发所述查找单元303在所述两个以上CHIP中查找支持所述第二功能的CHIP；当所述查找单元303查找到支持所述第二功能的CHIP时，向所查找出的支持所述第二功能的CHIP中的至少一个第二CHIP发送第二指令，使得所述至少一个第二CHIP中的CHIP执行所述第二指令，而实现所述第二功能。

本发明实施例中，所述装置还包括：控制单元305；

所述控制单元305，用于控制所述两个以上CHIP在预设周期内彼此发送心跳报文，以得到针对该心跳报文的数据接收结果；

所述确定单元302，还用于根据所述针对所述心跳报文的数据接收结果，确定所述两个以上CHIP中至少有一个CHIP在所述预设周期内未接收到所述心跳报文时，确定所述BMC故障。

本发明实施例中，所述装置还包括：解析单元306；

所述生成单元301还用于检测到第二操作时，生成第三指令；

所述解析单元306用于确定所述第三指令是针对CHIP中的程序更新指令时，解析所述第三指令，以得到所述第三指令中携带的程序版本信息；

所述确定单元302用于根据所述程序版本信息在所述两个以上CHIP中确定待更新CHIP；

所述发送单元304向所述待更新CHIP发送所述第三指令，使得所述待更新CHIP执行所述第三指令而完成程序更新操作。

本发明实施例中，所述发送单元304在向所述待更新CHIP发送所述第三指令，使得所述待更新CHIP执行所述第三指令而完成程序更新操作之后，触发所述确定单元302确定所述两个以上CHIP中除所述待更新CHIP之外的其他CHIP的工作状态。当所述确定单元302确定所述两个以上CHIP中除所述待更新CHIP之外的其他CHIP处于执行任务状态时，触发所述控制单元305控制所述其他CHIP保持当前的工作状态。

需要说明的是：上述实施例提供的数据处理装置在进行数据处理时，仅以上述各程序模块的划分进行举例说明，实际应用中，可以根据需要而将上述处理分配由不同的程序模块完成，即将数据处理装置的内部结构划分成不同的程序模块，以完成以上描述的全部或者部分处理。另外，上述实施例提供的数据处理装置与数据处理方法实施例二者属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

图4为本发明实施例中数据处理装置的结构组成示意图二；如图4所示，所述数据处理装置400可以是移动电话、计算机、数字广播终端、信息收发设备、游戏控制台、平板设备、个人数字助理、信息推送服务器、内容服务器、身份认证服务器等。图4所示的数据处理装置400包括：至少一个处理器401、存储器402、至少一个网络接口404和用户接口403。数据处理装置400中的各个组件通过总线***405耦合在一起。可理解，总线***405用于实现这些组件之间的连接通信。总线***405除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图4中将各种总线都标为总线***405。

其中，用户接口403可以包括显示器、键盘、鼠标、轨迹球、点击轮、按键、按钮、触感板或者触摸屏等。

可以理解，存储器402可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，Programmable Read-Only Memory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)、磁性随机存取存储器(FRAM，ferromagnetic random access memory)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(RAM，Random AccessMemory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(SRAM，Static Random Access Memory)、同步静态随机存取存储器(SSRAM，Synchronous Static Random Access Memory)、动态随机存取存储器(DRAM，Dynamic Random Access Memory)、同步动态随机存取存储器(SDRAM，SynchronousDynamic Random Access Memory)、双倍数据速率同步动态随机存取存储器(DDRSDRAM，Double Data Rate Synchronous Dynamic Random Access Memory)、增强型同步动态随机存取存储器(ESDRAM，Enhanced Synchronous Dynamic Random Access Memory)、同步连接动态随机存取存储器(SLDRAM，SyncLink Dynamic Random Access Memory)、直接内存总线随机存取存储器(DRRAM，Direct Rambus Random Access Memory)。本发明实施例描述的存储器402旨在包括但不限于这些和任意其它适合类型的存储器。

本发明实施例中的存储器402用于存储各种类型的数据以支持数据处理装置400的操作。这些数据的示例包括：用于在数据处理装置400上操作的任何计算机程序，如操作***4021和应用程序4022；其中，操作***4021包含各种***程序，例如框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务。应用程序4022可以包含各种应用程序，例如媒体播放器(Media Player)、浏览器(Browser)等，用于实现各种应用业务。实现本发明实施例方法的程序可以包含在应用程序4022中。

上述本发明实施例揭示的方法可以应用于处理器401中，或者由处理器401实现。处理器401可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器401中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器401可以是通用处理器、数字信号处理器(DSP，Digital Signal Processor)，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器401可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本发明实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器402，处理器401读取存储器402中的信息，结合其硬件完成前述方法的步骤。

在示例性实施例中，数据处理装置400可以被一个或多个应用专用集成电路(ASIC，Application Specific Integrated Circuit)、DSP、可编程逻辑器件(PLD，Programmable Logic Device)、复杂可编程逻辑器件(CPLD，Complex Programmable LogicDevice)、现场可编程门阵列(FPGA，Field-Programmable Gate Array)、通用处理器、控制器、微控制器(MCU，Micro Controller Unit)、微处理器(Microprocessor)、或其他电子元件实现，用于执行前述方法。

具体所述处理器401运行所述计算机程序时，执行：检测到第一操作时，生成第一指令；

根据所述第一指令确定与所述第一指令对应的第一功能；

在BMC中的两个以上CHIP中查找支持所述第一功能的CHIP；

所述处理器401运行所述计算机程序时，还执行：确定实现所述第一功能是以先实现第二功能为前提时，在所述两个以上CHIP中查找支持所述第二功能的CHIP；

所述处理器401运行所述计算机程序时，还执行：控制所述两个以上CHIP在预设周期内彼此发送心跳报文；

所述处理器401运行所述计算机程序时，还执行：检测到第二操作时，生成第三指令；

所述处理器401运行所述计算机程序时，还执行：确定所述两个以上CHIP中除所述待更新CHIP之外的其他CHIP处于执行任务状态时，控制所述其他CHIP保持当前的工作状态。

在示例性实施例中，本发明实施例还提供了一种计算机可读存储介质，例如包括计算机程序的存储器402，上述计算机程序可由数据处理装置400的处理器401执行，以完成前述方法所述步骤。计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、FlashMemory、磁表面存储器、光盘、或CD-ROM等存储器；也可以是包括上述存储器之一或任意组合的各种设备，如移动电话、计算机、平板设备、个人数字助理等。

一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器运行时，执行：检测到第一操作时，生成第一指令；

根据所述第一指令确定与所述第一指令对应的第一功能；

在BMC中的两个以上CHIP中查找支持所述第一功能的CHIP；

该计算机程序被处理器运行时，还执行：确定实现所述第一功能是以先实现第二功能为前提时，在所述两个以上CHIP中查找支持所述第二功能的CHIP；

该计算机程序被处理器运行时，还执行：控制所述两个以上CHIP在预设周期内彼此发送心跳报文；

该计算机程序被处理器运行时，还执行：检测到第二操作时，生成第三指令；

该计算机程序被处理器运行时，还执行：确定所述两个以上CHIP中除所述待更新CHIP之外的其他CHIP处于执行任务状态时，控制所述其他CHIP保持当前的工作状态。

本发明实施例还提供一种数据处理***，该***具体可以是BMC***，在所述BMC***中包括有按功能不同所划分的两个以上CHIP；所述两个以上CHIP中支持第一功能的CHIP接收到第一指令时，执行所述第一指令，而实现所述第一功能。具体可参照上述方法实施例中针对图2的描述。在此不再赘述。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种数据处理方法，所述方法应用于基板管理控制器BMC，所述BMC中包括两个以上芯片CHIP；所述方法包括：

检测到第一操作时，生成第一指令；

根据所述第一指令确定与所述第一指令对应的第一功能；

在所述两个以上CHIP中查找支持所述第一功能的CHIP；

向所查找出的支持所述第一功能的CHIP中的至少一个第一CHIP发送所述第一指令，使得所述至少一个第一CHIP中的CHIP执行所述第一指令，而实现所述第一功能；

其中，确定实现所述第一功能是以先实现第二功能为前提时，在所述两个以上CHIP中查找支持所述第二功能的CHIP；向所查找出的支持所述第二功能的CHIP中的至少一个第二CHIP发送第二指令，使得所述至少一个第二CHIP中的CHIP执行所述第二指令，而实现所述第二功能。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

控制所述两个以上CHIP在预设周期内彼此发送心跳报文；

3.根据权利要求1所述的方法，其特征在于，所述方法还包括：

检测到第二操作时，生成第三指令；

4.根据权利要求3所述的方法，其特征在于，在向所述待更新CHIP发送所述第三指令，使得所述待更新CHIP执行所述第三指令而完成程序更新操作之后，所述方法还包括：

5.一种数据处理装置，所述装置包括：生成单元、确定单元、查找单元和发送单元；

所述发送单元，用于向所查找出的支持所述第一功能的CHIP中的至少一个第一CHIP发送所述第一指令，使得所述至少一个第一CHIP中的CHIP执行所述第一指令，而实现所述第一功能；

6.根据权利要求5所述的装置，其特征在于，所述装置还包括：控制单元；

7.一种数据处理装置，所述装置包括：存储器、处理器以及存储在存储器被处理器运行的可执行程序，其特征在于，所述处理器运行所述可执行程序时执行如权利要求1至4任一项所述的控制方法的步骤。

8.一种存储介质，其上存储有可执行程序，其特征在于，所述可执行程序被处理器执行时实现如权利要求1至4任一项所述的控制方法的步骤。

9.一种BMC***，所述***中包括两个以上CHIP；所述两个以上CHIP中支持第一功能的CHIP接收到第一指令时，执行所述第一指令，而实现所述第一功能；其中，确定实现所述第一功能是以先实现第二功能为前提时，在所述两个以上CHIP中查找支持所述第二功能的CHIP；向所查找出的支持所述第二功能的CHIP中的至少一个第二CHIP发送第二指令，使得所述至少一个第二CHIP中的CHIP执行所述第二指令，而实现所述第二功能。