CN108493252A - 薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN108493252A
CN108493252A CN201810239668.XA CN201810239668A CN108493252A CN 108493252 A CN108493252 A CN 108493252A CN 201810239668 A CN201810239668 A CN 201810239668A CN 108493252 A CN108493252 A CN 108493252A
Authority
CN
China
Prior art keywords
active area
film transistor
tft
thin film
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810239668.XA
Other languages
English (en)
Inventor
苏同上
王东方
成军
王庆贺
闫梁臣
袁广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810239668.XA priority Critical patent/CN108493252A/zh
Publication of CN108493252A publication Critical patent/CN108493252A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，属于薄膜晶体管技术领域，其可至少部分解决现有的薄膜晶体管的开态电流小，且会导致显示装置亮度低、功耗高的问题。本发明的薄膜晶体管包括基底，以及在远离基底的方向上依次设置的栅极、栅绝缘层、有源区、刻蚀阻挡层、源极和漏极；在刻蚀阻挡层中设有第一过孔和第二过孔，其中，第一过孔连通至有源区的顶面和第一侧面，第二过孔连通至有源区的顶面和第二侧面；源极通过第一过孔与有源区的顶面和第一侧面接触，漏极通过第二过孔与有源区的顶面和第二侧面接触。

Description

薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本发明属于薄膜晶体管技术领域，具体涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
薄膜晶体管(TFT)是显示装置的阵列基板中常用的电子元件，其分为共面型，背沟道刻蚀型、刻蚀阻挡型等形式。
如图1所示，在刻蚀阻挡型的薄膜晶体管中，栅极1位于有源区3下方，并通过栅绝缘层2与有源区3隔开，有源区3被刻蚀阻挡层4(ESL,Etch Stop Layer)覆盖，源极51和漏极52均分别通过刻蚀阻挡层4中的过孔与有源区3的顶面连接。由于刻蚀阻挡层4可保护有源区3不受源漏极刻蚀液的影响，且能起到阻隔水氧的作用，故刻蚀阻挡型的薄膜晶体管得到了广泛应用。
如图1所示，现有刻蚀阻挡型的薄膜晶体管中，栅极1是位于有源区3下方的，故其形成的电场主要影响有源区3下部，进而载流子主要也在有源区3下部产生，即具有较强导电能力的导电沟道(图1中麻点区域)也是位于有源区3下部的；相对的，源极51、漏极52则都是与有源区3的顶面接触的。因此，若源极51、漏极52之间要导通，则电流必须在厚度方向上经过一段弱导电区才能进入导电性能良好的导电沟道，这导致薄膜晶体管的开态电流小，且使用该薄膜晶体管的显示装置亮度低、功耗高。
发明内容
本发明至少部分解决现有的薄膜晶体管的开态电流小，且会导致显示装置亮度低、功耗高的问题，提供一种开态电流大，且可使显示装置亮度提高、功耗降低的薄膜晶体管及其制备方法、阵列基板、显示装置。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管，包括基底，以及在远离基底的方向上依次设置的栅极、栅绝缘层、有源区、刻蚀阻挡层、源极和漏极，
在刻蚀阻挡层中设有第一过孔和第二过孔，其中，第一过孔连通至有源区的顶面和第一侧面，第二过孔连通至有源区的顶面和第二侧面；
源极通过第一过孔与有源区的顶面和第一侧面接触，漏极通过第二过孔与有源区的顶面和第二侧面接触。
优选的是，所述第一侧面和第二侧面为有源区的两个相对侧面。
优选的是，所述有源区由单晶半导体材料构成。
进一步优选的是，所述单晶半导体材料为单晶硅。
优选的是，所述有源区的厚度在20nm～200nm之间。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管的制备方法，其包括：
提供基底；
形成栅极；
形成覆盖栅极的栅绝缘层；
在栅绝缘层上形成有源区；
形成覆盖有源区的刻蚀阻挡层，并通过构图工艺在刻蚀阻挡层中形成第一过孔和第二过孔，其中，第一过孔连通至有源区的顶面和第一侧面，第二过孔连通至有源区的顶面和第二侧面；
形成源极和漏极，其中源极通过第一过孔与有源区的顶面和第一侧面接触，漏极通过第二过孔与有源区的顶面和第二侧面接触。
优选的是，所述有源区由单晶半导体材料构成。
优选的是，所述有源区的厚度在20nm～200nm之间。
解决本发明技术问题所采用的技术方案是一种阵列基板，其包括：
多个薄膜晶体管，其中至少部分所述薄膜晶体管为上述的薄膜晶体管。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括：
上述的阵列基板。
本发明的薄膜晶体管中，刻蚀阻挡层仍然覆盖有源区的绝大部分位置，故其可很好的起到防止有源区被刻蚀、隔绝水氧的作用，使有源区受到很好的保护；同时，源极、漏极均与有源区的侧面接触，也就是直接与有源区下部形成的导电性能良好的导电沟道(图2中麻点区域)接触，因此，源极、漏极导通时电流不需要经过弱导电区，可有效增大开态电流，并保证使用该薄膜晶体管的显示装置亮度高、功耗低。
附图说明
图1为现有的一种薄膜晶体管的剖面结构示意图；
图2为本发明的实施例的一种薄膜晶体管的剖面结构示意图；
图3为本发明的实施例的一种薄膜晶体管在形成刻蚀阻挡层后的剖面结构示意图；
图4为本发明的实施例的一种薄膜晶体管在刻蚀阻挡层中形成第一过孔和第二过孔后的剖面结构示意图；
图5为本发明的实施例的一种薄膜晶体管在形成源极、漏极后的剖面结构示意图；
其中，附图标记为：1、栅极；2、栅绝缘层；3、有源区；4、刻蚀阻挡层；41、第一过孔；42、第二过孔；51、源极；52、漏极；6、钝化层；9、基底。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
在本发明中，“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，“构图工艺”也可为压印工艺、喷墨打印工艺等其它工艺。
实施例1：
如图2至图5所示，本实施例提供一种薄膜晶体管，其包括基底9，以及在远离基底9的方向上依次设置的栅极1、栅绝缘层2、有源区3、刻蚀阻挡层4、源极51和漏极52。
该薄膜晶体管(TFT)中，具有设于基底9上的栅极1(Gate)、栅绝缘层2(GI)、有源区3(ACT)、刻蚀阻挡层4(ESL)、源极51(S)、漏极52(D)等常规结构，且其为底栅型薄膜晶体管，即栅极1位于有源区3下方(即比有源区3更靠近基底9)。
与常规薄膜晶体管不同，本实施例的薄膜晶体管的刻蚀阻挡层4中设有第一过孔41和第二过孔42，其中，第一过孔41连通至有源区3的顶面和第一侧面，第二过孔42连通至有源区3的顶面和第二侧面；
源极51通过第一过孔41与有源区3的顶面和第一侧面接触，漏极52通过第二过孔42与有源区3的顶面和第二侧面接触。
也就是说，以上薄膜晶体管中，源极51、漏极52通过刻蚀阻挡层4中的过孔(第一过孔41、第二过孔42)接触有源区3；且如图4所示，该第一过孔41、第二过孔42并非仅连通至有源区3的顶面(即远离基底9的面)，而是连通至有源区3的边缘处，从而过孔的一部分连通至有源区3的顶面，另一部分则连通至有源区3的侧面；进而，如图2所示，源极51和漏极52中的每一者，也都是同时与有源区3的顶面和侧面接触。
本实施例的薄膜晶体管中，刻蚀阻挡层4仍然覆盖有源区3的绝大部分位置，故其可很好的起到防止有源区3被刻蚀、隔绝水氧的作用，使有源区3受到很好的保护；同时，源极51、漏极52均与有源区3的侧面接触，也就是直接与有源区3下部形成的导电性能良好的导电沟道(图2中麻点区域)接触，因此，源极51、漏极52导通时电流不需要经过弱导电区，可有效增大开态电流，并保证使用该薄膜晶体管的显示装置亮度高、功耗低。
优选的，第一侧面和第二侧面为有源区3的两个相对侧面。
显然，作为最常用的形式，源极51和漏极52是位于有源区3的两个相对侧的，故与它们接触的第一侧面和第二侧面优选也是两个相对的侧面。
优选的，有源区3由单晶半导体材料构成，更优选单晶半导体材料为单晶硅。
相对非晶半导体材料，单晶半导体材料(尤其是单晶硅)在许多方面具有更好的性能，但在未充分形成导电沟道的区域(弱导电区)中，单晶半导体材料的导电性能也更差，故其在现有薄膜晶体管中更容易导致开态电流小的问题，因此，本发明的方式更适用于以单晶半导体材料为有源区3的薄膜晶体管中。
优选的，有源区3的厚度在20nm～200nm之间。
有源区3的厚度越大，则源极51、漏极52通过其顶面导通时电流经过的弱导电区长度也越大，对薄膜晶体管性能的影响也就越严重。而在本实施例中，由于源极51、漏极52在有源区3侧面与导电沟道直接接触，故有源区3可具有更大的厚度。
本实施例还提供一种上述薄膜晶体管的制备方法，其包括：
S101、提供基底9。
也就是说，提供用于承载薄膜晶体管的其它结构的基底9。
S102、形成栅极1。
也就是说，通过构图工艺，在基底9上形成导电的栅极1。
当然，本步骤中还可同时形成栅线、公共电极线等结构。
S103、形成覆盖栅极1的栅绝缘层2。
也就是说，形成覆盖栅极1的栅绝缘层2。
S104、在栅绝缘层2上形成有源区3。
也就是说，通过构图工艺，在栅绝缘层2上形成由半导体材料构成的有源区3。
优选的，有源区3由单晶半导体材料构成，更优选单晶半导体材料为单晶硅。
优选的，有源区3的厚度优选在20nm～200nm之间。
S105、形成覆盖有源区3的刻蚀阻挡层4，并通过构图工艺在蚀阻挡层4中形成第一过孔41和第二过孔42，其中，第一过孔41连通至有源区3的顶面和第一侧面，第二过孔42连通至有源区3的顶面和第二侧面。
也就是说、首先形成覆盖有源区3的、完整的、绝缘的刻蚀阻挡层4，得到如图3所示的结构。
之后，通过构图工艺在刻蚀阻挡层4中形成以上连通至有源区3侧面和顶面的第一过孔41和第二过孔42，得到如图4所示的结构。
S106、形成源极51和漏极52，其中源极51通过第一过孔41与有源区3的顶面和第一侧面接触，漏极52通过第二过孔42与有源区3的顶面和第二侧面接触。
也就是说，通过构图工艺在刻蚀阻挡层4上形成导电的源极51、漏极52，而由于第一过孔41和第二过孔42的存在，故源漏极材料自然分别沉积到相应的过孔中，形成与分别与有源区3不同侧面接触的源极51和漏极52，得到如图5所示的结构。
当然，本步骤中还可同时形成数据线等结构。
S107、可选的，继续形成绝缘的钝化层6(PVX)等结构，得到如图2所示的薄膜晶体管产品。
实施例2：
本实施例提供一种阵列基板，其包括：
多个薄膜晶体管，其中至少部分薄膜晶体管为上述的薄膜晶体管。
也就是说，在显示装置使用的阵列基板中，可使其中部分或全部薄膜晶体管采用以上的薄膜晶体管。
当然，在该阵列基板中还具有栅线、数据线等其它结构，在此不再详细描述。
实施例3：
本实施例提供一种显示装置，其包括：
上述的阵列基板。
也就是说，可将阵列基板与对盒基板(如彩膜基板)等其它器件组合在一起，形成具有显示功能的显示装置。
具体的，该显示装置可为液晶显示面板、有机发光二极管(OLED)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管，包括基底，以及在远离基底的方向上依次设置的栅极、栅绝缘层、有源区、刻蚀阻挡层、源极和漏极；其特征在于，
在刻蚀阻挡层中设有第一过孔和第二过孔，其中，第一过孔连通至有源区的顶面和第一侧面，第二过孔连通至有源区的顶面和第二侧面；
源极通过第一过孔与有源区的顶面和第一侧面接触，漏极通过第二过孔与有源区的顶面和第二侧面接触。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第一侧面和第二侧面为有源区的两个相对侧面。
3.根据权利要求1所述的薄膜晶体管，其特征在于，
所述有源区由单晶半导体材料构成。
4.根据权利要求3所述的薄膜晶体管，其特征在于，
所述单晶半导体材料为单晶硅。
5.根据权利要求1所述的薄膜晶体管，其特征在于，
所述有源区的厚度在20nm～200nm之间。
6.一种薄膜晶体管的制备方法，其特征在于，包括：
提供基底；
形成栅极；
形成覆盖栅极的栅绝缘层；
在栅绝缘层上形成有源区；
形成覆盖有源区的刻蚀阻挡层，并通过构图工艺在刻蚀阻挡层中形成第一过孔和第二过孔，其中，第一过孔连通至有源区的顶面和第一侧面，第二过孔连通至有源区的顶面和第二侧面；
形成源极和漏极，其中源极通过第一过孔与有源区的顶面和第一侧面接触，漏极通过第二过孔与有源区的顶面和第二侧面接触。
7.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于，
所述有源区由单晶半导体材料构成。
8.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于，
所述有源区的厚度在20nm～200nm之间。
9.一种阵列基板，其特征在于，包括：
多个薄膜晶体管，其中至少部分所述薄膜晶体管为权利要求1至5中任意一项所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括：
权利要求9所述的阵列基板。
CN201810239668.XA 2018-03-22 2018-03-22 薄膜晶体管及其制备方法、阵列基板、显示装置 Pending CN108493252A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810239668.XA CN108493252A (zh) 2018-03-22 2018-03-22 薄膜晶体管及其制备方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810239668.XA CN108493252A (zh) 2018-03-22 2018-03-22 薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN108493252A true CN108493252A (zh) 2018-09-04

Family

ID=63319150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810239668.XA Pending CN108493252A (zh) 2018-03-22 2018-03-22 薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (1)

Country Link
CN (1) CN108493252A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128875A (zh) * 2019-12-20 2020-05-08 武汉华星光电半导体显示技术有限公司 一种柔性阵列基板的制备方法及柔性阵列基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046335A1 (en) * 2004-09-01 2006-03-02 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
CN101572274A (zh) * 2009-05-26 2009-11-04 友达光电股份有限公司 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法
CN102646592A (zh) * 2011-05-03 2012-08-22 京东方科技集团股份有限公司 薄膜场效应晶体管器件及其制备方法
CN103646924A (zh) * 2013-12-04 2014-03-19 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
KR20150048361A (ko) * 2013-10-28 2015-05-07 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 이를 포함한 유기 발광 표시 장치
CN105190902A (zh) * 2013-05-09 2015-12-23 株式会社半导体能源研究所 半导体装置及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046335A1 (en) * 2004-09-01 2006-03-02 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
CN101572274A (zh) * 2009-05-26 2009-11-04 友达光电股份有限公司 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法
CN102646592A (zh) * 2011-05-03 2012-08-22 京东方科技集团股份有限公司 薄膜场效应晶体管器件及其制备方法
CN105190902A (zh) * 2013-05-09 2015-12-23 株式会社半导体能源研究所 半导体装置及其制造方法
KR20150048361A (ko) * 2013-10-28 2015-05-07 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 이를 포함한 유기 발광 표시 장치
CN103646924A (zh) * 2013-12-04 2014-03-19 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128875A (zh) * 2019-12-20 2020-05-08 武汉华星光电半导体显示技术有限公司 一种柔性阵列基板的制备方法及柔性阵列基板
CN111128875B (zh) * 2019-12-20 2022-07-12 武汉华星光电半导体显示技术有限公司 一种柔性阵列基板的制备方法及柔性阵列基板

Similar Documents

Publication Publication Date Title
US20240096910A1 (en) Method of fabricating array substrate, array substrate and display device
US11315977B2 (en) Photosensitive assembly and method for preparing the same, array substrate, and display device
KR101456354B1 (ko) 박막 트랜지스터 어레이 기판
CN108140675A (zh) 半导体装置及其制造方法
US10340392B2 (en) Semiconductor device including mark portion and production method for same
TW200616231A (en) Thin film transistor array panel and manufacturing method thereof
US11818912B2 (en) Organic light-emitting diode display panels with moisture blocking structures
CN111627973B (zh) 一种显示基板及其制备方法、显示装置
KR101922937B1 (ko) 박막트랜지스터 기판 및 이의 제조 방법
US20230098341A1 (en) Array substrate and display panel
WO2020244292A1 (zh) 发光二极管驱动背板及其制备方法、显示装置
US20220115473A1 (en) Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device
US7170092B2 (en) Flat panel display and fabrication method thereof
KR20110067765A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN109585367A (zh) 显示装置、显示面板、阵列基板及其制造方法
WO2022011911A1 (zh) 显示面板及显示装置
EP4016518A1 (en) Pixel driving circuit, array substrate, and display device
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102224457B1 (ko) 표시장치와 그 제조 방법
US8704305B2 (en) Thin film transistor
KR20100072568A (ko) 표시 기판 및 그 제조 방법
CN108493252A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN103928462A (zh) 主动基板以及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180904

RJ01 Rejection of invention patent application after publication