CN108473303B

CN108473303B - 一种制造中空的mems结构的方法

Info

Publication number: CN108473303B
Application number: CN201680075476.9A
Authority: CN
Inventors: A·哈恩; H·T·勒; K·伯克伦德; A·M·约杨森; F·杨森
Original assignee: Danmarks Tekniskie Universitet
Current assignee: Danmarks Tekniskie Universitet
Priority date: 2015-12-23
Filing date: 2016-09-19
Publication date: 2023-06-02
Anticipated expiration: 2036-09-19
Also published as: WO2017108218A1; US20180370792A1; KR20180097680A; KR102656751B1; EP3393966B1; EP3393966A1; US10442686B2; CN108473303A

Abstract

本发明涉及一种用于制造至少部分中空的MEMS结构的方法。在第一步骤中，在芯材中设置一个或多个贯通开口。然后所述一个或多个贯通开口被蚀刻停止层覆盖。在该步骤之后，创建导电的底部层、导电的一个或多个通道和导电的顶部层。底部层连接到通道，通道连接到顶部层。通过填充所述一个或多个贯通开口中的至少一个开口来形成通道。该方法还包括在相应的底部层和顶部层中创建底部导体和顶部导体的步骤。最后，去除多余的芯材以便创建至少部分中空的MEMS结构，所述至少部分中空的MEMS结构可以包括MEMS电感器。

Description

一种制造中空的MEMS结构的方法

技术领域

本发明涉及一种用于制造至少部分中空的微机电***(MEMS)结构的方法以及通过所述方法制造的MEMS结构。特别地，本发明涉及一种用于制造MEMS电感器的方法。

背景技术

多年来已经提出了各种半导体装置，更具体地说是提出了各种用于半导体芯片的电感器。例如，US 8,354,325公开了一种MEMS电感器，所述MEMS电感器具有环形形状和半导体芯材。

然而，US 8,354,325中提出的设计是不利的，因为电感器具有由半导体材料制成的芯。电感器的半导体芯将限制包含这种电感器的装置的品质因数以及工作频率。更具体地说，由于在硅芯中的感应涡流，在100兆赫兹以上的工作频率下半导体芯将导致额外的损耗。因此，似乎需要微型且低损耗的电子部件。

可以视为本发明的实施例的目的的是，提供一种制造工艺，通过所述制造工艺可以制造至少部分中空的MEMS结构。

可以视为本发明实施例的另外的目的的是，提供一种制造工艺，通过所述制造工艺可以制造至少部分中空的MEMS电感器。

发明内容

通过提供以下内容来顺应上述目的：在第一方面，提供一种用于制造至少部分中空的MEMS结构的方法，所述方法包括以下步骤：

a)设置芯材；

b)在芯材中创建一个或多个贯通开口，所述一个或多个贯通开口根据预定的图案来构建；

c)将蚀刻停止层设置到所述一个或多个贯通开口的表面；

d)在芯材的第一表面上创建第一导电材料的底部层；

e)通过利用第二导电材料填充至少一个贯通开口，创建一个或多个导通部，所述一个或多个导通部电连接到所述底部层；

f)在所述芯材的第二表面上创建第三导电材料的顶部层，所述顶部层电连接到所述一个或多个导通部；

g)在相应的底部层和顶部层中创建底部导体和顶部导体；和

h)去除多余的芯材以便创建至少部分中空的MEMS结构。

芯材可以包括诸如硅、锗、氮化硅、砷化镓、磷化铟、氮化铝或其他III-V半导体合金的任何半导体材料。芯材还可以包括由前述半导体形成的不同层，或者所述芯材也可以是绝缘体上硅(SOI)。

在芯材包括硅晶片的情况下，可以在所述晶片的顶面和底面进行抛光。这种晶片被称为双面抛光(DSP)晶片。晶片的厚度可以改变。例如，标准DSP硅晶片的厚度为100微米、280微米、350微米、525微米。

在提供芯材之后，制造中的下一步骤可以是根据预定图案在衬底中形成一个或多个贯通开口。通常可以在将光刻胶掩模施加到衬底的顶部和底部表面之后通过紫外线(UV)光刻来形成所述图案。可以通过用于施加光刻胶涂层的标准方法(例如高速离心飞旋，即旋涂)来施加所述掩模。所述图案可以限定用于创建一个或多个贯通开口的路径，在接下来的制作步骤中的一个步骤中可以创建所述一个或多个贯通开口。根据本发明，预定的图案可以至少由与绝缘体层组合的光刻胶层来限定，所述绝缘体层充当为直接施加在空白晶片的两面上的蚀刻停止层。所述绝缘体层可以是氧化铝Al₂O₃并且所述绝缘体层优选地尽可能薄。可以使用诸如原子层沉积(ALD)的技术，因为所述技术能够形成薄至50纳米的层。

在蚀刻工艺期间，未被掩模覆盖的绝缘体和衬底的区域可以暴露于活性酸。首先，可以在缓冲氢氟酸(BHF)中蚀刻绝缘体。衬底的蚀刻工艺可以包括等离子蚀刻、化学湿法蚀刻、离子束蚀刻、反应离子蚀刻(RIE)、深度反应离子蚀刻(DRIE)或类似的蚀刻工艺。根据本发明，可以使用DRIE来确保晶片的高度选择性蚀刻以及确保创建延伸通过晶片的整个厚度的开口。以这种方式形成的贯通开口可以显示出高的高宽比(AR)。例如，开口的宽度可以是20微米，而晶片的厚度是350微米，从而使得AR为17。导通部可以具有高于17的高宽比，例如高于26的高宽比。AR受限于蚀刻工艺。蚀刻工艺也可以用于形成锚固部沟槽。锚固部沟槽可以不延伸通过晶片的整个厚度。所述锚固部沟槽可以具有小于贯通开口的宽度，例如5至15微米(优选地为7微米)，以及例如1至5微米(优选地为3微米)。在蚀刻工艺之后，可以通过利用氧气O₂进行剥离来去除残留的光刻胶。残留的Al₂O₃层也可以利用BHF来去除。可以实施标准的RCA清洗，为下一个制造步骤做准备。

制造至少部分中空的MEMS结构的下一个步骤可以包括沉积新的、薄的蚀刻停止绝缘层，所述蚀刻停止绝缘层施加在所述一个或多个贯通开口的表面上。绝缘层可以沉积在衬底的顶部表面和底部表面上以及沉积在所形成的开口的壁上。绝缘层可以包括任何类型的绝缘体，例如氧化硅、氮化硅、氧化铝等。所述层的沉积可以通过化学气相沉积(CVD)或原子层沉积(ALD)来实施。绝缘层可以是由ALD技术而形成的氧化铝Al₂O₃。该薄的绝缘层的主要目的可以是保护电导通部，所述电导通部可以在下一个制造步骤中形成。在绝缘体沉积之后，可以在衬底的顶部表面和底部表面上施加(通常为氧化硅的)层。该层可以具有1.5微米的厚度并且可以通过等离子增强化学气相沉积(PECVD)来施加。该层将3微米宽的锚固部沟槽密封，并且使得顶部导体上的缺陷得以避免。

在绝缘层被沉积之后，衬底准备好用于沉积导电材料。首先，芯材的第一表面可以被第一导电材料的底部层所覆盖，所述第一导电材料的底部层可以创建底部层和密封所述贯通开口。在施加另一层导电材料之前，第一导电材料的底部层可以涂覆有光刻胶以便避免材料进一步沉积在底部层上。所述底部层可以使用电镀工艺来设置。该层可以具有30微米的厚度。

所形成的结构可以被翻转，使得所述结构准备用于进一步的步骤，在该步骤中可以通过利用第二导电材料填充至少一个贯通开口来创建一个或多个导通部。所述开口可以以这样的方式填充：所述方式确保所创建的导通部被电连接到所述底部层。通过化学机械平面化处理(CMP)而在芯材的第二表面上形成第三导电材料的顶部层之后，完成导电材料的施加。所述顶部层可以电连接到一个或多个导通部并且可以具有30微米的厚度。

根据本发明，可以使用电镀工艺来设置第一导电材料、第二导电材料和第三导电材料。所述导电材料可以包括任何金属，例如铜、银、金、铝等。根据本发明的一个实施例，第一导电材料、第二导电材料和第三导电材料是相同的材料，例如铜。可以通过在底部铜层上生长(growing)铜来形成所述导通部。为了确保从背面到正面的高质量生长以及确保在导电材料的层之间的良好电连接，可以使用铜带或专用的晶片保持器来充当晶片保持器。

下一个制造步骤可以包括在相应的底部层和顶部层中创建底部导体(绕组)和顶部导体(绕组)。根据本发明，可以使用光刻胶图案化工艺结合蚀刻工艺来形成底部导体和顶部导体。取决于电镀所使用的金属，可以使用不同的蚀刻技术，例如等离子蚀刻、湿法蚀刻、RIE等。通常地，如果金属层是铜，则使用利用磷酸(H₃PO₄)或硝酸(HNO₃)的湿法蚀刻。该步骤限定了最终装置的顶部导体和底部导体。

替代地，可以使用公知的工艺来实施导通部和绕组的创建，在所述公知的工艺中，限定绕组的光刻胶掩模可以施加在SiO₂层上。在施加掩模之后，可以施加导电材料。由此，将会创建导通部和顶部导体。所创建的导通部是中空的，与实心的、利用铜填充而创建的导通部不同。为了创建顶部导体/底部导体，可以翻转所述结构，可以施加光刻胶掩模，并且沉积导电材料。最后，将去除掩模。

为了获得至少部分中空的MEMS结构，需要去除多余的芯材。在准备去除芯材中，可以在整个结构上施加额外的Al₂O₃层。该层厚度可以大于20纳米(例如为50纳米厚)，并且介于例如20～100纳米的范围内，该层可以充当芯材去除所需要的对等离子环境的额外预防措施。也可能需要喷涂光刻胶以便均匀地覆盖顶部导体和底部导体(即绕组)。然后可以在顶部面实施光刻，接着进行Al₂O₃和SiO₂的BHF蚀刻以便暴露芯材以用于去除。

大部分衬底的去除可以通过蚀刻来实施。根据本发明，可以通过各向同性的电感耦合等离子(ICP)蚀刻来实施Si芯的选择性去除。在此工艺期间，导通部将被先前形成的Al₂O₃绝缘层完全保护。如果衬底是DSP硅晶片，则可以应用各向同性的干法蚀刻或者各向同性与各向异性相组合的干法蚀刻。也可以使用利用氢氧化钾(KOH)的湿法蚀刻。去除衬底使得电导通部被空气所包围。

在去除多余的芯材之后，可以获得至少部分中空芯MEMS结构。根据本发明，可以在去除芯材之后进行额外的蚀刻步骤。在该蚀刻步骤中，可以去除在贯通开口形成之后所施加的蚀刻停止层。通常地，这通过BHF蚀刻来实施。

在第二方面，本发明涉及使用根据第一方面的方法所制造的MEMS结构。根据本发明，MEMS结构可以形成MEMS电感器的至少一部分。通常地，MEMS电感器可以是半导体芯片的一部分，即所述MEMS电感器可以与其他部件一起集成在同一衬底上。为了确保与衬底的连接，可以实施对多余的衬底材料的去除，使得保持衬底的至少一部分以便形成锚固部，所述锚固部包围至少一个导通部的一部分。锚固部支撑、保持和稳定整个电感器，并且与可以集成在半导体芯片上的其余的装置相连接。

所制造的中空芯的MEMS电感器可以具有高工作频率(例如介于300兆赫兹与3吉赫兹之间)，因为已经被去除的芯材将不会感应产生损耗。另外，MEMS电感器可以具有高于90％的效率。最后，可以制造具有高度可再现性和高度可靠性的MEMS电感器。

根据本发明的制造工艺的优点在于其高度灵活地允许能够获得具有不同形状的电感器。根据本发明，MEMS电感器可以包括环形电感器、螺旋形电感器或螺线管形电感器，即，可以布置导通部以便形成环形中空芯电感器、螺旋中空芯电感器或中空芯螺线管。在环形电感器的情况中，导电路径可以布置在两个同心电路中。内电路可以包括这样的导电路径：所述内电路的导电路径与外电路中所包括的导电路径相比具有较小的宽度。内导电路径和外导电路径可以经由梯形的顶部导体和梯形的底部导体相连接。可以制造各种直径的环形电感器。对于可靠的环形电感器而言，锚固部应该包围至少三个导通部。

为了改变所制造的中空芯电感器的感应率，通过使用能够穿透封装的电感器的磁性膏，可以将空气芯替代为磁芯。

本发明还涉及一种开关模式电源单元，其包括通过上述方法制造的MEMS结构。这样的开关模式电源可以提供从几百毫伏至50伏的宽范围的电压，并且所述开关模式电源可以以小至几百纳米的非常小的尺寸来制造。该电源可以用于各种应用，例如用于为LED、个人电脑、手机等供电。

附图说明

现在将参考附图进一步详细地描述本发明，附图中：

图1示出了至少部分中空的MEMS结构在其制造的不同阶段中的2D横截面图，

图2示出了环形中空芯MEMS电感器的3D视图，

图3示出了环形中空芯电感器的2D横截面、3D透视图和俯视图之间的关系，

图4示出了不同的中空芯MEMS电感器，和

图5示出了MEMS中空芯电感器和MEMS中空芯变压器的SEM显微照片。

尽管本发明能够接受各种修改和替代形式，但特定的实施例已经通过附图中的示例示出并且将在本文中详细描述。然而，应该理解的是，下面的描述仅涉及实施例的示例，而本发明不旨在限于所公开的特定形式。相反，本发明涵盖了落入附带的权利要求所限定的本发明的精神和范围内的所有修改、等同物和替代方案。

具体实施方式

在其最主要的方面，本发明涉及一种用于制造至少部分中空的MEMS结构的方法。制造工艺涉及四个主要的步骤：形成一个或多个贯通开口；填充所述开口；将顶部导体和底部导体图案化；以及去除多余的衬底以便获得至少部分中空的MEMS结构。该方法提供了在低温下实施的简单、经济且高度灵活的制造，从而产生用于高频应用的小尺寸、高效率且高可靠性的装置。

本发明还涉及一种由上述方法制造的MEMS电感器，例如环形中空芯电感器、螺旋中空芯电感器、中空芯螺线管或任何形状的中空芯电感器。由于所述电感器的小尺寸、高效率和高可靠性，根据本发明的中空芯MEMS电感器可以有利地用于各种各样的应用，例如电话的和笔记本电脑的充电器、发光二极管(LED)的电源、磁性传感器、天线等其他应用。

在图1中，示出了至少部分中空的MEMS结构的详细制造步骤。图1a)示出DSP芯材，即具有薄的蚀刻停止层101的晶片100。晶片100可以包括任何半导体材料，例如硅、锗、氮化硅、砷化镓、磷化铟、氮化铝或其它III-V半导体合金。所述晶片也可以包括由前述半导体形成的不同层，或者所述晶片也可以是绝缘体上硅(SOI)。所述晶片通过常规工艺制造。蚀刻停止层101可以包括绝缘体，例如氧化铝、氧化硅、氮化硅等。

图1b)示出具有光刻胶掩模102的晶片100，所述光刻胶掩模施加到所述晶片的顶表面和底表面。可以通过用于施加光刻胶涂层的标准方法(比如高速离心飞旋)来施加该掩模。通常通过UV光刻来根据预定图案将光刻胶掩模102额外地图案化。

图1c)示出了晶片100，所述晶片具有贯通开口103和用于形成锚固部的沟槽104a和104b。开口103和沟槽104根据图1b)所示的图案而形成。可以通过利用蚀刻工艺步骤来形成所述开口和所述沟槽。所述蚀刻工艺步骤可以包括等离子蚀刻、化学湿法蚀刻、BHF蚀刻、离子束蚀刻、RIE、DRIE或类似的蚀刻工艺。通常地，BHF蚀刻用于蚀刻氧化铝层，DRIE用于确保晶片100的高选择性蚀刻。以这种方式形成的贯通开口103显示出高的AR。通常地，开口103的宽度为20微米，而晶片100的厚度为350微米，从而导致AR为17。沟槽104a和104b的宽度通常为7微米和3微米。对图1c)中所示的获得的结构进行进一步BHF蚀刻，使得残留的氧化铝被去除，从而形成图1d)中所示的结构。

如图1e)所示，制造至少部分中空的MEMS结构的下一步骤是在图1d)所示的结构上沉积新的、薄的蚀刻停止绝缘层105。绝缘层105沉积在衬底的顶部表面上和底部表面上、沉积在所形成的开口103的壁上以及沉积在锚固部沟槽104上。绝缘层可以包括任何类型的绝缘体，例如氧化硅、氮化硅、氧化铝等。所述层的沉积可以通过CVD、溅射或ALD来实施。通常地，所述绝缘层尽可能薄，因此ALD技术是优选的。在绝缘体沉积之后，在结构的顶部和底部上施加(通常为氧化硅的)层106。层106的主要目的是闭合锚固部沟槽104。PECVD通常用于该步骤。

在已经沉积绝缘层和氧化硅层之后，衬底准备好进行电镀。电镀步骤确保形成导电材料的顶部层和底部层并且确保将开口103填充。导电材料可以包括任何金属，例如铜、银、金、铝等。图1f)示出了在形成导电材料的底部层107之后的结构。

在进一步的电镀工艺之前，导电材料的底部层107涂覆有用于保护底部层107的光刻胶108。翻转图1f)的结构，使得所述结构被准备用于自底部向上的电镀，在该电镀中通过利用导电材料填充至少一个贯通开口103来创建一个或多个导通部。图1g)中所示的结构是在自底部向上的电镀之后所获得的。导通部109电连接到底部层107。通常通过在底部层107上生长相同的导电材料来形成导通部109。为了确保从背面到正面的高质量的生长以及确保导电材料层之间的良好电连接，可以使用铜带或专用的晶片保持器来充当晶片保持器(图中未示出)。在形成导电的顶部层110之后，电镀工艺完成。顶部层110电连接到一个或多个导通部109。最后，去除光刻胶108。获得如图1h)所示的结构。

为了限定顶部导体和底部导体，光刻胶掩模被施加在导电材料上，并且通常通过UV光刻来根据预定图案将所述光刻胶掩模进一步图案化。图1i)示出了在光刻胶图案化和金属蚀刻之后的结构。取决于电镀所使用的金属，可以使用不同的蚀刻技术，例如等离子蚀刻、湿法蚀刻、RIE等。通常地，如果金属层是铜，则使用利用磷酸(H₃PO₄)或硝酸(HNO₃)的湿法蚀刻。该步骤限定了最终结构的顶部导体111和底部导体112。

为了去除衬底，需要实施蚀刻步骤。为了保护顶部导体和底部导体，通常通过ALD在整个结构上沉积50纳米厚的Al₂O₃层113。如图1j)中所示，该步骤确保了导电材料的封装。

为了获得中空芯的MEMS结构，需要去除残留的衬底100。在准备去除衬底时，光刻胶掩模114被施加到结构的表面并且通常通过喷涂而将所述光刻胶掩模进一步图案化。图1k)中示出了获得的具有图案化光刻胶掩模的结构。

最终的中空芯的MEMS结构在图1l)中示出，其中衬底100的大部分被去除，留下导通部115被空气包围。为了获得图1l)所示的结构，在去除最终衬底之前必须去除Al₂O₃和SiO₂的层。通常，通过BHF蚀刻来去除这两个氧化物层。最后，去除多余的衬底。如果衬底是硅，则通常实施各向同性的干法蚀刻或者实施各向同性和各向异性相组合的干法蚀刻。也可以使用利用KOH的湿法蚀刻。衬底的残留部分是锚固部116，所述锚固部支撑整个结构并且与可以集成在半导体芯片上的其余的装置相连接。在最后的蚀刻步骤之后，为了将衬底蚀刻掉，仍然存在围绕着导通部的氧化物的层(未示出)。通过将结构浸入BHF中可以可选地去除所述层。

图2示出环形中空芯MEMS电感器的3D视图。在图2a)中，示出了嵌入晶片200中的整个电感器201。如附图所示，所述电感器的直径尺寸可以是1至2毫米。可以制造具有更小直径和更大直径的电感器。图2b)示出了图2a)所示的环形电感器的横截面图。可以看出，导电路径(即导通部)被布置在两个同心的电路中，以便形成环形电感器。具有直径R_i的内电路包括导通部202，与具有直径R_o的外电路中所包括的导通部203相比，所述内电路的导通部具有更小的宽度。直径R_o明显大于直径R_i。内导通部和外导通部经由梯形的顶部导体204和梯形的底部导体205相连接。在图2b)的小图中，示出了锚固部206的放大视图。从该透视图来看，应当能够清楚展示锚固部的支撑作用。所述锚固部是衬底200的一部分，并且在图2b)中所述锚固部包围三个导通部的一部分。在外导通部203与衬底200之间形成空气间隙207。

图3示出中空芯环形电感器的2D横截面、3D透视图与俯视图之间的关系。衬底300、导通部301、底部导体302、顶部导体303和锚固部304全部在图3a)所示的2D视图中、图3b)所示的3D透视图中和图3c)所示的俯视图中被标示出来。

图4示出不同的中空芯MEMS电感器：a)环形电感器；b)螺旋形电感器；c)螺线管形电感器；d)变压器和e)非常见形状的电感器。在图4e)的小图中，示出了环形电感器的一部分，其用于形成整个非常见电感器的一部分。理论上，可以通过使用a)、b)、c)和d)中所示的电感器的多个部分来形成任何形状的电感器。

图5示出使用上述工艺制造的MEMS中空芯变压器和MEMS中空芯电感器的扫描电子显微镜(SEM)显微照片。图5示出了环形电感器(a)、环形的1：1变压器(b)、螺线管电感器(c)、螺旋电感器(d)。另外，已经制造出任意形状的电感器并且示出于图5(e)中。这些电感器和变压器的各自的Si芯被去除并且具有悬置的Cu绕组。装置占用面积从1平方毫米到16平方毫米不等，外半径(R_o)从1.5毫米到4毫米不等。最大匝数(N_max)由内半径(R_i)和绕组间隙(G_w)所限定。R_i从0.5毫米到2毫米不等，从而使得N_max分别为20和40匝。导通部被制造成具有相同的30微米的直径，而晶片厚度为350微米。高宽比是11.6。通常地，环形电感器和任意的电感器被设计成在外环上具有平行的导通部，以便提高体积覆盖率并且最小化交流电阻。另外，所述导通部的相等的直径有助于实现均匀的贯穿晶片的蚀刻和对贯通开口的均匀的铜填充。

Claims

1.一种用于制造至少部分中空的MEMS结构的方法，所述方法包括以下步骤：

a)设置芯材；

b)在所述芯材中创建一个或多个贯通开口，所述一个或多个贯通开口根据预定的图案来构建；

c)将蚀刻停止层设置到所述一个或多个贯通开口的表面；

d)在所述芯材的第一表面上创建第一导电材料的底部层；

e)通过利用第二导电材料填充至少一个所述贯通开口来创建一个或多个导通部，所述一个或多个导通部电连接到所述底部层；

g)在相应的所述底部层和所述顶部层中创建底部导体和顶部导体；和

h)去除多余的所述芯材以便创建所述至少部分中空的MEMS结构。

2.如权利要求1所述的方法，其特征在于，所述芯材包括硅晶片。

3.如权利要求1或2所述的方法，其特征在于，所述预定的图案至少由与Al₂O₃层组合的光刻胶层限定。

4.如权利要求1或2所述的方法，其特征在于，使用反应离子蚀刻工艺来创建所述芯材中的所述一个或多个贯通开口。

5.如权利要求1或2所述的方法，其特征在于，设置到所述一个或多个贯通开口的表面的所述蚀刻停止层是使用原子层沉积工艺来设置的。

6.如权利要求5所述的方法，其特征在于，所述蚀刻停止层包括Al₂O₃层。

7.如权利要求1或2所述的方法，其特征在于，使用电镀工艺来设置所述第一导电材料、所述第二导电材料和所述第三导电材料。

8.如权利要求1或2所述的方法，其特征在于，所述第一导电材料、所述第二导电材料和所述第三导电材料是相同的材料。

9.如权利要求1或2所述的方法，其特征在于，使用与湿法蚀刻工艺组合的光刻胶图案化工艺来创建所述底部导体和所述顶部导体。

10.如权利要求1或2所述的方法，其特征在于，使用蚀刻工艺来实施去除多余的所述芯材。

11.如权利要求1或2所述的方法，还包括使用蚀刻工艺来去除所述蚀刻停止层的步骤。

12.如权利要求4所述的方法，其特征在于，所述反应离子蚀刻工艺是干法反应离子蚀刻工艺。

13.如权利要求8所述的方法，其特征在于，所述第一导电材料、所述第二导电材料和所述第三导电材料是铜。

14.如权利要求10所述的方法，其特征在于，所述蚀刻工艺是湿法蚀刻和/或各向同性的干法蚀刻。

15.一种使用如前述权利要求中任一项所述的方法而制造的MEMS结构。

16.如权利要求15所述的MEMS结构，其特征在于，所述MEMS结构形成MEMS电感器的至少一部分。

17.如权利要求16所述的MEMS结构，其特征在于，所述MEMS电感器形成环形电感器、螺旋形电感器或螺线管形电感器。

18.一种开关模式电源单元，所述开关模式电源单元包括如权利要求15至17中任一项所述的MEMS结构。