CN108423634A - 专用集成电路(asic)上的微机电***(mems) - Google Patents

专用集成电路(asic)上的微机电***(mems) Download PDF

Info

Publication number
CN108423634A
CN108423634A CN201810245251.4A CN201810245251A CN108423634A CN 108423634 A CN108423634 A CN 108423634A CN 201810245251 A CN201810245251 A CN 201810245251A CN 108423634 A CN108423634 A CN 108423634A
Authority
CN
China
Prior art keywords
mems
asic
interconnection
package assembling
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810245251.4A
Other languages
English (en)
Inventor
G·奥夫纳
T·迈尔
R·马恩科波夫
C·盖斯勒
A·奥古斯丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Exo Imaging Inc
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Priority to CN201810245251.4A priority Critical patent/CN108423634A/zh
Publication of CN108423634A publication Critical patent/CN108423634A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/025—Inertial sensors not provided for in B81B2201/0235 - B81B2201/0242
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/10—Microfilters, e.g. for gas or fluids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • B81B2207/053—Arrays of movable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Gyroscopes (AREA)

Abstract

本申请提供了专用集成电路(ASIC)上的微机电***(MEMS)。在各实施例中，封装组件可以包括专用集成电路(ASIC)和具有活动端和不活动端的微机电***(MEMS)。在各实施例中，MEMS可以通过一个或多个互连直接耦合到ASIC。MEMS、ASIC以及一个或多个互连可以定义或构成空腔，以便MEMS的活动部分在空腔内。在某些实施例中，封装组件可以包括通过一个或多个互连中的多个直接耦合到ASIC的多个MEMS。可描述和/或要求保护其它的实施例。

Description

专用集成电路(ASIC)上的微机电***(MEMS)
本申请是PCT国际申请号为PCT/US2013/048552、国际申请日为2013年6月28日、进入中国国家阶段的申请号为201380033342.7，题为“专用集成电路(ASIC)上的微机电***(MEMS)”的发明专利申请的分案申请。
技术领域
本发明的各实施例一般涉及电子设备组件领域，具体来说，涉及用于组装移动设备的封装的方法和设备。
背景技术
微机电***(MEMS)是全球半导体行业增长领域。MEMS组件和传感器可以用于快速增长的移动电话和平板行业。在许多产品中，MEMS可以与单独的盖/帽元件进行引线键合。盖/帽元件可能会增大MEMS的封装大小，并要求可能会增大封装的总成本的额外的制造步骤。
附图说明
图1示出了根据各实施例的带有与专用集成电路(ASIC)耦合的互连的MEMS的俯视图。
图2示出了根据各实施例的与ASIC通信耦合的MEMS的活动端的示例配置。
图3、4、5、6、7、8和9示出了根据各实施例的多MEMS ASIC的示例。
图10示出了根据各实施例的用于制造带有MEMS的封装的流程图。
图11示意地示出了根据各实施例的计算设备。
具体实施方式
如上文所指出的，在现有的封装中，MEMS可以与盖/帽元件耦合，该元件又可以与ASIC耦合。盖/帽元件会增大封装的成本和制造复杂性。在此处所描述的各实施例中，MEMS可以替代地与ASIC直接耦合。具体而言，MEMS可以与互连耦合，或以别的方式包括互连。互连可以直接耦合到ASIC。MEMS、互连以及ASIC可以构成空腔，以便MEMS的活动端在空腔内。在某些实施例中，多个MEMS可以与相同ASIC耦合。此处所公开的这些实施例及其他实施例可以提供具有较小的大小以及成本降低以及更快的制造速度的优点。
在以下详细描述中，参照形成本说明书的一部分的附图，其中在全部附图中相同的标记指示相同的部件，并且在附图中以可实施本发明的主题的示例实施例的方式显示。将理解，可利用其它实施例，且可做出结构上或逻辑上的改变，而不偏离本公开的范围。因此，以下详细描述不应按照限制性意义来理解，且多个实施例的范围由所附权利要求及其等价方案来限定。
为了本公开的目的，短语“A和/或B”表示(A)、(B)或(A和B)。为了本公开的目的，短语"A、B和/或C"表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
说明书可使用基于视角的描述，诸如顶部/底部、内/外、上/下等等。这种描述仅用于便于讨论并且不旨在将本文所描述的实施例的应用限制在任何特定方向。
说明书可使用短语“在实施例中”或“在多个实施例中”，它们均可表示相同或不同实施例中的一个或多个。此外，有关本公开的多个实施例使用的术语“包括”、“包含”、“具有”等等是同义的。
本文可使用术语“与……耦合”及其派生词。“耦合”可表示以下一个或多个。“耦合”可表示两个或多个元件直接物理或电气接触。然而，“耦合”还可表示两个或多个元件彼此间接接触，但仍彼此协作或交互，以及可表示一个或多个其他元件被耦合或连接在所述将彼此耦合的元件之间。术语“直接耦合”可表示两个或多个元件直接接触。
在各实施例中，短语“在第二特征上形成、沉积或以别的方式安置的第一特征”可能意味着，在特征层上方形成、沉积或安置第一特征，第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如，在第一特征和第二特征之间具有一个或多个其他特征)。
各种操作可以以对理解所要求保护的主题最有帮助的方式描述为多个单独的操作。然而，描述的顺序不应当被解释为暗示这些操作一定是依赖于顺序。
如此处所使用的，术语“模块”可以是指以下的一部分：执行一个或多个软件或固件程序的ASIC、电子电路、处理器(共享的，专用的，或组)和/或存储器(共享的，专用的，或组)，组合逻辑电路和/或提供所描述的功能的其他合适的组件，或包括它们。
图1描绘了包括与ASIC 110直接耦合的MEMS 105的封装100的示例的俯视图。ASIC110是使用虚线示出的，以指出MEMS在图1中是透明的，以避免模糊诸如MEMS 105之类的基础元件。如图1所示，MEMS 105可以小于ASIC 110，然而，在其他实施例中，MEMS 105可以与ASIC 110一样大小，或大于它。MEMS 105可以与互连115耦合或包括它。在各实施例中，互连115可以由电中性或绝缘材料制成，诸如非导电浆糊(NCP)、非导电薄膜(NCF)、绝缘管芯附连膜(DAF)或某些其他电中性或绝缘材料。在其他实施例中，互连115可以由导电材料制成，诸如倒装焊接(FC焊接)或任何其他导电浆糊。如图1所示，互连115可以小于MEMS 105或ASIC 110中的一个或两者。然而，在其他实施例中，互连115可以与MEMS 105和/或互连115一样大小。在某些实施例中，互连115可以一般是矩形或正方形，而在其他实施例中，互连115可以具有不同的形状，诸如大致圆形的形状、三角形形状或某种其他形状。在某些实施例中，互连115可以一般是单块材料，而在其他实施例中，互连115可以是多块材料，例如，多个元件，诸如熔合在一起以形成单一形状的多个焊球。
ASIC，例如，ASIC 110，可以是ASIC管芯。例如，ASIC 110可以包括嵌入在诸如硅、砷化镓、SiC(碳化硅)石墨烯或任何有机半导体材料之类的衬底内和/或上的一个或多个电路。在某些实施例中，ASIC 110可以是一般电路，该电路可以可另选地被称为集成电路。在其他实施例中，ASIC110可以针对专门应用。例如，ASIC 110的电路可以专门被配置成执行给定进程或功能。在某些实施例中，ASIC 110的电路可以被专门配置，以便ASIC 110的功能或过程对应于将安装到ASIC 110的MEMS(例如，MEMS105)的类型。虽然术语"ASIC 110"在此说明书中用于描述各实施例，但是，在其他实施例中，ASIC可以是是指处理器、物理存储器，或某种其他组件。
在各实施例中，MEMS，例如，MEMS 105，可以是陀螺仪，用于确定MEMS，包含MEMS的封装或包括封装的设备的方向。在某些实施例中，MEMS可以是加速度计，用于确定MEMS、包含MEMS的封装或包括封装的设备的运动。在某些实施例中，MEMS可以是磁力计，用于确定MEMS、包含MEMS的封装或包括封装的设备处或附近的磁场。在某些实施例中，MEMS可以是麦克风，用于标识MEMS、包含MEMS的封装或包括封装的设备处或附近的声音。在某些实施例中，MEMS可以是过滤电信号的滤波器。在某些实施例中，MEMS可以是调制或改变电信号的振荡器。在某些实施例中，MEMS可以是压力传感器，用于确定MEMS、包含MEMS的封装，或包括封装的设备附近的诸如大气压力之类的压力变化。在某些实施例中，MEMS可以是被配置成在RFID***中操作的射频标识(RFID)芯片。在某些实施例中，MEMS可以是被配置成发出噪声的扬声器。在某些实施例中，MEMS可以是某种其他设备。在各实施例中，MEMS可以是指管芯或管芯的元件。在其他实施例中，MEMS可以是一般将不会被视为或叫做管芯的组件。
如参考图1所指出的，MEMS 105可以耦合到互连115，而在其他实施例中，MEMS 105可以包括或以别的方式与互连115集成。可另选地，ASIC 110可以耦合到互连115，而在其他实施例中，ASIC 110可以包括或以别的方式与互连115集成。
图2描绘了包括与ASIC 210直接耦合的MEMS 205的封装200的示例的截面侧视图。在各实施例中，MEMS 205可以类似于图1的MEMS 105，而ASIC 210可以类似于图1的ASIC110。封装200还可以包括互连215，该互连215可以适合参考图1的互连115所描述的各实施例并可以被配置成将MEMS 205耦合到ASIC 210。在各实施例中，MEMS 205、互连215以及ASIC 210可以一般性地定义空腔203。
在各实施例中，MEMS 205可以包括活动端220和不活动端225。在各实施例中，活动端220可以叫做“前端”，不活动端225可以叫做MEMS 205的“后端”。在各实施例中，MEMS 205的活动端220可以包括处理电路(在图2中未示出)以及MEMS 205的导电MEMS触点。在某些实施例中，MEMS触点一般可以在空腔203内，例如，MEMS触点230。在其他实施例中，MEMS触点可以在空腔203外面的MEMS 205的活动端220上或内，例如，MEMS触点235。
在各实施例中，MEMS 205的电路可能易受物理和/或电气中断。在各实施例中，MEMS 205的电路可以包括处理电路、传感器或安置在MEMS 205上或内的其他敏感装置。例如，如果MEMS 205的电路与另一材料(例如，包胶模(overmold)或底部填充材料)物理接触，那么，MEMS 205的电路可能会体验到干扰，并不能如希望的那样起作用。因此，可能希望空腔203是真空、用惰性气体填充，或是空气腔。在某些实施例中，空腔可以不完全地被MEMS205和/或ASIC 210密封，可以被配置成，例如，通过MEMS 205和/或ASIC 210接收声波，以便声波可以由MEMS 205的活动端220中的电路(诸如麦克风电路)处理。一般而言，由于MEMS205的电路可以在空腔203内，因此，可以通过MEMS 205、互连215，ASIC 210的组合，防止电路与其他材料物理接触。
在各实施例中，MEMS 205的活动端220上的电路(在图2中未显示)，可以与MEMS触点230或235中的一个或多个耦合。MEMS触点235可以与可能在空腔203外面的ASIC触点，诸如ASIC触点240，耦合。另选地或另外地，MEMS触点230可以与空腔203内部的ASIC触点，诸如ASIC触点245，耦合。在各实施例中，MEMS触点230或235和ASIC触点240或245可以通过一个或多个管芯级别互连(诸如导电焊球)彼此耦合。例如，MEMS触点230或235可以通过管芯级别互连(诸如焊球255)耦合到ASIC触点240或245，管芯级别互连可以被配置成将电信号从MEMS触点230或235传输到ASIC触点240或245。可以理解，虽然焊球255被描绘成大致圆形的，但是，在其他实施例中，它可以具有不同的形状。在各实施例中，焊球255可以是或包括锡、铅、银或这些材料或其他类似的材料的某种合金。在其他实施例中，MEMS 205和ASIC210可以使用其他合适的管芯互连结构来耦合，包括，例如，凸块、倒装样式的凸块、基柱等等。
如图2所示，MEMS 205可以通过互连215，与ASIC 210直接耦合。通过将MEMS 205与ASIC 210直接耦合并形成空腔203，可以实现若干个优点。具体而言，ASIC 210可以取代上文所讨论的通常可以用于保护MEMS 205的活动端220的通常所使用的盖/帽。通过从封装200中去除单独的盖/帽，可以简化制造过程，这可能会导致制造更加容易，更快并且更加便宜的封装。
图3描绘了包括MEMS 305的封装300的示例的截面图，MEMS 305可以类似于图1中的MEMS 105。封装300也可以包括可以类似于图1中的ASIC 110的ASIC 310。MEMS 305可以通过可以类似于图1的互连115的互连315来与ASIC 310耦合。在各实施例中，MEMS 305和/或ASIC 310可以包括MEMS触点230或235，或ASIC触点240或245，为清楚起见，在图3中未示出。另外，MEMS 305可以通过在图2中所描述的管芯级别互连中的一个或多个(为清楚起见，在图3中未示出)，与ASIC 310耦合。
在各实施例中，ASIC 310可以具有活动端320和不活动端325。类似于MEMS 305，ASIC 310的活动端320可以包括电路，而ASIC 310的不活动端325可能不包括电路。类似于MEMS，ASIC 310的电路可以包括处理电路、传感器和/或安置在ASIC 310上或内的其他敏感装置。在图3的封装300中，MEMS 305和互连315可以与ASIC 310的活动端320耦合。在各实施例中，活动端可以包括一个或多个重新分布层(RDL)330和335。在各实施例中，RDL 330可以一般与ASIC 310的活动端320齐平。另选地或另外地，RDL 335可以从ASIC 310的活动端320延伸，或嵌入在ASIC 310内。在各实施例中，互连315可以通过RDL 330或335中的一个或多个耦合到ASIC 310。在某些实施例中，RDL 330或335可以导电，并被配置成携带电信号。在各实施例中，RDL 330或335可以包括诸如金、铜、银之类的导电金属或其某种合金或由它们制成。在某些实施例(未示出)中，RDL 330或335可以被诸如氮化硅、二氧化硅、聚酰亚胺之类的电介质或电中性或绝缘材料，或其某种组合来覆盖。在其他实施例中，RDL 330或335可以由其他合适的导电或电中性/绝缘材料组成。
如此处所使用的，MEMS 305和互连315可以叫做MEMS结构340。如图3所示，封装300可以包括一个以上的MEMS结构340。例如，封装300可以包括可以彼此电隔离的三个MEMS结构340，或至少两个MEMS结构340可以与ASIC 310通电。在各实施例中，MEMS结构340可以和RDL 330或335中的一个或多个接触，或直接与ASIC 310耦合。
在各实施例中，ASIC 310可以与一个或多个封装级别互连345耦合。在各实施例中，封装级别互连345可以是诸如参考图2中的焊球255讨论的焊接材料之类的焊接材料。在其他实施例中，封装级别互连345可以包括引线键合的引线，引线可以是或包括银、铜、金，或这些材料或其他类似的材料的某种其他合金。在其他实施例中，封装级别互连345可以包括其他合适的互连结构。如上文所指出的，在某些实施例中，RDL 330或335可以导电，并被配置成携带信号。在各实施例中，RDL 330或335可以通过RDL 330或335将信号从MEMS结构340携带到封装级别互连345。封装级别互连345也可以是导电的，并被配置成将信号从封装300携带到计算机板(例如，诸如主板之类的电路板)或使用封装级别互连345耦合到封装300的其他电路(例如，封装衬底)。
图4描绘了包括MEMS结构440的封装400的替换实施例的截面图，MEMS结构440可以类似于图3中的MEMS结构340，并包括MEMS和互连，它们分别可以类似于MEMS 305和互连315。封装400也可以包括可以类似于图3中的ASIC 310的ASIC 410。在各实施例中，MEMS结构440和/或ASIC 410可以包括MEMS触点230或235，或ASIC触点240或245，为清楚起见，在图4中未示出。另外，MEMS结构440的MEMS可以通过在图2中所描述的管芯级别互连中的一个或多个(为清楚起见，在图4中未示出)，与ASIC 410耦合。
在各实施例中，ASIC 410可以包括下面更详细地描述的一个或多个RDL/TSV 430。在各实施例中，MEMS结构440可以与ASIC 410的第一端470耦合。在各实施例中，一个或多个封装级别互连445可以与ASIC 410的与第一端470相对的第二端475耦合。在一个实施例中，第一端470可以是ASIC 410的活动端，该活动端可以类似于图3的ASIC 310的活动端320。在此实施例中，ASIC 410的第二端475可以是ASIC 410的不活动端，该不活动端可以类似于图3的ASIC 310的不活动端325。在其他实施例中，第一端470可以是ASIC 410的不活动端，而第二端475可以是ASIC 410的活动端。
在各实施例中，信号可以通过一个或多个硅通孔(TSV)从ASIC 410的第一端470传输到ASIC 410的第二端475，在图4中，硅通孔被示为与两个RDL集成。具体而言，RDL/TSV430可以是指集成结构，该集成结构包括ASIC 410的第二端475上的RDL 430a、ASIC 410的第一端470上的RDL 430b，以及将两个RDL 430a和430b彼此耦合的TSV 430c。然而，为便于参考，RDL 430a和430b，以及TSV 430c被称为单一的RDL/TSV 430。RDL/TSV 430可以导电，并被配置成通过RDL/TSV 430将信号从MEMS结构440的MEMS携带到封装级别互连445，封装级别互连445被配置成将信号从封装400携带到计算机板或耦合到封装400的其他电路。ASIC 410可以包括比所描绘的较多或较少的RDL，和/或用于在第一端470和第二端475之间路由电信号的替换的装置，诸如，在第一端470和第二端475之间形成一个或多个互连层的沟道或通孔。
图5描绘了包括MEMS结构540的封装500的替换实施例的截面图，MEMS结构540可以类似于图4中的MEMS结构440，并包括MEMS 505和互连，它们分别可以类似于MEMS 305和互连315。封装500也可以包括可以类似于图4中的ASIC 410的ASIC 510。在各实施例中，MEMS结构540中的一个或多个可以通过一个或多个RDL/TSV 530(可以类似于图4的RDL/TSV430)与一个或多个封装级别互连545耦合，封装级别互连545可以类似于图4的封装级别互连445。ASIC 510可以具有第一端570(可以类似于图4的ASIC 410的第一端470)以及第二端575(可以类似于图4的ASIC 410的第二端475)。
在如图5所示的实施例中，MEMS结构540的MEMS 505可以不包括MEMS触点230或235。另选地或另外地，ASIC 510可以不包括诸如ASIC触点240或245之类的ASIC触点。在某些实施例中，可以存在MEMS触点230或235，或ASIC触点240或245中的至少某些。因此，MEMS505可以包括一个或多个TSV 560，它们被配置成通过MEMS 505的本体，将电信号从MEMS505的活动端520携带到MEMS的第二端(为清楚起见，在图5中未标记)。在各实施例中，TSV560可以通过引线键合565，与RDL/TSV 530中的一个或多个耦合，引线键合565可以是或包括银、铜、金，或这些材料或其他类似的材料的某种其他合金。如此，电信号可以从MEMS 505的活动端520通过TSV 560携带到引线键合565。然后，信号可以通过引线键合565传输到RDL/TSV 530，并通过封装级别互连545，从RDL/TSV 530传输到电路板或其他电路。在各实施例中，MEMS结构540可以与ASIC 510的第一端570耦合，而封装级别互连545与ASIC 510的第二端575耦合。在某些实施例中，第一端570可以是ASIC 510的活动端，而第二端575可以是ASIC 510的不活动端。在其他实施例中，第一端570可以是ASIC 510的不活动端，而第二端575可以是ASIC 510的活动端。
图6描绘了包括MEMS结构640的封装600的替换实施例的截面图，MEMS结构640可以类似于图3中的MEMS结构340，并包括MEMS和互连，它们分别可以类似于MEMS 305和互连315。封装600也可以包括可以类似于图3中的ASIC 310的ASIC 610。在各实施例中，MEMS结构640和/或ASIC 610可以包括MEMS触点230或235，或ASIC触点240或245，为清楚起见，在图4中未示出。另外，MEMS结构640的MEMS可以通过在图2中所描述的管芯级别互连中的一个或多个(为清楚起见，在图6中未示出)与ASIC 410耦合。ASIC 610可以具有活动端620和不活动端625，它们可以分别类似于活动端320和不活动端325。
在各实施例中，ASIC 610可以至少部分地被模制化合物680覆盖。在某些实施例中，封装600可以被视为嵌入式晶片级球栅阵列(eWLB)封装。在各实施例中，模制化合物680可以由任何环氧树脂基材料制成或包括任何环氧树脂基材料，该材料包括各种增强和填充材料。在其他实施例中，模制化合物680可以由其他合适的材料制成。
在某些实施例中，诸如RDL 630a之类的一个或多个RDL可以安置在模制化合物680而并非ASIC 610内部或以别的方式与其耦合。其他RDL，例如，RDL 630可以安置在ASIC 610内部或以别的方式与其耦合，例如，如上文参考RDL 330或335所描述的。RDL 630a与模制化合物680的耦合可以增大封装600的扇形展开区域。扇形展开(fan-out)区域可以被视为由封装600占据的侧区域，增大扇形展开区域可以允许更多组件与封装耦合，提供更好的结构支撑，或提供封装600的更好的热分布。如图6所示，封装级别互连645a的至少一个可以同样直接耦合到模制化合物680，而其他封装级别互连645与诸如RDL 630a或630之类的RDL耦合，或直接耦合到ASIC 610。
图7描绘了包括MEMS结构740的封装700的替换实施例的截面图，MEMS结构740可以类似于图3中的MEMS结构340，并包括MEMS和互连，它们分别可以类似于MEMS 305和互连315。封装700也可以包括可以类似于图3中的ASIC 310的ASIC 710。在各实施例中，MEMS结构740和/或ASIC 710可以包括MEMS触点230或235，或ASIC触点240或245，为清楚起见，在图7中未示出。另外，MEMS结构740的MEMS可以通过在图2中所描述的管芯级别互连中的一个或多个(为清楚起见，在图7中未示出)，与ASIC 710耦合。ASIC 710可以具有活动端720和不活动端725，它们可以分别类似于活动端320和不活动端325。另外，封装700可以包括一个或多个封装级别互连745，它们可以与封装700的RDL 730耦合和/或直接耦合到ASIC 710。
ASIC 710可以包括ASIC 710的活动端720中的空腔785。在ASIC 710的制造过程中或在制造ASIC 710之后，空腔可以以化学方式、以机械方式，或激光蚀刻、烧蚀，或以别的方式在ASIC的活动端720中形成。在各实施例中，RDL 730可以延伸到空腔785中，并与空腔785内部的MEMS结构740耦合。在其他实施例中，MEMS结构740可以直接与空腔785内部的ASIC710耦合。虽然空腔785被示为相对于ASIC 710是有角的，但是，在其他实施例中，空腔785的壁可以垂直于ASIC 710的活动端720，圆形的，或具有某种其他形状或配置。另外，尽管在图7中示出了单一空腔785，但是，在其他实施例中，ASIC 710可以包括诸如空腔785之类的多个空腔。在各实施例中，诸如空腔785之类的一个或多个空腔可以提供不同的优点。例如，空腔785可以缩小诸如封装700之类的封装的厚度。另外，将MEMS结构740安置在空腔785内部可以为特定在物理上敏感的MEMS提供保护，因为空腔可以使得外面的对象更加难以和MEMS和/或MEMS结构740接触。
图8描绘了包括MEMS结构840的封装800的替换实施例的截面图，MEMS结构840可以类似于图5中的MEMS结构540，并包括MEMS 805和互连，它们分别可以类似于MEMS 505和互连315。封装800也可以包括可以类似于图5中的ASIC 510的ASIC 810。在各实施例中，MEMS805和/或ASIC 810可以包括MEMS触点230或235，或ASIC触点240或245，为清楚起见，在图8中未示出。另外，MEMS 805可以通过在图2中所描述的管芯级别互连中的一个或多个(为清楚起见，在图8中未示出)，与ASIC 810耦合。ASIC 810可以具有活动端821和不活动端826，它们可以分别类似于图3的活动端320和不活动端325。
在各实施例中，MEMS结构840中的一个或多个可以包括带有可以类似于图5的TSV560的TSV 860的MEMS 805。在某些实施例中，封装级别互连845a中的一个或多个(可以类似于图5的封装级别互连545)可以直接与MEMS 805的不活动端825耦合。在各实施例中，MEMS805的TSV860可以被配置成通过MEMS 805的本体将电信号从MEMS 805的活动端820携带到一个或多个封装级别互连845a。在各实施例中，TSV 860可以另外与MEMS结构840的互连(为清楚起见，未标记)耦合。在各实施例中，TSV 860可以被配置成通过MEMS触点或互连，在RDL830中的一个或多个和封装级别互连845a中的一个或多个之间携带电信号。
在某些实施例中，其他封装级别互连845b(可以类似于图5的封装级别互连545)可以直接与ASIC 810或ASIC 810的RDL 830耦合。在某些实施例中，封装级别互连845a和845b可以是不同的大小，以便封装800具有相对均匀的表面安装级别。换言之，封装级别互连845a和845b可以是不同的大小，以便每一封装级别互连845a和845b都具有相对于封装800的相对类似的最低点，如所描绘的。在某些实施例中，封装级别互连中的至少两个可以是一样大小，例如，两个封装级别互连845a或两个封装级别互连845b。
图9描绘了包括MEMS结构940的封装900的替换实施例的截面图，MEMS结构940可以类似于图3中的MEMS结构340，并包括MEMS和互连，它们分别可以类似于MEMS 305和互连315。封装900也可以包括可以类似于图3中的ASIC 310的ASIC 910。在各实施例中，MEMS结构940和/或ASIC 910可以包括MEMS触点230或235，或ASIC触点240或245，为清楚起见，在图9中未示出。另外，MEMS结构940的MEMS可以通过在图2中所描述的管芯级别互连中的一个或多个(为清楚起见，在图9中未示出)，与ASIC 910耦合。ASIC 910可以具有活动端920和不活动端925，它们可以分别类似于活动端320和不活动端325。另外，封装900可以包括一个或多个封装级别互连945，它们可以与封装900的RDL 930或930a耦合和/或直接耦合到ASIC910。一个或多个封装级别互连945可以类似于封装级别互连345。
在各实施例中，MEMS结构940中的一个或多个可以至少部分地由底部填充材料990包围或以别的方式与其耦合。在各实施例中，底部填充材料990可以由任何环氧树脂基材料制成，有或者没有填充材料。如上文所描述的，可能希望MEMS结构940的空腔903一般性地密封，以便其他材料不能侵入空腔903并接触MEMS的活性表面。底部填充材料990可以安置在封装900上，并至少部分地包围或覆盖MEMS结构940，以密封或以别的方式保护MEMS结构940。换言之，底部填充材料990可以充当防止不希望的材料进入MEMS结构940的空腔903的另一屏障。虽然只示出了单一MEMS结构940与底部填充材料990耦合，但是，在其他实施例中，每一MEMS结构940，或封装900上的至少一个以上的MEMS结构940可以与底部填充材料990耦合或以别的方式至少部分地由底部填充材料990包围。
在某些实施例中，诸如RDL 930a之类的RDL可以横跨整个MEMS结构940，以一般性地完全覆盖MEMS结构940 903空腔。在各实施例中，此RDL 930a可以提供类似于底部填充材料990的用途的用途，它可以有助于密封空腔903，使得不希望的材料不能进入空腔903。
在某些实施例中，ASIC 910的活动端920可以被可以类似于图6的模制化合物680的包胶模或前端模制材料980覆盖。在各实施例中，底部填充材料990和/或延伸的RDL 930a可以防止包胶模材料980进入MEMS结构940的空腔903中。在其他实施例中，包胶模材料980可以提供如上文对底部填充材料990所描述的类似的用途，它可以有助于密封空腔903，使得不希望的材料不能进入空腔903。
上文所描述的示例实施例旨在作为示例，不旨在限制其他实施例或除去其他实施例。一些实施例的特征可以在其他实施例中组合起来或省去。例如，在某些实施例中，图9的封装900可以不包括包胶模材料980。在其他实施例中，封装900可以不包括跨越整个MEMS结构940的RDL 930a。一些实施例可以包括特征的组合。例如，诸如封装900之类的封装可以包括图5的MEMS TSV 560和引线键合565。在各实施例中，某些元件，例如，MEMS结构740或空腔785被描述为位于诸如ASIC 710之类的ASIC的活动端，在其他实施例中，MEMS结构740和/或空腔785可以另选地或另外地位于ASIC 710的不活动端725，并通过诸如RDL/TSV 430之类的RDL/TSV，耦合到封装级别互连745。在其他实施例中，可以实现特征的其他组合，或某些排除特征。
在某些实施例中，不同类型的MEMS可以与相同ASIC耦合。例如，参考图3，MEMS 305可以是加速度计。另外，另一MEMS结构340中的一个MEMS可以是陀螺仪，而第三MEMS结构340中的MEMS可以是磁力计。在其他实施例中，至少两个相同类型的MEMS可以耦合到诸如ASIC310之类的ASIC。例如，ASIC 310可以与两个扬声器类型的MEMS和单一麦克风类型的MEMS耦合。在其他实施例中，可以组合MEMS的不同的合适的组合，以便带有不同的功能的不同的MEMS可以耦合到诸如ASIC310之类的相同ASIC。
图10描绘了用于构建诸如封装100、200、300、400、500、600、700、800或900之类的封装的制造过程的示例。在各实施例中，在1000，MEMS可以耦合到一个或多个互连。MEMS可以是诸如MEMS 105、205、305、505或805之类的MEMS。一个或多个互连可以是诸如互连115、215或315之类的一个或多个互连。在某些实施例中，如上文所指出的，在MEMS的制造过程中，MEMS可以耦合到互连。在其他实施例中，在制造MEMS之后，MEMS可以耦合到互连。
在1010，一个或多个互连可以耦合到诸如ASIC 110、210、310、410、510、610、710、810或910之类的ASIC。在各实施例中，一个或多个互连可以是ASIC的元件，该元件在ASIC的制造过程中或在制造ASIC之后耦合到ASIC。在某些实施例中，在在1000将MEMS耦合到一个或多个互连之前，一个或多个互连可以耦合到ASIC 110。在各实施例中，示例制造过程可以不依赖于顺序。
在某些实施例中，一个或多个互连可以通过诸如回流、热压键合或层叠之类的过程，耦合到MEMS或ASIC中的一个或两个。
可在使用任何合适硬件和/或软件按需配置的***中实现本公开的实施例。图11示意地示出了根据本发明的一个实现的计算设备1100。计算设备1100可以容纳诸如主板1102之类的板(例如，外壳1152)。母板1102可包括多个组件，包括但不限于处理器1104和至少一个通信芯片1106。处理器1104可物理地和电气地耦合至母板1102。在一些实现中，至少一个通信芯片1106也可物理地和电气地耦合至母板1102。在进一步实现中，通信芯片1106可以是处理器1104的一部分。
根据其应用，计算设备1100可包括可能或可能不物理和电耦合至主板1102的其他部分。这些其他组件可以包括，但不仅限于，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位***(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(诸如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)，等等)。在图11中未示出的进一步的组件可以包括麦克风、滤波器、振荡器、压力传感器或RFID芯片。在各实施例中，组件中的一个或多个可以是诸如MEMS 105、205、305、505、或805之类的MEMS，或诸如MEMS结构340、440、540、640、740、840或940之类的MEMS结构。在某些实施例中，组件中的一个或多个可以是包含组件中的一个或多个的诸如封装100、200、300、400、500、600、700、800或900之类的封装的泛称。
通信芯片1106可实现无线通信以用于去往计算设备1100和来自计算设备1100的数据传输。术语“无线”及其派生词可用于描述可通过使用通过非固态的介质的经调制的电磁辐射传播数据的电路、设备、***、方法、技术、通信信道等等。术语不隐含相关联的设备不包含任何有线，虽然在一些实施例中它们可能不包括。通信芯片1106可实现多个无线标准或协议中的任一个，包括但不限于包括Wi-Fi(IEEE802.11系列)、IEEE 802.16标准(例如，IEEE802.16-2005修订)的电子与电气工程师协会(IEEE)标准、长期演进(LTE)项目以及任何修改、更新和/或修订(例如，先进的LTE项目、超移动宽带(UMB)项目(也被称为“3GPP2”)等等)。可兼容BWA网络的IEEE 802.16一般被称为WiMAX网络，代表全球微波接入互操作性的首字母的缩写是用于通过针对IEEE 802.16标准的整合和互操作性测试的产品的认证标志。通信芯片1106可根据全球移动通信***(GSM)、通用分组无线业务(GPRS)、通用移动电信***(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)或LTE网络操作。通信芯片1106可根据用于GSM演进的增强型数据(EDGE)、GSM EDGE无线电接入网络(GERAN)、通用陆地无线接入网络(UTRAN)或演进的UTRAN(E-UTRAN)操作。通信芯片1106可根据码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳通信(DECT)、演进数据优化(EV-DO)、它们的衍生物以及被指定为3G、4G、5G及以上的任何其他无线协议操作。在其他实施例中，通信芯片1106可根据其他无线协议操作。
计算设备1100可包括多个通信芯片1106。例如，第一通信芯片1100可致力于更短范围的无线通信(诸如，Wi-Fi和蓝牙)以及第二通信芯片1106可致力于更长范围的无线通信(诸如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他)。
计算设备1100的处理器1104可以包括IC封装组件中的半导体管芯。术语“处理器”可表示任何设备或设备的一部分，其处理来自寄存器和/或存储器的电子数据，以将该电子数据转换成可存储于寄存器和/或存储器中的其它电子数据。
通信芯片1106也可以包括IC封装组件中的管芯。在进一步的实现中，在计算设备1100内的另一组件(例如，存储器设备或其他集成电路设备)可以包含IC封装组件中的管芯。
在多个实现中，计算设备1100可以是膝上型计算机、上网本、笔记本、超极本、智能手机、平板、个人数字助理(PDA)、超移动OC、移动电话、桌面计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录仪。在进一步的实现中，计算设备1100可以是处理数据的任何其他电子设备，例如，诸如传真或打印一体机之类的一体机设备。
示例
示例1可以包括封装组件，包括：具有活动端和与所述活动端相对的不活动端的专用集成电路(ASIC)；具有活动端和不活动端的微机电***(MEMS)；以及，一个或多个互连；其中MEMS通过所述一个或多个互连，直接耦合到所述ASIC；以及，其中，MEMS、ASIC以及一个或多个互连构成MEMS、ASIC以及一个或多个互连之间的空腔。
示例2可以包括示例1的封装组件，其中，MEMS是第一MEMS，空腔是第一空腔，一个或多个互连是第一一个或多个互连，封装组件进一步包括：第二MEMS；以及，第二一个或多个互连；其中所述第二MEMS通过第二一个或多个互连，直接耦合到所述ASIC，其中，第二MEMS、ASIC以及第二一个或多个互连构成第二MEMS、ASIC以及第二一个或多个互连之间的空腔。
示例3可以包括示例2的封装组件，其中，所述第一MEMS是陀螺仪、加速度计、磁力计、麦克风、滤波器、振荡器、压力传感器、射频标识(RFID)芯片，或扬声器。
示例4可以包括示例2的封装组件，进一步包括与ASIC耦合的一个或多个封装级别互连。
示例5可以包括示例4的封装组件，其中，所述一个或多个封装级别互连的单个封装级别的互连与所述第一MEMS的所述不活动端耦合；以及，其中，所述单个封装级别互连通过从所述MEMS的所述不活动端到所述MEMS的所述活动端的硅通孔(TSV)，与所述ASIC耦合，其中所述TSV与所述ASIC耦合。
示例6可以包括示例2的封装组件，其中，所述第一一个或多个互连中的互连与所述ASIC的重新分布层(RDL)耦合。
示例7可以包括示例6的封装组件，其中所述第一一个或多个互连和所述ASIC与底部填充料耦合；其中，所述底部填充料被配置成密封所述第一空腔；以及，其中，所述第一空腔基本上无所述底部填充料。
示例8可以包括示例7的封装组件，其中，所述RDL与所述第一一个或多个互连以及所述底部填充料中的每一个耦合，所述RDL被配置成进一步密封所述第一空腔。
示例9可以包括示例7的封装组件，进一步包括封装至少所述第一MEMS的所述不活动端、所述底部填充料，以及所述ASIC的至少一部分的模制化合物，其中，所述空腔基本上无所述模制化合物。
示例10可以包括示例2-6中的任何一个的封装组件，进一步包括覆盖所述所述ASIC的活动端或不活动端中的一个的至少一部分的模制化合物，其中所述第一MEMS与所述ASIC的所述活动端或所述不活动端中的另一个耦合。
示例11可以包括示例2-6中的任何一个的封装组件，其中，所述ASIC包括安置在所述ASIC的所述活动端或所述不活动端中的第三空腔；以及，其中，第一MEMS与第三空腔内的ASIC耦合。
示例12可以包括示例2-4中的任何一个的封装组件，第一MEMS通过所述第一一个或多个互连，耦合到所述ASIC的所述活动端或所述不活动端中的一个；以及，其中，所述第一MEMS通过所述ASIC中的一个或多个硅通孔(TSV)，电耦合到所述ASIC的所述活动端或所述不活动端中的另一个，其中，所述一个或多个TSV被配置成提供从所述ASIC的所述活动端或所述不活动端中的所述一个到所述ASIC的所述活动端或所述不活动端中的另一个的电气通道。
示例13可以包括示例12的封装组件，其中，所述第一MEMS通过一个或多个引线键合，电耦合到所述TSV中的一个或多个。
示例14可以包括一种制造封装组件的方法，所述方法包括：将具有活动端和不活动端的微机电***(MEMS)耦合到一个或多个互连；以及，将所述一个或多个互连直接耦合到具有活动端和与所述活动端相对的不活动端的专用集成电路(ASIC)；其中，所述MEMS、所述ASIC，以及所述一个或多个互连定义所述MEMS、所述ASIC，以及所述一个或多个互连之间的空腔。
示例15可以包括示例14的方法，其中，所述MEMS是第一MEMS，所述空腔是第一空腔，所述一个或多个互连是第一一个或多个互连，进一步包括：将第二MEMS耦合到第二一个或多个互连；以及，将所述第二一个或多个互连直接耦合到所述ASIC；其中，所述ASIC、所述第二MEMS，以及所述第二一个或多个互连定义第二空腔。
示例16可以包括示例15的方法，其中，将所述第一互连耦合到所述ASIC包括将所述第一互连耦合到所述ASIC的重新分布层(RDL)。
示例17可以包括示例15或16的方法，进一步包括利用模制化合物，覆盖所述ASIC的所述活动或不活动端中的一个的至少一部分，其中，所述第一空腔基本上无所述模制化合物。
示例18可以包括示例15或16的方法，进一步包括：在所述ASIC中构成第三空腔；以及，在所述第三空腔内，将所述第一MEMS与所述ASIC耦合。
示例19可以包括示例15或16的方法，进一步包括通过引线键合，将所述第一MEMS与所述ASIC耦合。
示例20可以包括示例15或16的方法，进一步包括通过封装级别互连，将所述ASIC与电路板耦合。
示例21可以包括示例20的方法，进一步包括将所述封装级别互连与所述第一MEMS的所述不活动端耦合；以及，通过从所述MEMS的所述不活动端到所述MEMS的所述活动端的硅通孔(TSV)，将所述封装级别互连与所述ASIC耦合，其中所述TSV与所述ASIC耦合。
示例22可以包括示例15或16的方法进一步包括：通过所述第一一个或多个互连，将所述第一MEMS耦合到所述ASIC的所述活动端或所述不活动端中的一个；以及，通过所述ASIC中的一个或多个硅通孔(TSV)，将所述第一MEMS电耦合到所述ASIC的所述活动端或所述不活动端中的另一个，其中，所述一个或多个TSV被配置成提供从所述ASIC的所述活动端或所述不活动端中的所述一个到所述ASIC的所述活动端或所述不活动端中的另一个的电气通道。
示例23可以包括一种带有尺寸缩小的封装组件的***，所述***包括：电路板；与所述电路板耦合的封装组件，所述封装组件包括：具有活动端和与所述活动端相对的不活动端的专用集成电路(ASIC)；具有活动端和不活动端的微机电***(MEMS)；以及，一个或多个互连；其中，所述MEMS通过所述一个或多个互连，直接耦合到所述ASIC；以及，其中，所述MEMS、所述ASIC，以及所述一个或多个互连构成所述MEMS、所述ASIC，以及所述一个或多个互连之间的空腔。
示例24可以包括示例23的***，其中，所述MEMS是第一MEMS，所述空腔是第一空腔，所述一个或多个互连是第一一个或多个互连，所述封装组件进一步包括：第二MEMS；以及，第二一个或多个互连；其中，所述第二MEMS通过所述第二一个或多个互连，直接耦合到所述ASIC，其中，所述第二MEMS、所述ASIC，以及所述第二一个或多个互连构成所述第二MEMS、所述ASIC，以及所述第二一个或多个互连之间的空腔。
示例25可以包括示例24的封装组件，其中，所述第一MEMS是陀螺仪、加速度计、磁力计、麦克风、滤波器、振荡器、压力传感器、射频标识(RFID)芯片，或扬声器。
各个实施例可包括上述实施例以及以上以联合形式(和)描述的实施例的替代(或)实施例的任何适当的组合(例如“和”可以是“和/或”)。此外，一些实施例可包括具有存储在其上的指令的一个或多个制品(非瞬态计算机可读介质)，这些指令当执行时产生以上描述的实施例中的任何一个动作。此外，一些实施例可包括具有用于执行以上实施例的各种操作的任何合适装置的装置或***。
上文对本发明的所示出的本发明的实现的描述，包括在摘要所描述的，不是详尽的，或将本发明限于上文所公开的准确的形式。尽管为了说明，此处描述了本发明的具体实现以及示例，但是，如那些精通相关技术的人所理解的，各种可能的等效的修改也都在本发明的范围内。
可以根据上面的详细描述可以对本发明进行这些修改。后面的权利要求中所使用的术语不应该被理解为将本发明限制于说明书和权利要求书中所公开的特定实现。相反，本文的范围完全由下列权利要求书来确定，权利要求书根据权利要求解释的建立的原则来解释。

Claims (25)

1.一种封装组件，包括：
专用集成电路(ASIC)，所述ASIC具有第一面以及与所述第一面相对的第二面；以及
微机电***(MEMS)，所述MEME具有第一面以及与所述第一面相对的第二面；
其中，所述MEMS、所述ASIC以及一个或多个互连构成所述MEMS、所述ASIC以及所述一个或多个互连之间的空腔，使得所述MEMS的第一面被暴露在所述空腔内。
2.如权利要求1所述的封装组件，进一步包括与所述ASIC的第一面耦合的一个或多个封装级别互连。
3.如权利要求2所述的封装组件，进一步包括与所述ASIC的第二面以及所述MEMS的第一面电耦合的一个或多个管芯级别互连。
4.如权利要求3所述的封装组件，其中，所述一个或多个管芯级别互连定位在所述空腔外部。
5.如权利要求3所述的封装组件，其中，所述一个或多个管芯级别互连定位在所述空腔内。
6.如权利要求3所述的封装组件，其中，所述一个或多个封装级别互连中的一个封装级别互连与所述一个或多个管芯级别互连中的一个管芯级别互连通过硅通孔(TSV)通信耦合。
7.如权利要求1-6中的任一项所述的封装组件，其中，所述MEMS具有比所述ASIC的侧区域小的侧区域。
8.如权利要求1-6中的任一项所述的封装组件，其中，所述第一面是所述MEMS的活动侧，并且所述第二面是所述MEMS的不活动侧。
9.如权利要求1-6中的任一项所述的封装组件，其中，所述MEMS是第一MEMS，并且所述封装组件进一步包括与所述ASIC耦合的第二MEMS。
10.如权利要求1-6中的任一项所述的封装组件，其中，所述一个或多个互连包括非导电材料。
11.如权利要求1-6中的任一项所述的封装组件，其中，所述一个或多个互连包括导电材料。
12.如权利要求1-6中的任一项所述的封装组件，其中，所述空腔暴露于外部大气。
13.一种封装组件，包括：
专用集成电路(ASIC)，所述ASIC具有第一面以及与所述第一面相对的第二面；
微机电***(MEMS)，所述MEMS具有活动侧以及与所述活动侧相对的不活动侧，所述MEMS的所述活动侧通过一个或多个互连以及一个或多个管芯级别互连与所述ASIC的所述第二面耦合；以及
一个或多个封装级别互连，与所述ASIC的所述第一面耦合，所述一个或多个封装级别互连通过一个或多个硅通孔(TSV)与所述一个或多个管芯级别互连通信耦合；
其中，所述MEMS、所述ASIC以及一个或多个互连构成所述MEMS、所述ASIC以及所述一个或多个互连之间的空腔，使得所述MEMS的所述活动侧被暴露在所述空腔内，并且所述一个或多个管芯级别互连定位在所述空腔外部。
14.如权利要求13所述的封装组件，其中，所述MEMS是第一MEMS，并且所述封装组件进一步包括与所述ASIC耦合的第二MEMS。
15.如权利要求13所述的封装组件，其中，所述一个或多个互连包括非导电材料。
16.如权利要求13所述的封装组件，其中，所述一个或多个管芯级别互连与一个或多个TSV直接物理地耦合。
17.如权利要求13所述的封装组件，其中，所述MEMS具有比所述ASIC的侧区域小的侧区域。
18.如权利要求13所述的封装组件，其中，所述第一MEMS是陀螺仪、加速度计、磁力计、麦克风、滤波器、振荡器、压力传感器、射频标识(RFID)芯片或扬声器。
19.如权利要求13-18中的任一项所述的封装组件，其中，所述MEMS的所述活动侧通过所述一个或多个互连和所述一个或多个管芯级别互连与所述ASIC的所述第二面直接耦合。
20.一种封装组件，包括：
专用集成电路(ASIC)；以及
微机电***(MEMS)，具有活动面；
其中，所述MEMS、所述ASIC以及一个或多个互连构成所述MEMS、所述ASIC以及所述一个或多个互连之间的空腔，使得所述MEMS的所述活动面被暴露在所述空腔内。
21.如权利要求20所述的封装组件，进一步包括一个或多个封装级别互连，所述一个或多个封装级别互连在所述ASIC的与所述空腔相对的侧上与所述ASIC耦合。
22.如权利要求20所述的封装组件，其中，所述MEMS是第一MEMS，并且所述封装组件进一步包括与所述ASIC耦合的第二MEMS。
23.如权利要求20所述的封装组件，其中，所述一个或多个互连包括非导电材料。
24.如权利要求20所述的封装组件，其中，所述一个或多个互连包括导电材料。
25.如权利要求20-24中的任一项所述的封装组件，其中，所述空腔暴露于外部大气。
CN201810245251.4A 2013-06-28 2013-06-28 专用集成电路(asic)上的微机电***(mems) Pending CN108423634A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810245251.4A CN108423634A (zh) 2013-06-28 2013-06-28 专用集成电路(asic)上的微机电***(mems)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810245251.4A CN108423634A (zh) 2013-06-28 2013-06-28 专用集成电路(asic)上的微机电***(mems)
PCT/US2013/048552 WO2014209358A1 (en) 2013-06-28 2013-06-28 Microelectromechanical system (mems) on application specific integrated circuit (asic)
CN201380033342.7A CN104603945B (zh) 2013-06-28 2013-06-28 专用集成电路(asic)上的微机电***(mems)

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380033342.7A Division CN104603945B (zh) 2013-06-28 2013-06-28 专用集成电路(asic)上的微机电***(mems)

Publications (1)

Publication Number Publication Date
CN108423634A true CN108423634A (zh) 2018-08-21

Family

ID=52142481

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380033342.7A Active CN104603945B (zh) 2013-06-28 2013-06-28 专用集成电路(asic)上的微机电***(mems)
CN201810245251.4A Pending CN108423634A (zh) 2013-06-28 2013-06-28 专用集成电路(asic)上的微机电***(mems)

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201380033342.7A Active CN104603945B (zh) 2013-06-28 2013-06-28 专用集成电路(asic)上的微机电***(mems)

Country Status (8)

Country Link
US (3) US9663353B2 (zh)
KR (1) KR101771064B1 (zh)
CN (2) CN104603945B (zh)
BR (1) BR112015006158B1 (zh)
DE (1) DE112013003153T5 (zh)
RU (1) RU2602746C2 (zh)
TW (1) TWI585944B (zh)
WO (1) WO2014209358A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
DE102014112841A1 (de) * 2014-09-05 2016-03-10 USound GmbH MEMS-Lautsprecheranordnung mit einem Schallerzeuger und einem Schallverstärker
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) * 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9862600B2 (en) * 2015-05-21 2018-01-09 Ams International Ag Chip structure
US9985193B2 (en) 2015-06-30 2018-05-29 International Business Machines Corporation Architecture for coupling quantum bits using localized resonators
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN105621345B (zh) * 2016-03-11 2018-06-29 华天科技（昆山）电子有限公司 Mems芯片集成的封装结构及封装方法
CN106125295B (zh) * 2016-06-08 2019-03-05 无锡微奥科技有限公司 一种电热式mems微镜阵列器件及其制造方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US11097942B2 (en) 2016-10-26 2021-08-24 Analog Devices, Inc. Through silicon via (TSV) formation in integrated circuits
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11646288B2 (en) * 2017-09-29 2023-05-09 Intel Corporation Integrating and accessing passive components in wafer-level packages
US10314171B1 (en) 2017-12-29 2019-06-04 Intel Corporation Package assembly with hermetic cavity
US11256029B2 (en) * 2018-10-15 2022-02-22 Lightmatter, Inc. Photonics packaging method and device
US10999930B2 (en) 2018-12-17 2021-05-04 Cisco Technology, Inc. Integrated power delivery board for delivering power to an ASIC with bypass of signal vias in a printed circuit board
CN111377390B (zh) * 2018-12-27 2023-04-07 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
US10884313B2 (en) 2019-01-15 2021-01-05 Lightmatter, Inc. High-efficiency multi-slot waveguide nano-opto-electromechanical phase modulator
GB2587374B (en) 2019-09-25 2022-08-17 X Fab Semiconductor Foundries Gmbh Through silicon via and redistribution layer
KR20210093612A (ko) 2020-01-20 2021-07-28 삼성전자주식회사 차단층을 포함하는 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110291261A1 (en) * 2010-05-27 2011-12-01 International Business Machines Corporation Three dimensional stacked package structure
US20120087521A1 (en) * 2010-10-12 2012-04-12 Analog Devices, Inc. Microphone Package with Embedded ASIC
CN202508874U (zh) * 2012-01-18 2012-10-31 水木智芯科技（北京）有限公司 圆片级mems惯性器件tsv堆叠封装结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE7708045U1 (de) 1977-03-16 1977-07-07 Raukamp & Co, 5620 Velbert Elektrisch beheiztes klein-waffeleisen
US20050189635A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US7929714B2 (en) * 2004-08-11 2011-04-19 Qualcomm Incorporated Integrated audio codec with silicon audio transducer
WO2007117198A1 (en) 2006-04-07 2007-10-18 Niklaus Consulting Microelectromechanical pressure sensor with integrated circuit and method of manufacturing such
US7531443B2 (en) 2006-12-08 2009-05-12 Micron Technology, Inc. Method and system for fabricating semiconductor components with through interconnects and back side redistribution conductors
TWI315295B (en) * 2006-12-29 2009-10-01 Advanced Semiconductor Eng Mems microphone module and method thereof
TWI348872B (en) 2007-10-17 2011-09-11 Ind Tech Res Inst Electro-acoustic sensing device
US8900931B2 (en) 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US8003515B2 (en) * 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method
DE102010006132B4 (de) * 2010-01-29 2013-05-08 Epcos Ag Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
KR101099582B1 (ko) 2010-02-05 2011-12-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8384168B2 (en) 2011-04-21 2013-02-26 Freescale Semiconductor, Inc. Sensor device with sealing structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110291261A1 (en) * 2010-05-27 2011-12-01 International Business Machines Corporation Three dimensional stacked package structure
US20120087521A1 (en) * 2010-10-12 2012-04-12 Analog Devices, Inc. Microphone Package with Embedded ASIC
CN202508874U (zh) * 2012-01-18 2012-10-31 水木智芯科技（北京）有限公司 圆片级mems惯性器件tsv堆叠封装结构

Also Published As

Publication number Publication date
RU2014152357A (ru) 2016-07-20
BR112015006158A2 (pt) 2019-11-26
BR112015006158B1 (pt) 2021-10-26
US10150668B2 (en) 2018-12-11
KR101771064B1 (ko) 2017-08-24
CN104603945A (zh) 2015-05-06
RU2602746C2 (ru) 2016-11-20
KR20150031244A (ko) 2015-03-23
TWI585944B (zh) 2017-06-01
US9663353B2 (en) 2017-05-30
US20180186627A1 (en) 2018-07-05
US20160200566A1 (en) 2016-07-14
CN104603945B (zh) 2018-04-24
US20170217766A1 (en) 2017-08-03
TW201515189A (zh) 2015-04-16
DE112013003153T5 (de) 2015-05-13
US10301176B2 (en) 2019-05-28
WO2014209358A1 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
CN104603945B (zh) 专用集成电路(asic)上的微机电***(mems)
US20230023328A1 (en) Integrated circuit package having wirebonded multi-die stack
US10455308B2 (en) Die with integrated microphone device using through-silicon vias (TSVs)
CN104661164B (zh) 半导体器件以及形成半导体器件的方法
US20150001713A1 (en) Multiple level redistribution layer for multiple chip integration
JP2016540389A (ja) パッケージングされたダイ用のセラミック上アンテナ
TWI614847B (zh) 可縮放之封裝體架構與相關聯技術及組態
US10373844B2 (en) Integrated circuit package configurations to reduce stiffness
US20190131278A1 (en) Multichip packaging for dice of different sizes
US9978722B2 (en) Integrated circuit package assembly with wire end above a topmost component
TWI576998B (zh) 多裝置可撓電子系統單晶片（ｓｏｃ）的製程整合技術
CN114175241A (zh) 具有声波谐振器和有源电路的单片管芯
EP3391416A1 (en) Backside isolation for integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210628

Address after: California, USA

Applicant after: INTEL Corp.

Address before: California, USA

Applicant before: INTEL IP Corp.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211216

Address after: California, USA

Applicant after: EXO IMAGING Inc.

Address before: California, USA

Applicant before: INTEL Corp.