CN108418773B - 一种基于滤波器组的fpga多载波通信*** - Google Patents

Abstract

本发明属于无线通信***领域，公开了一种基于滤波器组的多载波通信***，其主要思路为：所述***包括ROM模块、正交振幅调制模块、IFFT模块、原型滤波器、加帧头模块和并串转换模块，ROM模块输出端电连接正交振幅调制模块输入端，正交振幅调制模块输出端电连接IFFT模块输入端，IFFT模块输出端电连接原型滤波器输入端，原型滤波器输出端电连接加帧头模块输入端，加帧头模块输出端电连接并串转换模块输入端；所述***技术本身是基于频谱效率问题、多径衰落问题并能够进行有效完成FPGA硬件实现，能够有效解决频谱效率问题和多径衰落问题，具有较强的抗干扰能力，保障信号接收效果。

Description

一种基于滤波器组的FPGA多载波通信***

技术领域

本发明属于无线通信***技术领域，特别涉及一种基于滤波器组的多载波通信***，其技术本身是基于频谱效率问题、多径衰落问题进行有效的解决并完成FPGA硬件实现。

背景技术

未来移动通信技术是面向2020年之后的新一代移动通信***，其技术发展尚处于探索阶段，在未来移动通信***中，由于支撑高数据速率的需要，将可能需要高达1GHz的带宽；但在某些较低的频段，难以获得连续的宽带频谱资源，而在这些较低的频段，某些无线传输***(如电视***)中存在一些未被使用的频谱资源(空白频谱)；但是，这些空白频谱的位置可能是不连续的，并且可用的带宽也不一定相同，采用OFDM技术难以实现对未被使用的频谱资源使用。

灵活有效地利用这些空白的频谱，是未来移动通信***设计的一个重要问题；为了解决这些问题，寻求其他多载波实现方案引起了研究人员的关注；其中，基于滤波器组的多载波(FBMC,Filter-bank based multicarrier)实现方法是被认为是解决以上问题的有效手段；FBMC属于频分复用技术，其中滤波器组技术起源于20世纪70年代，并在20世纪80年代开始受到关注，现已广泛应用于图像处理、雷达信号处理、通信信号处理等诸多领域。

在基于滤波器组的多载波技术中，发送端通过合成滤波器组来实现多载波调制，接收端通过分析滤波器组来实现多载波解调；合成滤波器组和分析滤波器组由一组并行的成员滤波器构成，其中每个成员滤波器都是由原型滤波器经载波调制而得到的调制滤波器。与OFDM技术不同，FBMC中，由于原型滤波器的冲击响应和频率响应可以根据需要进行设计，各载波之间不再必须是正交的，不需要***循环前缀；并且能实现各子载波带宽设置、各子载波之间的交叠程度的灵活控制，从而可灵活控制相邻子载波之间的干扰，并且便于使用一些零散的频谱资源；各子载波之间不需要同步，同步、信道估计、检测等可在各子载波上单独进行处理，因此尤其适合于难以实现各用户之间严格同步的上行链路；另一方面，由于各载波相互之间不正交，子载波之间存在干扰；采用非矩形波形，导致符号之间存在时域干扰，需要通过采用一些技术来进行干扰的消除。

FBMC技术作为未来移动通信多载波***设计的重要选择,吸引了越来越多人的研究兴趣；由于在FBMC技术中，多载波性能取决于原型滤波器的设计和调制滤波器的设计，而为了满足特定的频率响应特性的要求，要求原型滤波器的长度远远大于子信道的数量，实现复杂度高计算量大，不利于FPGA实现；同时，由于数据在滤波之前经过K倍过采样，导致滤波速率是数据速率的K倍，这对FPGA的计算能力是非常大的考验。

综上所述，现有技术存在的问题是：发展符合未来移动通信***要求的且易于在FPGA等硬件上实现的滤波器组方法。

发明内容

针对现有技术存在的问题，本发明提供了一种基于滤波器组的多载波通信***，并给出它的FPGA设计过程，将各个子载波的混频过程用IFFT替代，在低速率下完成滤波过程，并能够设计利用FPGA封装好的IP核和并行运算特征来得到FBMC的输出信号。

为达到上述技术目的，本发明采用如下技术方案予以实现。

一种基于滤波器组的多载波通信***，包括ROM模块、正交振幅调制模块、IFFT模块、原型滤波器、加帧头模块和并串转换模块；

ROM模块输出端电连接正交振幅调制模块输入端，正交振幅调制模块输出端电连接IFFT模块输入端，IFFT模块输出端电连接原型滤波器输入端，原型滤波器输出端电连接加帧头模块输入端，加帧头模块输出端电连接并串转换模块输入端；

ROM模块用于获取高速数据流，并输出设定位数的数据data_to_mod发送至正交振幅调制模块；

正交振幅调制模块用于实现正交振幅调制，将接收到的数据data_to_mod进行正交振幅调制后输出设定位数的I路数据data_to_ifft_I和设定位数的Q路数据data_to_ifft_Q发送至IFFT模块；

IFFT模块用于将接收到的所述I路数据data_to_ifft_I和所述Q路数据data_to_ifft_Q进行IFFT运算后，输出设定位数的I路转换数据data_to_conv_I和设定位数的Q路转换数据data_to_conv_Q后发送至原型滤波器；

原型滤波器用于接收所述I路转换数据data_to_conv_I和所述Q路转换数据data_to_conv_Q后进行原型滤波，输出设定位数的I路滤波数据data_to_tx_form_I和设定位数的Q路滤波数据data_to_tx_form_Q后发送至加帧头模块；

加帧头模块用于接收所述I路滤波数据data_to_tx_form_I和所述Q路滤波数据data_to_tx_form_Q后在所述I路滤波数据data_to_tx_form_I和所述Q路滤波数据data_to_tx_form_Q前分别加入帧头，进而设定位数的I路帧数据data_Tx_I和设定位数的Q路帧数据data_Tx_Q后发送至并串转换模块；

并串转换模块用于接收所述I路帧数据data_Tx_I和所述Q路帧数据data_Tx_Q后进行合并，最终输出数据为基于滤波器组的多载波通信数据。

本发明的有益效果：本发明具有较强的抗干扰能力，对于一些高速率通信需求能够有效满足，并且保障信号的接收效果，通过一组滤波器对信道频谱进行分割以实现信道的频率复用，能够有效解决频谱效率问题和多径衰落问题，并完成FPGA硬件实现。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1是典型的FBMC基带传输模型；

图2是FBMC调制的硬件实现原理图；

图3为基于滤波器组的多载波通信***框图；

图4为IFFT的FPGA实现框图；

图5a为数据和滤波系数的分组框图；

图5b为卷积的FPGA实现框图。

具体实施方式

本发明是这样实现的，一种基于滤波器组的多载波通信方法，将高速数据流分割成M个并行的子数据流，从而使每个子数据流具有较低的传输速率，并用M个子数据流分别与原型滤波器系数进行QAM调制，得到QAM调制后的发射信号x(k)：

其中，m∈[0,M]，M表示高速数据流分割成子数据流的个数，M表示子载波的个数；n∈[-∞,+∞]，a_m(n)表示第m个子数据流中第n个采样拍数处需要滤波的符号数据；K表示设定的过采样倍数；j表示复数单位；h(k-n*K)表示原型滤波器的第n个系数；e表示指数幂，k表示离散采样点变量。

本发明的另一目的在于提供一种基于上述滤波器组的多载波通信的调制解调方法的低复杂度的FPGA实现，如图1所示，其基本思路是：

a.将各个子载波的混频过程用IFFT模块替代，从而降低多载波调制的复杂度；

b.在符号速率下实现滤波过程，降低FPGA实现时的滤波速率。

为了进行IFFT运算，将QAM调制后的发射信号x(k)的下标k分解为M的整数倍lM部分和小数部分i，即k＝lM+i，i＝0,1,…,M-1，则得到QAM调制后的发射信号x(k)的化简结果x(lM+i)：

其中，h(lM+i-nK)表示原型滤波器的第n个系数化简结果，a_i(n)表示第m子数据流中第n个采样拍数处需要滤波的符号数据a_m(n)逆快速傅立叶变换结果，

即a_i(n)＝IFFT(a_m(n))，可以通过IFFT实现QAM调制。

同时，将原型滤波器的第n个系数h(k-n*K)中的k分解为K的整数倍lK部分和小数部分i，即k＝lM+i，i＝0,1,…,M-1；n∈[-∞,+∞]，从而分解每一个原型滤波器系数。

令μ＝mod K(lM+i)，θ＝divK(lM+i)，则k＝θK+μ，μ＝0,1,…,K-1，则将原型滤波器的第n个系数化简结果h(lM+i-nK)中的lM+i-nK化简为：

lM+i-nK＝θK-nK+μ。

令q＝θ-n，则得到QAM调制后的发射信号x(k)的优化结果x(θK+μ)：

其中，h(qK+μ)表示原型滤波器的第n个系数优化结果，将原型滤波器每一个系数以K为间隔抽取，使得原型滤波器每一个系数相对于第1个系数平移μ，即h(qK+μ)＝h^μ(qK)。

如果原型滤波器为有限长滤波器，q取值是有限长的，其中每一个系数设定成长度为2DK的有限长序列，n＝-DK,…,DK-1,D表示每个原型滤波器的长度，K表示设定的过采样率。

为了使h(θK+μ)在有限长序列内取值，且μ＝0,1,…,K-1，因此q的取值范围是[-D,…,D-1]，则得到有限长滤波器QAM调制后的发射信号x(k)的优化结果：

上式中的滤波器是非因果的，不可实现，因此需要移位，令h₁(n)＝h(n-DK)；另外设q₁＝q+D，-q₁＝[-2D+1,0]，则得到有限长滤波器QAM调制后的发射信号x(k)的待移位结果

其中，k＝[-DK(L+D)K-1]。

如果需要保证输出从k＝0时开始，可定义

此时分别令θ₁＝modK(k-DK)＝θ-D，令μ₁＝divK(k-DK)＝μ，则

由于-q₁＝[-2D+1,0]，所以第m个子数据流中第n个采样拍数处需要滤波的符号数据a_m(n)逆快速傅立叶变换结果a_i(n)的下标i从-2D+1开始；为了让下标i从0开始，定义：

则：

其中，h₁(n)、x_i1(k)、a_i1(n)的最小下标以及下标q₁都是从0开始的，i1≥0，非常便于计算和硬件实现；可以认为输出x₁(k)是一个在IFFT(a_m(n))的M路中轮询的多路选择器，当轮询到第i路时，将若干时域上延迟的结果与滤波器相应的组中的对应系数相乘，得到x₁(k)，当K＝M时，滤波器组的角标与输出角标一一对应；如图2所示。

c.利用FPGA的并行处理能力实现滤波。

按照上面给出的思路设计如下的FBMC调制的FPGA实现过程：

如图3所示为基于滤波器组的多载波通信***框图，FPGA实现***一共分为六个部分，包括ROM1模块、正交振幅调制模块、IFFT模块、原型滤波器、加帧头模块和并串转换模块，ROM1模块输出端电连接正交振幅调制模块输入端，正交振幅调制模块输出端电连接IFFT模块输入端，IFFT模块输出端电连接原型滤波器输入端，原型滤波器输出端电连接加帧头模块输入端，加帧头模块输出端电连接并串转换模块输入端。

其中用来保存发送数据的ROM1模块、QAM调制模块、IFFT模块、原型滤波器、加帧头模块和并串转换模块；ROM1模块用于获取高速数据流，并将高速数据流分割成M个并行的子数据流，从而使每个子数据流具有较低的传输速率。

ROM1模块用于保存等待发送的数据，时钟是51.2MHz，输出1位的数据data_to_mod并传给QAM模块；QAM模块用于实现QAM调制，时钟是51.2MHZ,输入数据是1位的data_to_mod,输出数据是3位的data_to_ifft_I和3位的data_to_ifft_Q；IFFT模块实现IFFT运算，时钟是51.2MHz，将输入数据data_to_ifft_1和data_to_ifft_Q通过补0变成8位，输出是15位的data_to_conv_I和15位的data_to_conv_Q；原型滤波器完成原型滤波过程，输入时钟是51.2MHz,输出时钟是200kHz,输入数据是15位的data_to_conv_I和15位的data_to_conv_Q,输出数据是18位的data_to_tx_form_I和18位的data_to_tx_form_Q；加帧头模块在调制信号前加入帧头，时钟是200kHz,输入信号是18位的data_to_tx_form_I和18位的data_to_tx_form_Q前分别加入帧头,输出信号是18位的data_Tx_I和18位的data_Tx_Q；并串转换模块将18位的data_Tx_I和18位的data_Tx_Q两路数据合并，时钟是400kHz，最终输出18位的p_data，记为基于滤波器组的多载波通信数据。

调制过程分成IFFT和原型滤波器两部分：

如图4所示为IFFT的FPGA实现框图，利用FPGA的IFFT IP核可以实现该功能，IP核是ISE软件提供的封装好的模块可以实现特定的功能，通过模块接口来调用；设置IFFT模块时钟为51.2MHz，QAM调制之后的符号数据，即3位的data_to_ifft_I和3位的data_to_ifft_Q；首先所述I路数据data_to_ifft_I和所述Q路数据data_to_ifft_Q之后通过原型滤波器。

获取使能信号并发送至IFFT IP核，所述使能信号的作用是协调IFFT过程和卷积过程的运行同时对QAM调制后的复数数据处理时，将相应IQ两路分开且同时进行复数数据的IFFT运算处理。

使用上面的论述中提出的轮询思想来实现滤波过程。因此第一步将数据和原型滤波器系数分别分为K组，之后做卷积操作。

模块解释：图5a所示为数据和滤波系数的分组框图，在图5a中，输入RAM模块用来分别存储IFFT之后相应I、Q两路数据以及使能信号，时钟51.2MHz,输入RAM模块收到控制模块发送的读信号指令后，取出控制模块发送的10位读地址相应的15位数据，所述15位数据为15位的data_to_conv_I和15位的data_to_conv_Q，简记为需要滤波的数据；移位模块时钟51.2MHz,对输入RAM模块输出的15位数据移位之后，输出15位移位数据；控制模块时钟51.2MHz,将输入RAM模块的10位读地址指令和读信号指令，输出至滤波器ROM控制模块的读信号；滤波器ROM控制模块时钟51.2MHz,输入来自控制模块的读信号指令，输出7位读地址指令后发送至滤波器ROM模块，ROM模块时钟51.2MHz，接收7位读地址指令后并行输出N路13位数据，N为原型滤波器系数分成K组数据后每组数据的长度。

图5b为卷积的FPGA实现框图，在图5b中，乘法器时钟51.2MHz,输入N路并行等待滤波15位数据和N路并行13位原型滤波器系数，输出并行N路28位相乘结果；加法器时钟51.2MHz,输入并行N路28位相乘结果，输出1路18位卷积结果后发送至输出RAM模块；时钟转换模块输入51.2MHz和200kHz两种时钟，输出14位写地址和写使能信号后发送至输出RAM模块；输出RAM模块有两种时钟，分别是51.2MHz写入时钟和200kHz读出时钟，并接收1路18位卷积结果、14位写地址和写使能信号后，输出18位QAM调制数据。

轮询工作过程：

(1)将需要滤波的数据分为K组存储在输入RAM模块中，控制模块控制该输入RAM模块的数据存取操作；将需要滤波的数据发送至移位模块；滤波器ROM控制模块控制滤波器系数ROM模块存储原型滤波器系数，并对所存储的原型滤波器系数进行划分，得到K组长度为N的原型滤波器系数，N为原型滤波器系数分成K组数据后每组数据的长度；然后从滤波器系数ROM模块中取出第d'组长度为N的滤波器系数，d'＝1,2,…,K；输入RAM模块接收到使能信号后获取需要滤波的数据，将所述需要滤波的数据分为K组后进行存储，每组数据长度为N。

(2)从输入RAM模块中取出第d组长度为N的数据后发送至移位模块进行移位处理，将移位处理后的结果记为第d段等待滤波的数据，所述第d段等待滤波的数据等待K组长度为N的滤波器系数卷积；d的初始值为1；移位模块时钟51.2MHz,对第d组长度为N的数据进行移位之后，输出第d组15位移位数据，所述第d组15位移位数据为等待滤波数据。

(3)将第d组15位移位数据与第d'组长度为N的原型滤波器系数发送至乘法器进行相乘，得到第d_d'组并行N路相乘结果，d'＝1,2,…,K；然后将第d_d'组并行N路相乘结果发送至加法器进行相加，并将相加后的结果记为第d_d'组卷积结果。

(4)令d'的值加1，重复执行步骤(3)，直到d'等于K，此时得到第d₁组卷积结果至第d_K组卷积结果，记为第d组卷积结果，将所述第d组卷积结果发送至输出RAM模块中进行存储，输出RAM模块接收输入RAM模块存储的使能信号后控制RAM模块存储第d组卷积结果；将d'的值初始化为1。

(5)得到第d组卷积结果后令d的值加1，控制模块通知输入RAM模块进行取数据操作，并返回步骤(2)；以此实现轮询，直到得到第1组卷积结果至第K组卷积结果，记为18位的data_to_tx_form_I和18位的data_to_tx_form_Q；加帧头模块在调制信号前加入帧头，时钟是200kHz,输入信号是18位的data_to_tx_form_I和18位的data_to_tx_form_Q前分别加入帧头,输出信号是18位的data_Tx_I和18位的data_Tx_Q；并串转换模块将18位的data_Tx_I和18位的data_Tx_Q两路数据合并，时钟是400kHz，最终输出18位的p_data，记为基于滤波器组的多载波通信数据，实现本发明目的。

图5b中，乘法器时钟51.2MHz,输入N路并行等待滤波15位数据和N路并行13位原型滤波器系数，输出并行N路28位相乘结果；加法器时钟51.2MHz,输入并行N路28位相乘结果，输出1路18位卷积结果后发送至输出RAM模块；时钟转换模块输入51.2MHz和200kHz两种时钟，输出14位写地址和写使能信号后发送至输出RAM模块；输出RAM模块有两种时钟，分别是51.2MHz写入时钟和200kHz读出时钟，并接收1路18位卷积结果、14位写地址和写使能信号后

将需要滤波的数据分为K组存储在输入RAM模块中，控制模块控制该输入RAM模块的存取操作；控制模块用于产生输入RAM模块、滤波器ROM控制模块和移位模块的使能信号，以分别协调输入RAM模块、滤波器ROM控制模块和移位模块的工作；滤波器系数存储在滤波器系数ROM模块中，并通过滤波器ROM控制模块控制存取。

Claims (2)

1.一种基于滤波器组的多载波通信***，其特征在于，包括ROM模块、正交振幅调制模块、IFFT模块、原型滤波器、加帧头模块和并串转换模块；

ROM模块输出端电连接正交振幅调制模块输入端，正交振幅调制模块输出端电连接IFFT模块输入端，IFFT模块输出端电连接原型滤波器输入端，原型滤波器输出端电连接加帧头模块输入端，加帧头模块输出端电连接并串转换模块输入端；

ROM模块用于获取高速数据流，并输出设定位数的数据data_to_mod发送至正交振幅调制模块；将高速数据流分割成M个并行的子数据流，使每个子数据流具有较低的传输速率；正交振幅调制模块用于实现正交振幅调制，将接收到的数据data_to_mod进行正交振幅调制后输出设定位数的I路数据data_to_ifft_I和设定位数的Q路数据data_to_ifft_Q发送至IFFT模块；

IFFT模块用于将接收到的所述I路数据data_to_ifft_I和所述Q路数据data_to_ifft_Q进行IFFT运算后，输出设定位数的I路转换数据data_to_conv_I和设定位数的Q路转换数据data_to_conv_Q后发送至原型滤波器，实现各个子载波的混频过程；具体实现过程为：将QAM调制后的发射信号x(k)的下标k分解为M的整数倍lM部分和小数部分i，即k＝lM+i，i＝0，1，…，M-1，则得到QAM调制后的发射信号x(k)的化简结果x(lM+i)：

其中，h(lM+i-nK)表示原型滤波器的第n个系数化简结果，a_i(n)表示第m子数据流中第n个采样拍数处需要滤波的符号数据a_m(n)逆快速傅立叶变换结果，

即a_i(n)＝IFFT(a_m(n))，通过IFFT实现QAM调制；

原型滤波器用于接收所述I路转换数据data_to_conv_I和所述Q路转换数据data_to_conv_Q后进行原型滤波，输出设定位数的I路滤波数据data_to_tx_form_I和设定位数的Q路滤波数据data_to_tx_form_Q后发送至加帧头模块；在符号速率下实现滤波过程，降低FPGA实现时的滤波速率；

其过程为：

(1)将所述I路转换数据data_to_conv_I和所述Q路转换数据data_to_conv_Q记为需要滤波的数据，原型滤波器存储原型滤波器系数，并对所存储的原型滤波器系数进行划分，得到K组长度为N的原型滤波器系数，N为原型滤波器系数分成K组数据后每组数据的长度；然后从滤波器系数ROM模块中取出第d′组长度为N的滤波器系数，d′＝1，2，…，K；将所述需要滤波的数据分为K组后进行存储，每组数据长度为N；

所述对所存储的原型滤波器系数进行划分，具体为：将原型滤波器的第n个系数h(k-n*K)中的k分解为K的整数倍lK部分和小数部分i，即k＝lM+i，i＝0，1，…，M-1；n∈[-∞，+∞]，从而分解每一个原型滤波器系数；

令μ＝mod K(lM+i)，θ＝divK(lM+i)，则k＝θK+μ，μ＝0，1，…，K-1，则将原型滤波器的第n个系数化简结果h(lM+i-nK)中的lM+i-nK化简为：

lM+i-nK＝θK-nK+μ；

令q＝θ-n，则得到QAM调制后的发射信号x(k)的优化结果x(θK+μ)：

其中，h(qK+μ)表示原型滤波器的第n个系数优化结果，将原型滤波器每一个系数以K为间隔抽取，使得原型滤波器每一个系数相对于第1个系数平移μ，即h(qK+μ)＝h^μ(qK)；

(2)获取第d组长度为N的数据后进行移位处理，将移位处理后的结果记为第d段等待滤波的数据，所述第d段等待滤波的数据等待K组长度为N的滤波器系数卷积；d的初始值为1；

(3)将第d组等待滤波的数据与第d′组长度为N的原型滤波器系数进行相乘，得到第d_d′组并行N路相乘结果，d′＝1，2，…，K；然后将第d_d′组并行N路相乘结果发送至加法器进行相加，并将相加后的结果记为第d_d′组卷积结果；

(4)令d′的值加1，重复执行步骤(3)，直到d′等于K，此时得到第d₁组卷积结果至第d_K组卷积结果，记为第d组卷积结果，将所述第d组卷积结果发送至输出RAM模块中进行存储，输出RAM模块接收输入RAM模块存储的使能信号后控制RAM模块存储第d组卷积结果；将d′的值初始化为1；

(5)得到第d组卷积结果后令d的值加1，控制模块通知输入RAM模块进行取数据操作，并返回步骤(2)；直到得到第1组卷积结果至第K组卷积结果，记为设定位数的I路滤波数据data_to_tx_form_I和设定位数的Q路滤波数据data_to_tx_form_Q；

加帧头模块用于接收所述I路滤波数据data_to_tx_form_I和所述Q路滤波数据data_to_tx_form_Q后在所述I路滤波数据dara_to_tx_form_I和所述Q路滤波数据data_to_tx_form_Q前分别加入帧头，进而设定位数的I路帧数据data_Tx_I和设定位数的Q路帧数据data_Tx_Q后发送至并串转换模块；

并串转换模块用于接收所述I路帧数据data_Tx_I和所述Q路帧数据data_Tx_Q后进行合并，最终输出数据为基于滤波器组的多载波通信数据。

2.如权利要求1所述的一种基于滤波器组的多载波通信***，其特征在于，所述IFFT模块用于将接收到的所述I路数据data_to_ifft_I和所述Q路数据data_to_ifft_Q进行IFFT运算，并且对所述I路数据data_to_ifft_I和所述Q路数据data_to_ifft_Q分开且同时进行复数数据的IFFT运算处理。

Images