CN108417613A - 一种带有反并联二极管的双向tvs器件及其制备方法 - Google Patents
一种带有反并联二极管的双向tvs器件及其制备方法 Download PDFInfo
- Publication number
- CN108417613A CN108417613A CN201710346858.7A CN201710346858A CN108417613A CN 108417613 A CN108417613 A CN 108417613A CN 201710346858 A CN201710346858 A CN 201710346858A CN 108417613 A CN108417613 A CN 108417613A
- Authority
- CN
- China
- Prior art keywords
- type
- paralleled diode
- tvs device
- way tvs
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 238000000605 extraction Methods 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910019213 POCl3 Inorganic materials 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl chloride Substances ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种带有反并联二极管的双向TVS器件及其制备方法，包括一P型硅衬底，所述P型硅衬底正面均设有N型掺杂区域和P型掺杂区域，所述P型硅衬底正面的N型掺杂区域做金属引出，所述P型硅衬底背面的N型掺杂区域和P型掺杂区域做互连金属引出；所述P型硅衬底背面的N型掺杂区域和P型掺杂区域间距大于等于零。本发明的器件结构对于保护下一级OVP电路具有更加优秀的性能，由于N+浓度较低使其具有超低的电容，这大大提高了TVS器件对信号的响应速度，可以应用在保护高频数据接口电路上。该结构的超低漏电流对器件自身的耗电和散热优势明显。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种带有反并联二极管的双向 TVS(Transient Voltage Suppressors)器件及其制造方法。
背景技术
随着各类ESD电路集成度的不断增高，集成电路的线宽也随之减小。电路中以静电放电(ESD)或其他形式存在的瞬态电压也因此更容易对电子器件造成破坏。双向TVS二极管，能够将来自数据线两端正负极的浪涌脉冲泄放，从而保护***免于遭受各种形式的瞬态高压的冲击。与单向保护二极管比较，双向TVS二极管双向均能导通，无论外加于两端电压极性如何，只要电压大于反向触发电压均可导通，由于该专利中的特殊结构，具有反并联二极管的双向TVS，其正反向导通电压不对称，特别适用于保护下一级OVP(过电压保护)电路，其具有非常可靠的双向过压保护功能。
目前很多信号端口的保护都趋于双向保护，当今TVS双向应用的场合越来越多，单向一颗TVS难以满足双向不同电压档位的多元化，传统的单向TVS无法满足当今市场上高端手机或其他便携式电子产品双向应用及更高级封装形式的要求。
发明内容
本发明的目的在于解决上述现有技术中的不足，提供一种带有反并联二极管的双向TVS器件及其制造方法。
为解决上述技术问题，本发明采用的技术方案是：
一种带有反并联二极管的双向TVS器件，其特征在于，包括一P型硅衬底，所述P型硅衬底正面均设有N型掺杂区域和P型掺杂区域，所述P 型硅衬底正面的N型掺杂区域做金属引出，所述P型硅衬底背面的N型掺杂区域和P型掺杂区域做互连金属引出；所述P型硅衬底背面的N型掺杂区域和P型掺杂区域间距大于等于零。
在本发明的一个实施例中，所述P型硅衬底背面的N型掺杂区域在内侧，P型掺杂区域在外侧。
在本发明的一个实施例中，所述P型硅衬底背面的N型掺杂区域在外侧，P型掺杂区域在内侧。
在本发明的一个实施例中，所述P型硅衬底背面的N型掺杂区域和P 型掺杂区域局部开出接触孔并做互连金属引出。
在本发明的一个实施例中，所述P型硅衬底背面的N型掺杂区域和P 型掺杂区域全部打开并做互连金属引出。
上述带有反并联二极管的双向TVS器件的制造方法包括以下步骤：
步骤(1)：在P型硅衬底晶圆片正面和背面同时生长氧化层；
步骤(2)：在晶圆片正面和背面氧化层上开出N型掺杂区域窗口；
步骤(3)：去除晶圆片正面和背面N型掺杂区域窗口内的氧化层；
步骤(4)：用扩散掺杂的方式进行双面N型元素掺杂；
步骤(5)：在晶圆片正面和背面氧化层上开出P型掺杂区域窗口；
步骤(6)：同时去除正面和背面P型掺杂区域窗口内的氧化层；
步骤(7)：用扩散掺杂的方式进行双面P型元素掺杂；
步骤(8)：高温推阱；
步骤(9)：在晶圆片正面N型掺杂区域开接触孔窗口，在晶圆片背面 N型掺杂区域和P型掺杂区域开接触孔窗口；
步骤(10)：去除正面接触孔窗口内的氧化层和背面露出的氧化层正面和背面接触孔区域窗口的氧化层；
步骤(11)：正面和背面的接触孔区域做金属布线引出。
优选地，步骤(1)中，P型衬底电阻率为0.01～0.05Ω·CM，生长的氧化层厚度范围是0.6～1.5μm。
优选地，步骤(2)、(5)中用光刻胶掩膜开出掺杂区域窗口；步骤 (4)、(7)中，先去除光刻胶，然后再进行双面元素扩散掺杂；步骤(4) 中进行磷扩散掺杂，采用POCl3工艺，温度范围为950～1050℃；步骤(7) 中进行硼扩散掺杂，温度范围为850～1050℃。
优选地，步骤(3)、(6)中用湿法刻蚀的方法将正面和背面掺杂区域窗口内的氧化层去除。
优选地，步骤(8)中推阱的工艺条件为：温度范围1200～1300℃，推阱时间8～10小时，结深范围16～24μm。
步骤(9)中，在晶圆片正面用光刻胶掩模，只在N型掺杂区域上开出接触孔窗口；对晶圆片背面在N型掺杂区域和P型掺杂区域局部进行光刻胶掩模，在N型掺杂区域和P型掺杂区域都开出接触孔窗口；或者，背面不进行光刻胶掩模，即背面全部打开。
步骤(10)中，用湿法刻蚀的方法将正面窗口内的氧化层和背面露出的氧化层去除。
步骤(11)中，晶圆片正面金属只引出N型掺杂区域；背面金属做整面布线，同时将N型掺杂区和P型掺杂区域引出。
本发明的有益效果是：本发明是的带有反并联二极管的双向TVS器件采用P型衬底片，利用双面同时扩散，形成N+/P衬底/N+结构，形成TVS 结构；同时利用背面N型重掺杂和P重掺杂互连，形成一个反并联向二极管，该结构对于保护下一级OVP电路具有更加优秀的性能，由于N+浓度较低使其具有超低的电容，这大大提高了TVS器件对信号的响应速度，可以应用在保护高频数据接口(例如HDMI2.0、Type-C接口USB3.0)电路上。该结构的超低漏电流对器件自身的耗电和散热优势明显。
附图说明
图1是一种带有反并联二极管的双向TVS的电路结构图。
图2是本发明带有反并联二极管的双向TVS器件的制造方法步骤(1) 的状态示意图。
图3、图4是本发明带有反并联二极管的双向TVS器件的制造方法步骤 (2)的状态示意图。
图5是本发明带有反并联二极管的双向TVS器件的制造方法步骤(3) 的状态示意图。
图6是本发明带有反并联二极管的双向TVS器件的制造方法步骤(4) 的状态示意图。
图7、图8是本发明带有反并联二极管的双向TVS器件的制造方法步骤 (5)的状态示意图。
图9是本发明带有反并联二极管的双向TVS器件的制造方法步骤(6) 的状态示意图。
图10是本发明带有反并联二极管的双向TVS器件的制造方法步骤(7) 的状态示意图。
图11是本发明带有反并联二极管的双向TVS器件的制造方法步骤(8) 的状态示意图。
图12是本发明带有反并联二极管的双向TVS器件的制造方法步骤(9) 的状态示意图。
图13是本发明带有反并联二极管的双向TVS器件的制造方法步骤(10) 的状态示意图。
图14是本发明带有反并联二极管的双向TVS器件的制造方法步骤(11) 的状态示意图。
图15是本发明实施例中又一种带有反并联二极管的双向TVS器件结构示意图(背面N型重掺杂区和P型重掺杂区间距为零)。
图16是本发明实施例中另一种带有反并联二极管的双向TVS器件结构示意图(背面N型重掺杂区在外侧，P型重掺杂区在内侧)。
图17是本发明实施例中另一种带有反并联二极管的双向TVS器件结构示意图(背面接触孔做局部打开)。
具体实施方式
下面结合附图给出本发明较佳实施例，以详细说明本发明的技术方案。
图1所示是本发明的带有反并联二极管的双向TVS器件的电路结构图。
实施例1：
本实施例的带有反并联二极管的双向TVS器件结构如图14所示，包括一P型硅衬底22，所述P型硅衬底正面设有N型掺杂区域31和P型掺杂区域32，所述P型硅衬底背面设有N型掺杂区域31和P型掺杂区域32，所述P型硅衬底正面的N型掺杂区域做金属41引出，所述P型硅衬底背面的N型掺杂区域和P型掺杂区域做互连金属41引出；所述P型硅衬底背面的N型掺杂区域和P型掺杂区域间距大于零。
其制备过程如图2-14所示：
步骤(1)：在P型硅衬底晶圆片22正面和背面同时生长氧化层21和氧化层23；
步骤(2)：在晶圆片正面和背面氧化层上用光刻胶掩膜开出N型掺杂区域窗口；
步骤(3)：用湿法刻蚀的方法去除晶圆片正面和背面N型掺杂区域窗口内的氧化层；
步骤(4)：在炉管中用扩散掺杂的方式进行双面N型元素掺杂，具体为进行磷扩散掺杂，采用POCl3工艺，温度范围为950～1050℃；
步骤(5)：在晶圆片正面和背面氧化层上用光刻胶掩膜开出P型掺杂区域窗口；
步骤(6)：用湿法刻蚀的方法去除正面和背面P型掺杂区域窗口内的氧化层；
步骤(7)：在炉管中用扩散掺杂的方式进行双面P型元素掺杂；具体为进行硼扩散掺杂，温度范围为850～1050℃；
步骤(8)：在炉管机台中进行高温推阱，工艺条件为：温度范围 1200～1300℃，推阱时间8～10小时，结深范围16～24μm；
步骤(9)：在晶圆片正面用光刻胶掩模，只在N型掺杂区域上开出接触孔窗口，对晶圆片背面不进行光刻胶掩模，即背面全部打开；
步骤(10)：用湿法刻蚀的方法去除正面窗口内的氧化层和背面露出的氧化层；
步骤(11)：晶圆片正面金属布线只引出N型掺杂区域；背面做整面金属布线，同时将N型掺杂区和P型掺杂区域引出。
实施例2：
如图15所示，本实施例的带有反并联二极管的双向TVS器件结构与实施例1的不同之处在于：背面N型掺杂区和P型掺杂区间距为零。其制备工艺与实施例1相同。
实施例3：
如图16所示，本实施例的带有反并联二极管的双向TVS器件结构与实施例1的不同之处在于：背面N型掺杂区在外侧，P型掺杂区在内侧，与实施例1相反。其制备工艺与实施例1亦基本相同，区别仅在于正反面的N 型掺杂区制备时位置的调整。
实施例4：
如图17所示，本实施例的带有反并联二极管的双向TVS器件结构与实施例1的不同之处在于：P型硅衬底背面的N型掺杂区域和P型掺杂区域局部开出接触孔并做互连金属引出。其制备工艺与实施例1不同之处在于步骤(9)，背面在N型掺杂区域和P型掺杂区域局部进行光刻胶掩模，在 N型掺杂区域和P型掺杂区域都开出接触孔窗口，而非实施例1中对晶圆片背面不进行光刻胶掩模，即背面全部打开的处理工艺。
以上已将本发明做详细说明，但以上所述，仅为本发明的较好的实施例，不应当限定本发明实施的范围。即，凡是根据本发明申请范围所作的等效变化与修饰等，都应仍然属于本发明的专利涵盖范围内。
Claims (16)
1.一种带有反并联二极管的双向TVS器件，其特征在于，包括一P型硅衬底，所述P型硅衬底正面均设有N型掺杂区域和P型掺杂区域，所述P型硅衬底正面的N型掺杂区域做金属引出，所述P型硅衬底背面的N型掺杂区域和P型掺杂区域做互连金属引出；所述P型硅衬底背面的N型掺杂区域和P型掺杂区域间距大于等于零。
2.根据权利要求1所述的带有反并联二极管的双向TVS器件，其特征在于，所述P型硅衬底背面的N型掺杂区域在内侧，P型掺杂区域在外侧。
3.根据权利要求1所述的带有反并联二极管的双向TVS器件，其特征在于，所述P型硅衬底背面的N型掺杂区域在外侧，P型掺杂区域在内侧。
4.根据权利要求1、2或3所述的带有反并联二极管的双向TVS器件，其特征在于，所述P型硅衬底背面的N型掺杂区域和P型掺杂区域局部开出接触孔并做互连金属引出。
5.根据权利要求1、2或3所述的带有反并联二极管的双向TVS器件，其特征在于，所述P型硅衬底背面的N型掺杂区域和P型掺杂区域全部打开并做互连金属引出。
6.权利要求1-5任意一项所述带有反并联二极管的双向TVS器件的制造方法，其特征在于，包括以下步骤：
步骤(1)：在P型硅衬底晶圆片正面和背面同时生长氧化层；
步骤(2)：在晶圆片正面和背面氧化层上开出N型掺杂区域窗口；
步骤(3)：去除晶圆片正面和背面N型掺杂区域窗口内的氧化层；
步骤(4)：用扩散掺杂的方式进行双面N型元素掺杂；
步骤(5)：在晶圆片正面和背面氧化层上开出P型掺杂区域窗口；
步骤(6)：去除正面和背面P型掺杂区域窗口内的氧化层；
步骤(7)：用扩散掺杂的方式进行双面P型元素掺杂；
步骤(8)：高温推阱；
步骤(9)：在晶圆片正面N型掺杂区域开接触孔窗口，在晶圆片背面N型掺杂区域和P型掺杂区域开接触孔窗口；
步骤(10)：去除正面和背面接触孔区域窗口的氧化层；
步骤(11)：正面和背面的接触孔区域做金属布线引出。
7.根据权利要求6所述的带有反并联二极管的双向TVS器件的制造方法，其特征在于：步骤(1)中，P型衬底电阻率为0.01～0.05Ω·CM，生长的氧化层厚度范围是0.6～1.5μm。
8.根据权利要求6所述的带有反并联二极管的双向TVS器件的制造方法，其特征在于：步骤(2)、(5)中用光刻胶掩膜开出掺杂区域窗口。
9.根据权利要求6所述的带有反并联二极管的双向TVS器件的制造方法，其特征在于：步骤(3)、(6)中用湿法刻蚀的方法将正面和背面掺杂区域窗口内的氧化层去除。
10.根据权利要求8所述的带有反并联二极管的双向TVS器件的制造方法，其特征在于：步骤(4)、(7)中，先去除光刻胶，然后再进行双面元素扩散掺杂。
11.根据权利要求10所述的带有反并联二极管的双向TVS器件的制造方法，其特征在于：步骤(4)中进行磷扩散掺杂，采用POCl3工艺，温度范围为950～1050℃。
12.根据权利要求10所述的带有反并联二极管的双向TVS器件的制造方法，其特征在于：步骤(7)中进行硼扩散掺杂，温度范围为850～1050℃。
13.根据权利要求6所述的带有反并联二极管的双向TVS器件的制造方法，其特征在于：步骤(8)中推阱的工艺条件为：温度范围1200～1300℃，推阱时间8～10小时，结深范围16～24μm。
14.根据权利要求6所述的带有反并联二极管的双向TVS器件的制造方法，其特征在于：步骤(9)中，在晶圆片正面用光刻胶掩模，只在N型重掺杂区域上开出接触孔窗口；对晶圆片背面在N型重掺杂区域和P型重掺杂区域局部进行光刻胶掩模，在N型重掺杂区域和P型重掺杂区域都开出接触孔窗口；或者，背面不进行光刻胶掩模，即背面全部打开。
15.根据权利要求6所述的带有反并联二极管的双向TVS器件的制造方法，其特征在于：步骤(10)中，用湿法刻蚀的方法将正面窗口内的氧化层和背面露出的氧化层去除。
16.根据权利要求6所述的带有反并联二极管的双向TVS器件的制造方法，其特征在于：步骤(11)中，晶圆片正面金属只引出N型重掺杂区；背面金属做整面布线，同时将N型重掺杂区和P型重掺杂区引出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710346858.7A CN108417613A (zh) | 2017-05-16 | 2017-05-16 | 一种带有反并联二极管的双向tvs器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710346858.7A CN108417613A (zh) | 2017-05-16 | 2017-05-16 | 一种带有反并联二极管的双向tvs器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108417613A true CN108417613A (zh) | 2018-08-17 |
Family
ID=63125388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710346858.7A Pending CN108417613A (zh) | 2017-05-16 | 2017-05-16 | 一种带有反并联二极管的双向tvs器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108417613A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109509749A (zh) * | 2018-10-31 | 2019-03-22 | 上海长园维安微电子有限公司 | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546760A (zh) * | 2009-05-15 | 2009-09-30 | 南通久旺电子有限公司 | 一种反并联双二极管 |
| CN101916786A (zh) * | 2010-06-22 | 2010-12-15 | 南通明芯微电子有限公司 | 一种大功率平面结双向tvs二极管芯片及其生产方法 |
| CN104091823A (zh) * | 2014-07-24 | 2014-10-08 | 江苏捷捷微电子股份有限公司 | 一种瞬态抑制二极管芯片及其制造方法 |
| CN206022373U (zh) * | 2016-08-27 | 2017-03-15 | 上海长园维安微电子有限公司 | 双向电压完全对称带有超深沟槽超低漏电的tvs器件 |
| CN206742243U (zh) * | 2017-05-16 | 2017-12-12 | 上海长园维安微电子有限公司 | 一种带有反并联二极管的双向tvs器件 |
-
2017
- 2017-05-16 CN CN201710346858.7A patent/CN108417613A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546760A (zh) * | 2009-05-15 | 2009-09-30 | 南通久旺电子有限公司 | 一种反并联双二极管 |
| CN101916786A (zh) * | 2010-06-22 | 2010-12-15 | 南通明芯微电子有限公司 | 一种大功率平面结双向tvs二极管芯片及其生产方法 |
| CN104091823A (zh) * | 2014-07-24 | 2014-10-08 | 江苏捷捷微电子股份有限公司 | 一种瞬态抑制二极管芯片及其制造方法 |
| CN206022373U (zh) * | 2016-08-27 | 2017-03-15 | 上海长园维安微电子有限公司 | 双向电压完全对称带有超深沟槽超低漏电的tvs器件 |
| CN206742243U (zh) * | 2017-05-16 | 2017-12-12 | 上海长园维安微电子有限公司 | 一种带有反并联二极管的双向tvs器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109509749A (zh) * | 2018-10-31 | 2019-03-22 | 上海长园维安微电子有限公司 | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206742243U (zh) | 一种带有反并联二极管的双向tvs器件 | |
| TWI381526B (zh) | Two - way PNPN silicon - controlled rectifier | |
| CN103384063B (zh) | 一种浪涌保护电路及其制造方法 | |
| TWI714214B (zh) | 暫態電壓抑制器 | |
| KR101195720B1 (ko) | 반도체 집적 회로 디바이스 및 그 제조 방법 | |
| CN102306649A (zh) | 一种双向双通道的瞬态电压抑制器 | |
| CN102290419A (zh) | 一种基于齐纳二极管的瞬态电压抑制器 | |
| TWI722487B (zh) | 具有浮接基極之矽控整流器 | |
| CN104810281A (zh) | 一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片及其生产工艺 | |
| CN101552465A (zh) | 瞬变电压抑制器和方法 | |
| CN105789331B (zh) | 半导体整流器件及其制作方法 | |
| CN211654822U (zh) | 单向负阻静电放电保护器件 | |
| CN102593155B (zh) | 一种基于多孔道均流的瞬态电压抑制器 | |
| CN107256883B (zh) | 一种两路双向tvs二极管及其制作方法 | |
| CN105489612B (zh) | 基于soi基底的低漏电低电容tvs阵列及其制备方法 | |
| TW561608B (en) | Electrostatic discharge protection apparatus for too-high or too-low input voltage reference level | |
| CN108417613A (zh) | 一种带有反并联二极管的双向tvs器件及其制备方法 | |
| CN106972014B (zh) | 一种防电源反接防双向浪涌器件及其制造方法 | |
| US11430780B2 (en) | TVS device and manufacturing method therefor | |
| CN107316864B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN108428699B (zh) | 一种具有双向大骤回scr特性超低电容的tvs器件及其制造方法 | |
| CN209119101U (zh) | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件 | |
| CN111540711B (zh) | 制造单向负阻esd保护器件的方法及单向负阻esd保护器件 | |
| CN206401295U (zh) | 一种低容低残压瞬态电压抑制二极管器件 | |
| CN109509749A (zh) | 一种利用可控硅双门极与阳极短路结构的单向负阻tvs器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001 Applicant after: Shanghai Wei'an Semiconductor Co., Ltd Address before: 201202 Shanghai city Pudong New Area Town Road No. 1001 to seven Shiwan Building 2 Applicant before: Shanghai Changyuan Wayon Microelectronics Co., Ltd. |
|
| CB02 | Change of applicant information |