CN108399137A - Pon模块基于cpld的i2c切换方法 - Google Patents

Pon模块基于cpld的i2c切换方法 Download PDF

Info

Publication number
CN108399137A
CN108399137A CN201810186883.8A CN201810186883A CN108399137A CN 108399137 A CN108399137 A CN 108399137A CN 201810186883 A CN201810186883 A CN 201810186883A CN 108399137 A CN108399137 A CN 108399137A
Authority
CN
China
Prior art keywords
cpld
sda
scl
pon
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810186883.8A
Other languages
English (en)
Other versions
CN108399137B (zh
Inventor
徐培根
饶东盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Core Communications Polytron Technologies Inc
Original Assignee
Guangzhou Core Communications Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Core Communications Polytron Technologies Inc filed Critical Guangzhou Core Communications Polytron Technologies Inc
Priority to CN201810186883.8A priority Critical patent/CN108399137B/zh
Publication of CN108399137A publication Critical patent/CN108399137A/zh
Application granted granted Critical
Publication of CN108399137B publication Critical patent/CN108399137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明公开了一种PON模块基于CPLD的I2C切换方法，其特征在于，包括如下步骤：步骤S1：进行通道选择选择主I2C和从I2C的具体哪一路通道打开；步骤S2：某路通道打开后，进行此路PON模块数据读取。本发明与传统的方案相比具有更低廉的价格，更多路数，采购也更为方便。并且I2C因为是单端信号，OLT设备板较大，时钟边沿在长距离传输后上升沿有一定程度的变缓，CPLD可以将时钟处理后再分出去，这是I2C切换芯片不具备的。对于数据检测，因为从I2C的时钟是经过逻辑处理的，因此本发明可以控制检测点的提前和延后。

Description

PON模块基于CPLD的I2C切换方法
技术领域
本发明涉及到网络技术领域，尤其涉及到一种PON模块基于CPLD的I2C切换方法。
背景技术
PON(无源光网络)是指(光配线网中)不含有任何电子器件及电子电源，ODN全部由光分路器(Splitter)等无源器件组成，不需要贵重的有源电子设备。一个无源光网络包括一个安装于中心控制站的光线路终端(OLT)，以及一批配套的安装于用户场所的光网络单元(ONUs)。在OLT与ONU之间的光配线网(ODN)包含了光纤以及无源分光器或者耦合器。
PON***结构主要由中心局的光线路终端(OLT:Optical Line Terminal)、包含无源光器件的光分配网(ODN:Optical Distribution Network)、用户端的光网络单元/光网络终端(ONU/ONT Optical Network Unit/Optical Network Terminal)组成，其区别为ONT直接位于用户端，而ONU与用户之间还有其它网络，如以太网)以及网元管理***(EMS)组成，通常采用点到多点的树型拓扑结构。
当CPU需要通过I2C访问多个相同地址的从设备时，需要用到I2C切换芯片。通过先访问I2C切换芯片的地址，然后写寄存器选择选通哪一路I2C，然后和选通的I2C通信。
此类芯片因为选择较少，质量过关的都是国外知名品牌，由于用量不是特别巨大，导致价格比较昂贵，交期不好。如果不进行切换，则需要在CPU出多路的I2C，一般的CPU最多2-3路I2C，对我们的设备而言远远不够。
发明内容
针对上述技术问题，本发明的目的在于提供一种PON模块基于CPLD的I2C切换方法。
为实现上述目的，本发明是根据以下技术方案实现的：
一种PON模块基于CPLD的I2C切换方法，其特征在于，包括如下步骤：
步骤S1：进行通道选择，选择具体哪一路通道打开；
步骤S2：某路通道打开后，进行此路PON模块数据读取。
上述技术方案中，步骤S1具体包括如下步骤：
步骤S101：定义CPLD的逻辑地址，默认初始情况SDA为输入状态，SCL一直处于输入状态，SCL1，SCL2…SCL(N)来源于SCL，电平检测为SCL的上升沿检测，管脚改为OD门类型；
步骤S102：按照I2C标准协议，当SCL为高时，SDA由高变低时表示I2C start，逻辑开始在SCL的上升沿检测数据并暂存在定义好的寄存器，当start信号开始后的第7个上升沿，检测到1110111时，表示CPU选择CPLD进行操作，则CPLD进行下一步操作，如果不是CPLD不做出响应，等待下一个start信号，重新恢复初始态并执行；
步骤S103：检测到1110111的下一个SCL的上升沿，检测SDA电平，此时电平为0，表示写操作；
步骤S104：上一步骤结束后的第一个下降沿,电平为0时，CPLD的SDA切换方向，输出电平0，表示对主设备的应答；
步骤S105：CPLD应答信号发出后的第一个下降沿,电平为0时，CPLD的SDA切换方向，等待I2C主设备输入通道选择寄存器，比如接收到00000001表示选择第1路通道；CPLD在接收到这个选通寄存器的第一个下降沿,电平为0时，CPLD的SDA切换方向，输出电平0，表示对主设备的应答；
步骤S106：主设备发出终止信号，通道选择过程结束。
上述技术方案中，步骤S2具体包括如下步骤：
步骤S201：某1路通道打开后，CPLD的功能就类似一个buffer，用于正确的设置SDA和SDA(N)的方向，PON模块的默认地址是A0，即1010000；
步骤S202：CPLD在检测到start信号后检测输入的地址，如果是1010000，进行下一步操作；
步骤S203：定义一个指示信号，根据主设备对PON模块的读或者写，综合正常的应答后是否翻转，得出一个最终的指示SDA和SDA(N)方向的信号。
本发明与现有技术相比，具有如下有益效果：
OLT设备下挂的PON模块通过I2C与CPU连接。因为所有PON模块I2C地址一样，需要用到I2C开关切换芯片，以32端口PON设备为例，需要用到32路I2C，至少需要4颗8路的I2C切换芯片。每颗I2C切换芯片8元左右，4颗成本达到32元。而选用的1片逻辑包含108个GPIO，速率达到200M,上可以做到超过50路I2C，而成本只要1.6美金，几乎等于一颗8路开关切换芯片。同传统的方案相比，本方法具有更低廉的价格，更多路数，采购也更为方便。
I2C因为是单端信号，OLT设备板较大，时钟边沿在长距离传输后上升沿有一定程度的变缓，CPLD可以将时钟处理后再分出去，这是I2C切换芯片不具备的。对于数据检测，因为从I2C的时钟是经过逻辑处理的，因此可以控制检测点的提前和延后。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1为本发明的CPLD的逻辑地址示意图；
图2为本发明的通道选择操作步骤图；
图3为本发明的PON模块数据读取操作步骤图；
图4为本发明的一个具体实施方式的原理示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
I2C总线是由Philips公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件.在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件.然后主机接收从器件发送的数据，最后由主机终止接收过程。在这种情况下.主机负责产生定时时钟和终止数据传送。
CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。CPLD主要是由可编程逻辑宏单元(MC，Macro Cell)围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。
本发明提供了一种PON模块基于CPLD的I2C切换方法，包括如下步骤：
步骤S1：进行通道选择，选择具体哪一路通道打开；
步骤S2：某路通道打开后，进行此路PON模块数据读取。
上述技术方案中，步骤S1具体包括如下步骤：
步骤S101：定义CPLD的逻辑地址，默认初始情况SDA为输入状态，SCL一直处于输入状态，SCL1，SCL2…SCL(N)来源于SCL，电平检测为SCL的上升沿检测，管脚改为OD门类型；
步骤S102：按照I2C标准协议，当SCL为高时，SDA由高变低时表示I2C start，逻辑开始在SCL的上升沿检测数据并暂存在定义好的寄存器，当start信号开始后的第7个上升沿，检测到1110111时，表示CPU选择CPLD进行操作，则CPLD进行下一步操作，如果不是CPLD不做出响应，等待下一个start信号，重新恢复初始态并执行；
步骤S103：检测到1110111的下一个SCL的上升沿，检测SDA电平，此时电平为0，表示写操作；
步骤S104：上一步骤结束后的第一个下降沿,电平为0时，CPLD的SDA切换方向，输出电平0，表示对主设备的应答；
步骤S105：CPLD应答信号发出后的第一个下降沿,电平为0时，CPLD的SDA切换方向，等待I2C主设备输入通道选择寄存器，比如接收到00000001表示选择第1路通道；CPLD在接收到这个选通寄存器的第一个下降沿,电平为0时，CPLD的SDA切换方向，输出电平0，表示对主设备的应答；
步骤S106：主设备发出终止信号，通道选择过程结束。
上述技术方案中，步骤S2具体包括如下步骤：
步骤S201：某1路通道打开后，CPLD的功能就类似一个buffer，用于正确的设置SDA和SDA(N)的方向，PON模块的默认地址是A0，即1010000；
步骤S202：CPLD在检测到start信号后检测输入的地址，如果是1010000，进行下一步操作；
步骤S203：定义一个指示信号，根据主设备对PON模块的读或者写，综合正常的应答后是否翻转，得出一个最终的指示SDA和SDA(N)方向的信号。
图2为本发明的通道选择操作步骤图。S表示I2C访问的开始信号，SCL为高电平，SDA由高变低；CPLD I2C从地址，是可定义的CPLD的地址，这里定义为1110111；0表示写的意思，低电平，即主I2C写CPLD操作；A表示应答，低电平，表示CPLD收到有效的指令对主I2C的应答；通道选择寄存器表示主I2C希望哪一路通道打开；A表示应答，低电平，表示CPLD收到有效的指令对主I2C的应答；P表示结束，SCL为高，SDA由低变高。
图3为本发明的PON模块数据读取操作步骤图。S表示I2C访问的开始信号，SCL为高电平，SDA由高变低；PON模块I2C地址，需要访问的PON模块的I2C地址，1010000；0表示写的意思，低电平，即主I2C写PON模块操作；A表示应答，低电平，表示PON模块收到有效的指令对主I2C的应答；PON模块物理地址是PON模块存储信息的物理地址，从00000000至11111111；A表示应答，低电平，表示PON模块收到有效的指令对主I2C的应答；S表示I2C访问的重复开始信号，SCL为高电平，SDA由高变低；PON模块I2C地址，需要访问的PON模块的I2C地址，1010000；1表示读的意思，高电平，即主I2C写读模块操作；A表示应答，低电平，表示PON模块收到有效的指令对主I2C的应答；PON模块数据表示PON模块将PON模块物理地址里面的数据发送给主I2C；/A表示一个读操作结束，高电平，表示主I2C不对PON模块应答；P表示结束，SCL为高，SDA由低变高。
图4为本发明的一个具体实施例，根据附图4，首先打开某一路通道，当CPLD检测到I2C的开始信号后，对输入的从地址进行检测，当检测到1110111时，说明主设备对CPLD操作，按照图2，CPLD应答后，根据主I2C设备写入的通道选择寄存器选择打开哪一路通道，比如通道寄存器写入00000001，则打开第1路PON模块。通道寄存器的值具有保存功能，只有在逻辑复位和重新写入的时候才做改变；然后关闭关闭通道，当CPLD检测到I2C的开始信号后，对输入的从地址进行检测，当检测到1110111时，说明主设备对CPLD操作，按照图2，CPLD应答后，如果主I2C设备写入的通道选择寄存器为00000000，关闭主I2C设备到PON块之间的通道；最后读取PON模块参数信息，当CPLD检测到I2C的开始信号后，对输入的从地址进行检测，当检测到1010000时，说明主设备对PON模块操作，按照图3，PON模块应答后，主I2C设备写入需要访问的PON模块的物理地址，比如01h，PON模块应答后，主I2C设备产生重复起始条件，开始读取前面写入的PON模块的物理地址01h的内容。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (3)

1.一种PON模块基于CPLD的I2C切换方法，其特征在于，包括如下步骤：
步骤S1：进行通道选择，选择主I2C和从I2C的具体哪一路通道打开；
步骤S2：某路通道打开后，进行此路PON模块数据读取。
2.根据权利要求1所述的一种PON模块基于CPLD的I2C切换方法，其特征在于，步骤S1具体包括如下步骤：
步骤S101：定义CPLD的逻辑地址，默认初始情况SDA为输入状态，SCL一直处于输入状态，SCL1，SCL2…SCL(N)来源于SCL，电平检测为SCL的上升沿检测，管脚改为OD门类型；
步骤S102：按照I2C标准协议，当SCL为高时，SDA由高变低时表示I2C start，逻辑开始在SCL的上升沿检测数据并暂存在定义好的寄存器，当start信号开始后的第7个上升沿，检测到1110111时，表示CPU选择CPLD进行操作，则CPLD进行下一步操作，如果不是CPLD不做出响应，等待下一个start信号，重新恢复初始态并执行；
步骤S103：检测到1110111的下一个SCL的上升沿，检测SDA电平，此时电平为0，表示写操作；
步骤S104：上一步骤结束后的第一个下降沿,电平为0时，CPLD的SDA切换方向，输出电平0，表示对主设备的应答；
步骤S105：CPLD应答信号发出后的第一个下降沿,电平为0时，CPLD的SDA切换方向，等待I2C主设备输入通道选择寄存器，比如接收到00000001表示选择第1路通道；CPLD在接收到这个选通寄存器的第一个下降沿,电平为0时，CPLD的SDA切换方向，输出电平0，表示对主设备的应答；
步骤S106：主设备发出终止信号，通道选择过程结束。
3.根据权利要求1所述的一种PON模块基于CPLD的I2C切换方法，其特征在于，步骤S2具体包括如下步骤：
步骤S201：某1路通道打开后，CPLD的功能就类似一个buffer，用于正确的设置SDA和SDA(N)的方向，PON模块的默认地址是A0，即1010000；
步骤S202：CPLD在检测到start信号后检测输入的地址，如果是1010000，进行下一步操作；
步骤S203：定义一个指示信号，根据主设备对PON模块的读或者写，综合正常的应答后是否翻转，得出一个最终的指示SDA和SDA(N)方向的信号。
CN201810186883.8A 2018-03-07 2018-03-07 Pon模块基于cpld的i2c切换方法 Active CN108399137B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810186883.8A CN108399137B (zh) 2018-03-07 2018-03-07 Pon模块基于cpld的i2c切换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810186883.8A CN108399137B (zh) 2018-03-07 2018-03-07 Pon模块基于cpld的i2c切换方法

Publications (2)

Publication Number Publication Date
CN108399137A true CN108399137A (zh) 2018-08-14
CN108399137B CN108399137B (zh) 2021-07-23

Family

ID=63091505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810186883.8A Active CN108399137B (zh) 2018-03-07 2018-03-07 Pon模块基于cpld的i2c切换方法

Country Status (1)

Country Link
CN (1) CN108399137B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110896372A (zh) * 2019-12-02 2020-03-20 深圳震有科技股份有限公司 一种i2c链路切换方法、终端及存储介质
CN111193970A (zh) * 2019-12-12 2020-05-22 广州芯德通信科技股份有限公司 提高pon模块i2c读取速率的方法
CN114302256A (zh) * 2021-12-23 2022-04-08 锐捷网络股份有限公司 一种i2c通信防冲突方法及***

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719110A (zh) * 2009-12-18 2010-06-02 烽火通信科技股份有限公司 光通信器件中多路i2c器件的实时监控方法
CN101763331A (zh) * 2010-01-18 2010-06-30 中兴通讯股份有限公司 一种实现i2c总线控制的***及方法
US20110033180A1 (en) * 2009-08-07 2011-02-10 Alcatel-Lucent Usa Inc. Method and Appartus for Regulating Rogue Behavior in Optical Network Transmission Devices
CN102081570A (zh) * 2011-01-21 2011-06-01 中兴通讯股份有限公司 一种i2c设备的访问方法及装置
CN102801467A (zh) * 2012-08-20 2012-11-28 深圳市共进电子股份有限公司 一种基于onu实现双光纤保护倒换的装置及方法
KR101357958B1 (ko) * 2013-10-04 2014-02-12 주식회사 엘지유플러스 포트 이중화 ｏｌｔ, 이를 포함하는 ｐｏｎ 이중화 절체 시스템 및 방법
CN105263071A (zh) * 2015-10-30 2016-01-20 上海斐讯数据通信技术有限公司 一种olt自适应***及其方法
CN107294594A (zh) * 2017-07-03 2017-10-24 博为科技有限公司 一种无源光网络设备、切换方法及***

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110033180A1 (en) * 2009-08-07 2011-02-10 Alcatel-Lucent Usa Inc. Method and Appartus for Regulating Rogue Behavior in Optical Network Transmission Devices
CN101719110A (zh) * 2009-12-18 2010-06-02 烽火通信科技股份有限公司 光通信器件中多路i2c器件的实时监控方法
CN101763331A (zh) * 2010-01-18 2010-06-30 中兴通讯股份有限公司 一种实现i2c总线控制的***及方法
CN102081570A (zh) * 2011-01-21 2011-06-01 中兴通讯股份有限公司 一种i2c设备的访问方法及装置
CN102801467A (zh) * 2012-08-20 2012-11-28 深圳市共进电子股份有限公司 一种基于onu实现双光纤保护倒换的装置及方法
KR101357958B1 (ko) * 2013-10-04 2014-02-12 주식회사 엘지유플러스 포트 이중화 ｏｌｔ, 이를 포함하는 ｐｏｎ 이중화 절체 시스템 및 방법
CN105263071A (zh) * 2015-10-30 2016-01-20 上海斐讯数据通信技术有限公司 一种olt自适应***及其方法
CN107294594A (zh) * 2017-07-03 2017-10-24 博为科技有限公司 一种无源光网络设备、切换方法及***

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BAOHAI YANG: "CPLD control and design of video processor SAA7111", 《IEEE》 *
卢中华: "基于CPLD/FPGA平台I2C总线IP核的设计", 《中国职协2013年度优秀科研成果获奖论文集》 *
钱敏: "基于VHDL/CPLD的I~2C串行总线控制器设计及实现", 《电子技术应用》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110896372A (zh) * 2019-12-02 2020-03-20 深圳震有科技股份有限公司 一种i2c链路切换方法、终端及存储介质
CN111193970A (zh) * 2019-12-12 2020-05-22 广州芯德通信科技股份有限公司 提高pon模块i2c读取速率的方法
CN111193970B (zh) * 2019-12-12 2022-02-08 广州芯德通信科技股份有限公司 提高pon模块i2c读取速率的方法
CN114302256A (zh) * 2021-12-23 2022-04-08 锐捷网络股份有限公司 一种i2c通信防冲突方法及***
CN114302256B (zh) * 2021-12-23 2024-04-16 锐捷网络股份有限公司 一种i2c通信防冲突方法及***

Also Published As

Publication number Publication date
CN108399137B (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
US10198396B2 (en) Master control board that switches transmission channel to local commissioning serial port of the master control board
CN108399137A (zh) Pon模块基于cpld的i2c切换方法
CN102833002B (zh) 支持光纤通道协议的数据传输装置及传输方法
US5602663A (en) Information processing apparatus for multiplex transmission of signal for arbitration and signal for data transfer
CN105335548B (zh) 一种用于ice的mcu仿真方法
CN109783416A (zh) Spi从设备和i2c从设备共用gpio的方法、电路和电子设备
CN101222732B (zh) 状态控制信号测试装置
CN102253913A (zh) 一种对多板卡端口进行状态获取和输出控制的装置
CN109359073A (zh) 一种基于spi总线的设备间通信方法及设备拓扑结构
CN101149722A (zh) 一种实现cpu访问xfp光模块的方法
CN103903651A (zh) 双线串行端口内建自测电路及其通讯方法
CN102081586A (zh) 多i2c插槽电路***及传送i2c信号的方法
CN105373511A (zh) 一种与多个光模块可同时通信的装置和方法
CN101769988A (zh) 芯片调试方法、***和调试模块
CN109561032A (zh) 一种交换机模块及包括其的交换机
CN204390227U (zh) 计算设备扩展装置、以及可扩展的计算***
CN104022963A (zh) 多种通信方式并存的通信方法及装置
CN109800195A (zh) 一种基于fpga的光纤通道适配器及数据传输方法
CN103995765B (zh) 一种led控制卡自动测试***及方法
CN107820142B (zh) 基于高密度存储器的单裸片光交换结构
CN110266709A (zh) 一种网络板卡
CN109992552A (zh) 一种iic的管理装置及管理方法
CN109769155B (zh) 一种光纤端口的控制实现方法
CN105260335B (zh) 扩展光接口的数据处理***及方法
CN210836089U (zh) 一种数字化嵌入式录波器主板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant