CN108376533B - 一种单机移位寄存器以及一种行驱动电路 - Google Patents

Abstract

本申请公开了一种单机移位寄存器，包括输入模块、时钟控制反向器和交直流驱动输出级，所述输入模块包括第一传输门，所述时钟控制反相器包括第二传输门、反相器和第一电容，所述交直流驱动输出级包括第二电容、第一交流TFT器件、第二交流TFT器件、第一直流TFT模块与第二直流TFT模块，所述第一传输门、所述第二传输门和所述反相器均包括以STT结构连接的两个TFT器件。由于本发明的单机移位寄存器中具有两个信号输出端口，而且这两个信号输出端口适用两种输出环境，能够满足不同的负载要求，克服了现有技术中交流驱动功耗大和直流驱动速度慢的缺点。本申请还相应公开了一种行驱动电路，具有精度高、延时短、功耗低的特点。

Description

一种单机移位寄存器以及一种行驱动电路

技术领域

本发明涉及电子显示技术领域，特别涉及一种单机移位寄存器以及一种行驱动电路。

背景技术

OLED(Organic Light-Emitting Diodes，有机发光二极管)作为一种全新的显示技术，符合未来对显示器大尺寸、超薄、低功耗等的需要，因此被称为“梦幻显示器”，将成为21世纪最有前景的产业之一。

OLED是有机半导体材料和发光材料在外界电场驱动下通过正负载流子由电极注入并复合而实现发光的器件。有别于一般的液晶显示器，OLED是一种全固态主动发光器件，无需背光源，因此它具有高对比度、超薄、低功耗、广视角、响应速度快、工作温度范围广、易于实现柔性显示和3D显示等诸多优点。根据结构不同，OLED可分为被动式(PassiveMatrix)和主动式(Active Matrix)两种，即PMOLED和AMOLED。PMOLED的结构简单、生产简易、成本低，适合小尺寸屏幕显示，而AMOLED因为添加了额外的薄膜晶体管(Thin FilmTransistor，即TFT)，结构和制备都相对复杂。但由于TFT的存在，AMOLED能实现单个像素的精确控制，具有更高刷新率、更好画质、更低功耗等优点，并能满足大尺寸显示需要。

实现AMOLED显示器，首先要解决的问题就是背板技术，也就是TFT技术。目前适用于AMOLED的TFT技术主要包括非晶硅(Amorphous Silicon，即a-Si)，低温多晶硅(Low-Temperature Polysilicon，即LTPS)和非晶态氧化物半导体(Amorphous OxideSemiconductor，即AOS)。基于a-Si的TFT已经是传统液晶显示的主流技术，但其过低的电荷迁移率无法满足OLED器件的电流驱动需求。LTPS技术是目前世界上唯一经过商业化量产验证、并在4.5代以下生产线相当成熟的AMOLED生产技术，但均匀性不足和生产工艺复杂等缺点限制了其大型化面板应用的可能性，同时较高的制备温度也使其在即将兴起的柔性显示应用上无能为力。

因此，如何提供一种解决上述技术问题的方案，是本领域技术人员目前需要解决的问题。

发明内容

有鉴于此，本发明的目的在于提供一种高精度、低延时、低功耗的单机移位寄存器以及一种行驱动电路。其具体方案如下：

一种单机移位寄存器，包括输入模块、时钟控制反向器和交直流驱动输出级，所述输入模块包括第一传输门，所述时钟控制反相器包括第二传输门、反相器和第一电容，所述交直流驱动输出级包括第二电容、第一交流TFT器件、第二交流TFT器件、第一直流TFT模块与第二直流TFT模块，所述第一传输门、所述第二传输门和所述反相器均包括以STT结构连接的两个TFT器件；

其中，第一时钟和正电源分别连接所述第二传输门的控制端和第一端，所述第二传输门的第二端和输入信号端口分别连接所述反相器的控制端和输入端，所述输入信号端口和第二时钟分别连接所述第一传输门的第一端和控制端，所述第一传输门的第二端与所述第二电容的第一端、所述第一交流TFT器件的信号触发极均相连，第三时钟接入所述第一交流TFT器件的第一端，所述第一交流TFT器件的第二端与所述第二电容的第二端、所述第二交流TFT器件的第一端、所述第一直流TFT模块的控制端、第一输出端口均相连，所述反相器的输出端与所述第一电容的第一端、所述第二交流TFT器件的信号触发极、所述第二直流TFT模块的控制端均相连，所述第一电容的第二端与所述第二交流TFT器件的第二端均接于第一负电源，所述第一直流TFT模块的第一端连接所述正电源，所述第一直流TFT模块的第二端与所述第二直流TFT模块的第一端、第二输出端口相连，所述第二直流TFT模块的第二端接入第二负电源；

其中，所述第一时钟、所述第二时钟和所述第三时钟依次发出脉冲，所述第一负电源的电压低于所述第二负电源。

优选的，所述输入模块还包括反馈TFT器件，所述反馈TFT器件的信号触发极、第一端、第二端分别与所述第二电容的第二端、所述第一传输门的平衡点、所述第三时钟相连，其中，所述第一传输门的平衡点为所述第一传输门中两个TFT器件的串联节点。

优选的，所述时钟控制反相器还包括镜像模块，所述镜像模块包括以STT结构连接的两个TFT器件，所述镜像模块的第一端、第二端分别与所述第一电容的第一端、第二端相连，所述镜像模块的控制端与所述第二电容的第二端相连。

优选的，所述第一直流TFT模块和所述第二直流TFT模块均包括三个参数相同、同类端口相连的TFT器件。

优选的，所述单机移位寄存器中应用的TFT器件以AOS材料制成。

优选的，所述单机移位寄存器中应用的TFT器件以IGZO材料制成。

优选的，所述第一时钟、所述第二时钟、所述第三时钟的时钟周期均为60us，所述第一时钟、所述第二时钟、所述第三时钟的时钟摆幅均为-8～10V，所述正电源的电压为10V，所述第一负电源的电压为-8V，所述第二负电源的电压为-6V。

优选的，所述第二输出端口还串联5kΩ电阻和50pF电容作为负载。

相应的，本发明还公开了一种行驱动电路，包括多个依次分布的上述任一项所述单机移位寄存器，其中：

每个所述单机移位寄存器的第二输出端口分别接负载；

第一个所述单机移位寄存器的输入信号端口接***电路的输入信号，其他所述单机移位寄存器的输入信号端口与前一个相邻的所述单机移位寄存器的第一输出端口相连；

第一个所述单机移位寄存器所接的第一时钟、第二时钟、第三时钟为三个由***依次发出的时钟脉冲，其他所述单机移位寄存器所接的第一时钟、第二时钟、第三时钟分别为前一个相邻的所述单机移位寄存器所接的第二时钟、第三时钟、第一时钟。

优选的，所述行驱动电路包括2160个所述单机移位寄存器。

本发明公开了一种单机移位寄存器，包括输入模块、时钟控制反向器和交直流驱动输出级，所述输入模块包括第一传输门，所述时钟控制反相器包括第二传输门、反相器和第一电容，所述交直流驱动输出级包括第二电容、第一交流TFT器件、第二交流TFT器件、第一直流TFT模块与第二直流TFT模块，所述第一传输门、所述第二传输门和所述反相器均包括以STT结构连接的两个TFT器件。由于本发明的单机移位寄存器中具有两个信号输出端口，而且这两个信号输出端口适用两种输出环境，能够满足不同的负载要求，克服了现有技术中交流驱动功耗大和直流驱动速度慢的缺点。相应的，将多个本发明中的单机移位寄存器结合在一起得到行驱动电路具有精度高、延时短、功耗低的特点，而且由于本发明电路以TFT器件为主，可以在玻璃衬底上进行与其他电路一起加工，从而降低了占用面积和加工成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例中一种单机移位寄存器的结构拓扑图；

图2为本发明实施例中一种具体的单机移位寄存器的结构拓扑图；

图3为本发明实施例中一种单机移位寄存器的脉冲波形图；

图4为本发明实施例中一种单机移位寄存器无载时的信号波形图；

图5为本发明实施例中一种单机移位寄存器有载时的信号波形图；

图6为本发明实施例中一种具体的行驱动电路的结构拓扑图；

图7为本发明实施例中一种行驱动电路有载时的信号波形图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种单机移位寄存器，参见图1所示，包括输入模块1、时钟控制反向器2和交直流驱动输出级3，所述输入模块包括第一传输门11，所述时钟控制反相器2包括第二传输门21、反相器22和第一电容23，所述交直流驱动输出级3包括第二电容31、第一交流TFT器件32、第二交流TFT器件33、第一直流TFT模块34与第二直流TFT模块35，所述第一传输门11、所述第二传输门21和所述反相器22均包括以STT结构连接的两个TFT器件；

具体的，两个TFT器件以STT结构连接是指，两个TFT器件串联，同时这两个TFT器件的信号触发极连接作为整体的控制端，也即该控制端为两个TFT器件公共的信号触发极，这样可以提高开关速度和增大充电电流，是TFT器件常用的一种电路结构。

其中，第一时钟CLK1和正电源VDD分别连接所述第二传输门21的控制端和第一端，所述第二传输门21的第二端和输入信号端口IN分别连接所述反相器22的控制端和输入端，所述输入信号端口IN和第二时钟CLK2分别连接所述第一传输门11的第一端和控制端，所述第一传输门11的第二端与所述第二电容31的第一端、所述第一交流TFT器件32的信号触发极均相连，第三时钟CLK3接入所述第一交流TFT器件32的第一端，所述第一交流TFT器件32的第二端与所述第二电容31的第二端、所述第二交流TFT器件33的第一端、所述第一直流TFT模块34的控制端、第一输出端口COUT均相连，所述反相器22的输出端与所述第一电容23的第一端、所述第二交流TFT器件33的信号触发极、所述第二直流TFT模块35的控制端均相连，所述第一电容23的第二端与所述第二交流TFT器件33的第二端均接于第一负电源VSSL，所述第一直流TFT模块34的第一端连接所述正电源VDD，所述第一直流TFT模块34的第二端与所述第二直流TFT模块35的第一端、第二输出端口OUT相连，所述第二直流TFT模块35的第二端接入第二负电源VSS；

其中，所述第一时钟CLK1、所述第二时钟CLK2和所述第三时钟CLK3依次发出脉冲，所述第一负电源VSSL的电压低于所述第二负电源VSS。

可以理解的是，本实施例中的单机移位寄存器，具有两个输出端口，对应了两种不同的输出环境。其中，第一输出端口COUT输出来驱动下一个寄存器的输出信号，第二输出端口OUT是输出来驱动显示阵列该行的OLED的栅极的驱动信号。两种输出环境分别指的是：输出来驱动下一级移位寄存器的输入级和输出来驱动显示阵列里面的该行的OLED阵列，前者负载较小，要求传输速度快，后者的负载较大，保证信号输出即可，对速度要求不高。由于本实施例能够将这两种不同输出要求的信号分别输出，因此又称之为复用式输出。进一步的，多个上述单机移位寄存器，利用两个输出端口进行线路连接，可以得到具有相应特性的行驱动电路，具体细节参照后文中有关行驱动电路的实施例描述。

具体的，本实施例中的电路连接是根据上述输出环境的要求进行设计的，可以看出，能够达到本实施例要求的TFT器件为n型器件。

在交直流驱动输出级3中，第一交流TFT器件32为小尺寸的上拉晶体管，其漏极连接第三时钟CLK3；第一直流TFT模块34为大尺寸的上拉晶体管，其漏极与正电源VDD相连，从而大幅减少了时钟信号的容性负载，降低电路的动态功耗，同时，又利用第二电容31的自举效应，使第一直流TFT模块34的栅极电压能够迅速达到时钟最高正电平。

另外，因为交直流驱动输出级3需要两个反相而且相位差不大的信号来驱动，时钟控制反相器2的工作目的是让交直流驱动输出级3可以正常工作。

本实施例中的时钟控制反相器2能够避免在输出低电平的直流回路造成的功耗，所有TFT器件均以STT连接方式连接，这样有利于提高开关速度和增大充电电流。第二传输门21作为由第一时钟CLK1控制的上拉器件，用于周期性的开放给负载电容充电；反相器22作为下拉器件，用于下拉电位来得到一个低电平；在实际的时钟控制反相器2之中，还可以加入一组反馈STT用来让输出晶体管组在上拉时关断下拉器件来降低功耗和输出晶体管组在下拉时反馈高电平来增加下拉深度。

本发明实施例公开了一种单机移位寄存器，包括输入模块、时钟控制反向器和交直流驱动输出级，所述输入模块包括第一传输门，所述时钟控制反相器包括第二传输门、反相器和第一电容，所述交直流驱动输出级包括第二电容、第一交流TFT器件、第二交流TFT器件、第一直流TFT模块与第二直流TFT模块，所述第一传输门、所述第二传输门和所述反相器均包括以STT结构连接的两个TFT器件。由于本发明的单机移位寄存器中具有两个信号输出端口，而且这两个信号输出端口适用两种输出环境，能够满足不同的负载要求，克服了现有技术中交流驱动功耗大和直流驱动速度慢的缺点。相应的，将多个本发明中的单机移位寄存器结合在一起得到行驱动电路具有精度高、延时短、功耗低的特点，而且由于本发明电路以TFT器件为主，可以在玻璃衬底上进行与其他电路一起加工，从而降低了占用面积和加工成本。

本发明实施例公开了一种具体的单机移位寄存器，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：

所述输入模块1还包括反馈TFT器件，所述反馈TFT器件的信号触发极、第一端、第二端分别与所述第二电容31的第二端、所述第一传输门11的平衡点、第三时钟CLK3相连，其中，所述第一传输门11的平衡点为所述第一传输门11中两个TFT器件的串联节点。

另外，所述时钟控制反相器2还包括镜像模块，所述镜像模块包括以STT结构连接的两个TFT器件，所述镜像模块的第一端、第二端分别与所述第一电容23的第一端、第二端相连，所述镜像模块的控制端与所述第二电容31的第二端相连。

进一步的，所述第一直流TFT模块34和所述第二直流TFT模块35均包括三个参数相同、同类端口相连的TFT器件。

可以理解的是，将上一实施例中图1的电路模块具体为各个器件之间的连线，并添加上文描述中的反馈TFT器件、镜像模块，得到图2的电路拓扑结构。其中，第一传输门11中包括TFT器件M1、M2，反馈TFT器件为M3，第一传输门11的平衡点为串联节点A，第二传输门21中包括TFT器件M4、M5，反相器22中包括TFT器件M6、M7，镜像模块中包括TFT器件M8、M9，第一交流TFT管32又称为M10，同理第二交流TFT管33称为M11，第一电容23称为C1，第二电容31称为C2，第一直流TFT模块34包括三个TFT器件分别为M12、M14、M16，第二直流TFT模块35包括三个TFT器件分别为M13、M15、M17。

相对上一实施例，本实施例中的改进均是为了在实际电路中消除电容噪声、获取更优的信号效果。例如镜像模块的M8和M9，是为了制造出镜像电路来平衡噪声，它能够让输出晶体管组在上拉时关断下拉器件来降低功耗，还能使输出晶体管组在下拉时反馈高电平来增加下拉深度。其中，这里的输出晶体管组指M4～M7。

可以理解的是，M10～M17组成交直流输出级，其中M12、M14、M16和M13、M15、M17均可以等价于一个长宽为三个TFT器件之和的大TFT器件，如图1所示。但是，这么大的器件会带来极大的电容噪声和高频响应衰减等不良效应，故在图2中，OUT端的TFT器件被分为三个。

具体的，下面根据本实施例中图2的电路拓扑结构和图3中的脉冲信号示意图，对单机移位寄存器的工作原理进行详细解释：

(1)高电平输入阶段：

如图3所示，在这个阶段，时钟信号CLK3保持低电平，当输入信号VIN和时钟信号CLK2跳变为高，M1和M2被打开，电容C2开始充电，节点Q电压上升，输出COUT仍然保持低电平，M10仍然被完全关断，与此同时，时钟信号CLK1跳变为低，将M4和M5关断，VDD停止向节点Qb充电，避免了从VDD到VSSL的直流回路，从而使M6和M7被VIN打开时，节点Qb能被迅速下拉到VSSL，因此M11和M13也被关断。

(2)输出驱动阶段：

时钟信号CLK1保持低电平。M4和M5依然保持关断状态。时钟信号CLK2跳变为低电平，关断了输入晶体管M1和M2，切断节点Q与输入信号端口IN的回路，电荷保存在电容C2中，同时，输入信号VIN跳变为低电平，将M6和M7关断，当时钟信号CLK3跳变为高电平时，由于电容C2的自举作用，大大提高了节点Q的节点电压，所以COUT的电压迅速上升到VDD，M8和M9被打开，Qb点继续保持低电平VSSL，M3的打开提高了节点A的电压，M2被完全关断，从而电容C2在发生自举期间电荷得以保持，同时，输出COUT也将堆叠上拉器件M12，M14，M16打开，VDD通过M12，M14，M16输出OUT高电平驱动像素矩阵。

(3)下拉阶段：

在这个阶段，时钟信号CLK2保持低电平，而CLK1跳变为低，由于节点Q保持高电平，晶体管M11保持开态，COUT通过M11迅速下拉，关断M8和M9，并将M12，M14，M16完全关断，切断正电源VDD向输出OUT的充电回路，与此同时，时钟信号CLK1跳变为高电平，打开了M4和M5，使正电源VDD通过M4和M5向Qb点充电，迅速提高了Qb点的电压，将M11和M13打开，维持输出COUT的低电平，并将输出OUT下拉到VSS。

(4)低电平保持阶段：

CLK2跳变为高，打开M1和M2，节点Q通过M1和M2向输入信号端口IN放电，从而使Q点也被下拉到VSSL，在下一个开始信号到来之前，CLK2周期性打开M1和M2，使Q点始终保持VSSL的低电平。另外，由于CLK1周期性打开M4和M5，使VDD能够周期性向电容C1充电，从而保证了节点Qb在整个低电平保持阶段都能保持高电平，使M11和M13，M15，M17处于深度线性区，所以COUT保持VSSL的低电平，将M12完全关断，输出OUT保持稳定的低电平输出。

本发明实施例公开了一种具体的单机移位寄存器，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：

所述单机移位寄存器中应用的TFT器件以AOS材料制成。

可以理解的是，一般的电路都是基于材料和器件的特性设计的，而电路的工作过程必须由特定的材料和器件来执行才能发挥更好的性能。在本发明中，单机移位寄存器中使用的TFT器件需要具有良好的电学性能，而且要使单机移位寄存器工作，满足电路要求的TFT器件只能是n型导电。

进一步的，由于在玻璃衬底上制备的技术已经较为方便和成熟，因此可以选择以AOS材料制备本发明中的所用的TFT器件。

优选的，所述单机移位寄存器中应用的TFT器件以IGZO材料制成。

ITO(铟锡氧化物)，AZO(在ZnO体系中掺杂Al得到的ZnO)和IZO(氧化铟锌)等AOS材料都有应用于制备TFT器件。这些AOS材料在应用于显示技术中时，材料本身的透明度，载流子迁移率，量子效率和制备难易程度等均是选择器件需要考虑的影响因素。其中IGZO是AOS材料之中载流子迁移率比较高的，而且透光率和薄膜材料的力学性能也比较合适，大尺寸制备的技术路线也比较容易实现，所以可以选择IGZO作为该发明的TFT制备材料。

当然也可以改用其他AOS材料，由于材料的电学参数不一样，会让TFT器件参数产生变化，所以要修改电路里面各个TFT的长宽比来实现。但是，这些AOS材料制备材料TFT器件的结构是一样的。也就是说，改用其他AOS材料，而电路设计不需要修改，只需要改变器件的尺寸就可以了。其中，TFT器件的尺寸，也即TFT器件的长宽比，决定了TFT器件的沟道长度和宽度，从而决定了通过TFT器件的电流大小。根据电路设计的具体需求如分辨率、负载、延时等，判断TFT器件的电流要求，然后选择相应的TFT器件的尺寸。

具体的，M1和M2的尺寸相同，M4和M5的尺寸相同，M6和M7的尺寸相同，M12、M14、M16的尺寸相同，M13、M15、M17的尺寸相同。

例如，可以选择将以IGZO材料制成的TFT器件应用到本实施例的单机移位寄存器，其尺寸参数具体如下表：

相应的，还可以对环境参数按照下表进行设置：

也即，所述第一时钟CLK1、所述第二时钟CLK2、所述第三时钟CLK3的时钟周期均为60us，所述第一时钟CLK1、所述第二时钟CLK2、所述第三时钟CLK3的时钟摆幅均为-8～10V，所述正电源VDD的电压为10V，所述第一负电源VSSL的电压为-8V，所述第二负电源VSS的电压为-6V。

其中，所述第二输出端口还串联5kΩ电阻和50pF电容作为负载。

对按照上述参数配置的单机移位寄存器进行无载仿真。无载就是没有加负载，其负载电阻可以看作无穷大，其输出波形应该是一个上升时间极快的波形，几乎是阶跃的，无载情况的仿真是用于验证电路是否是按照所设计的方式来运行。无载情况下的相关信号的波形图如所示，在输入一个脉宽为7us，上升/下降时间为200ns的信号IN之后，可以在无载情况下成功输出COUT信号和OUT信号，其中COUT信号为10V，OUT信号为9V，两个输出信号的摆幅均高于电源电压的80％。

再对该单机移位寄存器进行有载仿真。可以理解的是，有载是输出接有负载的情况，COUT信号的负载是下一级移位寄存器的输入端，其电阻电容等参数是看下一级移位寄存器的输入端的电路结构和器件参数。OUT信号的负载是该行OLED的栅极，4K分辨率一行有4096个OLED的栅极组成，可以看做一个很难驱动的负载。本发明在设计输出级的时候计算所用的负载参数是R＝5kΩ，C＝50pF，该负载参数是4096个OLED栅极的等效值，是由某公司提供的工艺参数计算得到的。有载情况的仿真是用于验证电路在实际工作的时候是否可以正常工作。有载情况下的相关波形参见图5所示，在输入一个脉宽为7us，上升\下降时间为200ns的信号IN之后，可以在有载情况下成功输出COUT信号和OUT信号。

相应的，本发明还公开了一种行驱动电路，包括多个依次分布的上述任一项所述单机移位寄存器，其中：

每个所述单机移位寄存器的第二输出端口分别接负载；

第一个所述单机移位寄存器的输入信号端口接***电路的输入信号，其他所述单机移位寄存器的输入信号端口与前一个相邻的所述单机移位寄存器的第一输出端口相连；

第一个所述单机移位寄存器所接的第一时钟、第二时钟、第三时钟为三个由***依次发出的时钟脉冲，其他所述单机移位寄存器所接的第一时钟、第二时钟、第三时钟分别为前一个相邻的所述单机移位寄存器所接的第二时钟、第三时钟、第一时钟。

图6是以三个单机移位寄存器为例进行连接得到的行驱动电路，但是实际上本实施例中的行驱动电路对于单机移位寄存器的个数，并不要求一定是3的倍数。参见图7所示的一个行驱动电路中的各个OUT信号的仿真波形，该行驱动电路包括12个有负载的单机移位寄存器。

其中，当行驱动电路应用于4k分辨率时，所述行驱动电路包括2160个所述单机移位寄存器。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种单机移位寄存器与行驱动电路进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种单机移位寄存器，其特征在于，包括输入模块、时钟控制反向器和交直流驱动输出级，所述输入模块包括第一传输门，所述时钟控制反相器包括第二传输门、反相器和第一电容，所述交直流驱动输出级包括第二电容、第一交流TFT器件、第二交流TFT器件、第一直流TFT模块与第二直流TFT模块，所述第一传输门、所述第二传输门和所述反相器均包括以STT结构连接的两个TFT器件；

其中，第一时钟和正电源分别连接所述第二传输门的控制端和第一端，所述第二传输门的第二端和输入信号端口分别连接所述反相器的控制端和输入端，所述输入信号端口和第二时钟分别连接所述第一传输门的第一端和控制端，所述第一传输门的第二端与所述第二电容的第一端、所述第一交流TFT器件的信号触发极均相连，第三时钟接入所述第一交流TFT器件的第一端，所述第一交流TFT器件的第二端与所述第二电容的第二端、所述第二交流TFT器件的第一端、所述第一直流TFT模块的控制端、第一输出端口均相连，所述反相器的输出端与所述第一电容的第一端、所述第二交流TFT器件的信号触发极、所述第二直流TFT模块的控制端均相连，所述第一电容的第二端与所述第二交流TFT器件的第二端均接于第一负电源，所述第一直流TFT模块的第一端连接所述正电源，所述第一直流TFT模块的第二端与所述第二直流TFT模块的第一端、第二输出端口相连，所述第二直流TFT模块的第二端接入第二负电源；

其中，所述第一时钟、所述第二时钟和所述第三时钟依次发出脉冲，所述第一负电源的电压低于所述第二负电源。

2.根据权利要求1所述单机移位寄存器，其特征在于，所述输入模块还包括反馈TFT器件，所述反馈TFT器件的信号触发极、第一端、第二端分别与所述第二电容的第二端、所述第一传输门的平衡点、所述第三时钟相连，其中，所述第一传输门的平衡点为所述第一传输门中两个TFT器件的串联节点。

3.根据权利要求2所述单机移位寄存器，其特征在于，所述时钟控制反相器还包括镜像模块，所述镜像模块包括以STT结构连接的两个TFT器件，所述镜像模块的第一端、第二端分别与所述第一电容的第一端、第二端相连，所述镜像模块的控制端与所述第二电容的第二端相连。

4.根据权利要求1至3任一项所述单机移位寄存器，其特征在于，所述第一直流TFT模块和所述第二直流TFT模块均包括三个参数相同、同类端口相连的TFT器件。

5.根据权利要求4所述单机移位寄存器，其特征在于，所述单机移位寄存器中应用的TFT器件以AOS材料制成。

6.根据权利要求5所述单机移位寄存器，其特征在于，所述单机移位寄存器中应用的TFT器件以IGZO材料制成。

7.根据权利要求6所述单机移位寄存器，其特征在于，所述第一时钟、所述第二时钟、所述第三时钟的时钟周期均为60us，所述第一时钟、所述第二时钟、所述第三时钟的时钟摆幅均为-8～10V，所述正电源的电压为10V，所述第一负电源的电压为-8V，所述第二负电源的电压为-6V。

8.根据权利要求7所述单机移位寄存器，其特征在于，所述第二输出端口还串联5kΩ电阻和50pF电容作为负载。

9.一种行驱动电路，其特征在于，包括多个依次分布的如权利要求1至8任一项所述单机移位寄存器，其中：

每个所述单机移位寄存器的第二输出端口分别接负载；

第一个所述单机移位寄存器的输入信号端口接***电路的输入信号，其他所述单机移位寄存器的输入信号端口与前一个相邻的所述单机移位寄存器的第一输出端口相连；

第一个所述单机移位寄存器所接的第一时钟、第二时钟、第三时钟为三个由***依次发出的时钟脉冲，其他所述单机移位寄存器所接的第一时钟、第二时钟、第三时钟分别为前一个相邻的所述单机移位寄存器所接的第二时钟、第三时钟、第一时钟。

10.根据权利要求9所述行驱动电路，其特征在于，所述行驱动电路包括2160个所述单机移位寄存器。

Images