CN108346686A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN108346686A CN108346686A CN201710061165.3A CN201710061165A CN108346686A CN 108346686 A CN108346686 A CN 108346686A CN 201710061165 A CN201710061165 A CN 201710061165A CN 108346686 A CN108346686 A CN 108346686A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- semiconductor substrate
- semiconductor devices
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 274
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000010410 layer Substances 0.000 claims abstract description 267
- 239000000758 substrate Substances 0.000 claims abstract description 162
- 239000011241 protective layer Substances 0.000 claims abstract description 52
- 239000012528 membrane Substances 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 6
- 238000006396 nitration reaction Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 239000003292 glue Substances 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052710 silicon Inorganic materials 0.000 abstract description 28
- 239000010703 silicon Substances 0.000 abstract description 28
- 239000012212 insulator Substances 0.000 abstract description 25
- 238000000151 deposition Methods 0.000 abstract description 6
- 238000005538 encapsulation Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 49
- 150000002500 ions Chemical class 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009933 burial Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法，将具有离子注入层的第一半导体衬底与第二半导体衬底的键合，之后去除所述离子注入层及其远离所述第二半导体衬底一侧的一部分所述第一半导体衬底，在剩余的所述第一半导体衬底薄膜区域内暴露出的表面上形成保护层，然后通过外延与刻蚀以及沉积工艺，在第一半导体衬底上形成厚度不同的平坦化层，最后通过与第三半导体衬底的键合形成半导体器件，由于该半导体器件中绝缘体上硅的掩埋层上的硅层的厚度不同，因此能够集成不同类型的MOSFT器件在同一个绝缘体上硅上，从而提高了半导体器件的性能、缩小了器件的尺寸，并且节省了封装的成本。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件及其制造方法。
背景技术
绝缘体上硅(Silicon-On-Insulator，SOI)，也称绝缘衬底上的硅，在顶层硅和背衬底之间引入一层埋氧化层，是一种具有独特的“硅/绝缘层/硅”三层结构的新型硅基半导体材料。它通过绝缘埋层实现了器件和衬底的全介质隔离。
在SOI上制作的MOSFT(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)器件具有非常有吸引力的性能优势，尤其是在射频开关(RF switch)、功率放大(power amplification)以及管理应用(managementapplications)等方面。
但是不同类型的MOSFT器件需要不同的源极、漏极或阱等结构，因此，需要SOI的埋氧化层上的硅层具有不同的厚度，不同的MOSFT器件形成在具有不同厚度的硅层的SOI上，然后再对不同类型的MOSFT器件进行集成封装。
因此，提供一种具有薄膜与厚膜的绝缘体上硅，不同类型的MOSFT器件可以形成在同一个SOI上，从而在同一SOI上可以集成不同类型的MOSFT器件，由此可以提高半导体器件的性能，节省封装成本，并且可以缩小尺寸。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，集成不同类型的MOSFT器件在同一个SOI上，提高半导体器件的性能。
为实现上述目的，本发明提供一种半导体器件的制造方法，包括以下步骤：
提供一第一半导体衬底，对所述第一半导体衬底的第一表面进行离子注入，在所述第一半导体衬底内部形成离子注入层；
将所述第一半导体衬底的第一表面与一第二半导体衬底的第二表面进行第一次键合；
去除所述离子注入层及其远离所述第二半导体衬底一侧的一部分所述第一半导体衬底；剩余的所述第一半导体衬底包含薄膜区域与厚膜区域；
在剩余的所述第一半导体衬底薄膜区域内暴露出的表面上形成保护层；
在所述第一半导体衬底及所述保护层上形成半导体层；
对所述薄膜区域内的半导体层进行刻蚀，至所述保护层，在所述厚膜区域内的半导体层上形成介质层；
在所述介质层以及保护层上形成平坦化层；
将所述平坦化层与一第三半导体衬底的第三表面进行第二次键合，去除所述第二半导体衬底。
可选的，在进行离子注入之前，在所述第一表面上形成第一键合层；在进行第一键合之前，在所述第二表面上形成第二键合层；在进行第二次键合之前，在所述第三表面上形成第三键合层。
可选的，所述第一键合层、第二键合层与第三键合层均为氧化层。
可选的，所述离子注入中的离子为氢离子。
可选的，通过剥离的方法去除所述离子注入层及其远离所述第二半导体衬底一侧的一部分所述第一半导体衬底。
可选的，在进行剥离时，进行低温退火使注入的氢离子形成气泡令一部分所述第一半导体衬底剥离。
可选的，剥离之后还包括，对所述第一半导体衬底暴露出的表面进行平坦化。
可选的，在剩余的所述第一半导体衬底的薄膜区域内暴露出的表面上形成保护层的步骤包括：
在所述第一半导体衬底暴露出的表面上沉积保护薄膜，在所述保护薄膜上沉积光刻胶；
对所述光刻胶进行曝光与显影，去除所述厚膜区域内的光刻胶；
对所述保护薄膜进行刻蚀，至所述第一半导体衬底。
可选的，所述保护层为氧化层或氮化层。
可选的，通过外延的方法在所述第一半导体衬底及所述保护层上形成半导体层；在所述薄膜区域内形成的半导体层为多晶硅层，在所述厚膜区域内形成的半导体层为单晶硅层。
可选的，所述介质层为氧化层。
可选的，在所述介质层以及保护层上形成平坦化层之后，还包括：对所述平坦化层进行平坦化。
可选的，所述平坦化层为氧化层。
可选的，采用剥离的方法去除所述第二半导体衬底。
相应的，本发明还提供一种半导体器件，包括：
第三半导体衬底，所述第三半导体衬底包括薄膜区域与厚膜区域；
位于所述第三半导体衬底上的平坦化层，位于所述薄膜区域的平坦化层的厚度大于位于所述厚膜区域的平坦化层的厚度；
在厚膜区域，位于所述平坦化层上的介质层以及半导体层；在薄膜区域，位于所述平坦化层上的保护层；所述保护层的上表面与所述半导体层的上表面平齐；
位于所述保护层与所述半导体层上的第一半导体衬底。
可选的，在所述第三半导体衬底与所述平坦化层之间设置有第三键合层。
可选的，所述平坦化层、介质层以及第三键合层均为氧化层；所述保护层为氧化层或氮化层。
可选的，在所述薄膜区域，所述第一半导体衬底的厚度小于等于2000埃；在所述厚膜区域，所述第一半导体衬底与所述半导体层的厚度之和大于2000埃。
与现有技术相比，本发明提供的半导体器件及其制造方法有以下优点：
本发明将具有离子注入层的第一半导体衬底与第二半导体衬底的键合，之后去除所述离子注入层及其远离所述第二半导体衬底一侧的一部分所述第一半导体衬底，在剩余的所述第一半导体衬底薄膜区域内暴露出的表面上形成保护层，然后通过外延与刻蚀以及沉积工艺，在第一半导体衬底上形成厚度不同的平坦化层，最后通过与第三半导体衬底的键合形成半导体器件，由于该半导体器件中绝缘体上硅的掩埋层上的硅层的厚度不同，因此能够集成不同类型的MOSFT器件在同一个绝缘体上硅上，从而提高了半导体器件的性能、缩小了器件的尺寸，并且节省了封装的成本；同时由于能够精确控制离子注入层的深度，因此能够精确的控制绝缘体上硅的掩埋层上的薄膜的厚度，进一步提高了半导体器件的性能。
附图说明
图1为本发明一实施例所提供的半导体器件的制造方法的流程图。
图2～图12为本发明一实施例所提供的半导体器件的制造方法的各步骤结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
本发明提供一种半导体器件的制造方法，包括以下步骤：提供一第一半导体衬底，对所述第一半导体衬底的第一表面进行离子注入，在所述第一半导体衬底内部形成离子注入层；将所述第一半导体衬底的第一表面与一第二半导体衬底的第二表面进行第一次键合；去除所述离子注入层及其远离所述第二半导体衬底一侧的一部分所述第一半导体衬底；剩余的所述第一半导体衬底包含薄膜区域与厚膜区域；在剩余的所述第一半导体衬底薄膜区域内暴露出的表面上形成保护层；在所述第一半导体衬底及所述保护层上形成半导体层；对所述薄膜区域内的半导体层进行刻蚀，至所述保护层，在所述厚膜区域内的半导体层上形成介质层；在所述介质层以及保护层上形成平坦化层；将所述平坦化层与一第三半导体衬底的第三表面进行第二次键合，去除所述第二半导体衬底。
本发明将具有离子注入层的第一半导体衬底与第二半导体衬底的键合，之后去除所述离子注入层及其远离所述第二半导体衬底一侧的一部分所述第一半导体衬底，在剩余的所述第一半导体衬底薄膜区域内暴露出的表面上形成保护层，然后通过外延与刻蚀以及沉积工艺，在第一半导体衬底上形成厚度不同的平坦化层，最后通过与第三半导体衬底的键合形成半导体器件，由于该半导体器件中绝缘体上硅的掩埋层上的硅层的厚度不同，因此能够集成不同类型的MOSFT器件在同一个绝缘体上硅上，从而提高了半导体器件的性能、缩小了器件的尺寸，并且节省了封装的成本；同时由于能够精确控制离子注入层的深度，因此能够精确的控制绝缘体上硅的掩埋层上的薄膜的厚度，进一步提高了半导体器件的性能。
请参考图1，其为本发明一实施例所提供的半导体器件的制造方法的流程图。如图1所示，本发明提供一种半导体器件的制造方法，包括以下步骤：
步骤S01：提供一第一半导体衬底，对所述第一半导体衬底的第一表面进行离子注入，在所述第一半导体衬底内部形成离子注入层；
步骤S02：将所述第一半导体衬底的第一表面与一第二半导体衬底的第二表面进行第一次键合；
步骤S03：去除所述离子注入层及其远离所述第二半导体衬底一侧的一部分所述第一半导体衬底；剩余的所述第一半导体衬底包含薄膜区域与厚膜区域；
步骤S04：在剩余的所述第一半导体衬底薄膜区域内暴露出的表面上形成保护层；
步骤S05：在所述第一半导体衬底及所述保护层上形成半导体层；
步骤S06：对所述薄膜区域内的半导体层进行刻蚀，至所述保护层，在所述厚膜区域内的半导体层上形成介质层；
步骤S07：在所述介质层以及保护层上形成平坦化层；
步骤S08：将所述平坦化层与一第三半导体衬底的第三表面进行第二次键合，去除所述第二半导体衬底。
图2～图12为本发明一实施例所提供的半导体器件的制造方法各步骤的结构示意图，请参考图1所示，并结合图2～图12，详细说明本发明提出的半导体器件的制造方法：
如图2所示，在步骤S01中，提供一第一半导体衬底10，对所述第一半导体衬底的第一表面A进行离子注入，在所述第一半导体衬底10内部形成离子注入层12。
在本实施例中，注入的离子为氢离子；在进行离子注入之前，在所述第一表面A上形成第一键合层11。优选的，所述第一键合层11为氧化层，例如氧化硅层。通过对所述第一半导体衬底10进行热氧化，在第一表面A上形成氧化硅层。在其他实施例中，也可以采用沉积工艺，或本领域技术人员已知的其他工艺形成所述氧化硅层。
在步骤S02中，将所述第一半导体衬底10的第一表面A与一第二半导体衬底20的第二表面B进行第一次键合，如图4所示。
首先，提供一第二半导体衬底20，在所述第二半导体衬底20的第二表面B上形成第二键合层21，如图3所示。优选的，所述第二键合层21为氧化层，例如氧化硅层。
在本实施例中，通过对所述第二半导体衬底20进行热氧化，在第二表面B上形成氧化硅层。在其他实施例中，也可以采用沉积工艺，或本领域技术人员已知的其他工艺形成所述氧化硅层。
然后，将所述第一半导体衬底10的第一表面A与所述第二半导体衬底20的第二表面B进行第一次键合，如图4所示。
在步骤S03中，去除所述离子注入层12及其远离所述第二半导体衬底20一侧的一部分所述第一半导体衬底10；剩余的所述第一半导体衬底10包含薄膜区域100与厚膜区域200，如图5所示。
本实施例中，采用剥离的方法去除所述离子注入层12及其远离所述第二半导体衬底20一侧的一部分所述第一半导体衬底10。从所述离子注入层12进行剥离，将远离所述第一表面A的一部分所述第一半导体衬底10剥离，形成的半导体器件包括：剩余的一部分所述半导体衬底10、第一键合层11、第二键合层21以及第二半导体衬底20，该半导体器件包括薄膜区域与厚膜区域。通过低温退火使所述离子注入层12中注入的氢离子形成气泡，使得远离所述第一表面A的一部分所述第一半导体衬底10剥离。然后对剩余的所述第一半导体衬底10暴露出的表面进行平坦化处理。需要说明的是，在本发明中，所述第一表面A、第二表面B以及后续步骤中的其余表面都只是为了在各步骤中清楚说明所述半导体器件的制造方法，并不包含其他含义。
由此形成的半导体器件为普通的绝缘体上硅，其中顶层硅为剩余的所述第一半导体衬底10，底层硅为所述第二半导体衬底20，中间的掩埋层为所述第一键合层11与第二键合层21。所述半导体器件包括薄膜区域100与厚膜区域200，所述薄膜区域100是指在后续形成的绝缘体上硅中，掩埋层上的硅层的厚度小于等于2000埃，所述厚膜区域200是指在后续形成的绝缘体上硅中，掩埋层上的硅层的厚度大于2000埃。
在步骤S04中，在剩余的所述第一半导体衬底10的薄膜区域100内暴露出的表面上形成保护层31，如图6所示。
本实施例中，所述保护层31为氧化层或氮化层，例如所述保护层31为氧化硅层或氮化硅层。形成所述保护层31的步骤包括：首先，在所述第一半导体衬底10暴露出的表面上沉积保护薄膜，在所述保护薄膜上沉积光刻胶；然后，通过掩模板对所述光刻胶进行曝光与显影，刻蚀所述厚膜区域200内的光刻胶，暴露出厚膜区域200内的所述保护薄膜；最后，对所述保护薄膜进行刻蚀，至所述第一半导体衬底10，在所述薄膜区域100形成保护膜31，之后去除所述光刻胶。
在步骤S05中，在所述第一半导体衬底10及所述保护层31上形成半导体层32，如图7所示。
对所述第一半导体衬底10及所述保护层31进行外延，在薄膜区域100的所述保护层31上形成半导体层32，在厚膜区域200的所述第一半导体衬底10上形成半导体层32。采用外延的方法，形成所述半导体层32，由于所述第一半导体衬底10为单晶硅，在所述厚膜区域200内形成的半导体层32为单晶硅层；由于所述保护层31为氧化硅或氮化硅，在所述薄膜区域100内形成的半导体层32为多晶硅层。
在步骤S06中，对所述薄膜区域100内的半导体层32进行刻蚀，至所述保护层31，在所述厚膜区域200内的半导体层32上形成介质层33，如图8所示。
由于位于所述薄膜区域100的半导体层32与位于所述厚膜区域200的半导体层32的材质不同，直接对所述薄膜区域100内的外研层32进行刻蚀，暴露出所述保护层31。然后，在所述厚膜区域200内的半导体层32上形成介质层33，所述介质层33为氧化层，例如氧化硅层。具体的，对所述厚膜区域200内的半导体层32进行热氧化，在所述半导体层32暴露在外的表面上形成氧化硅层，在其他实施例中，也可以采用其他的方法形成所述氧化硅层。
在步骤S07中，在所述介质层33以及保护层31上形成平坦化层34，如图9所示。在上述形成的半导体器件的表面上沉积平坦化层34，覆盖所述保护层31与所述介质层33，然后对所述平坦化层34进行平坦化处理，使所述平坦化层34具有平滑的上表面。
在步骤S08中，将所述平坦化层34与一第三半导体衬底40的第三表面C进行第二次键合，去除所述第二半导体衬底20，如图12所示。
首先，提供一第三半导体衬底40，在所述第三半导体衬底40的第三表面C上形成第三键合层41，如图10所示。优选的，所述第三键合层41为氧化层，例如氧化硅层。
在本实施例中，通过对所述第三半导体衬底40进行热氧化，在第三表面C上形成氧化硅层。在其他实施例中，也可以采用沉积工艺，或本领域技术人员已知的其他工艺形成所述氧化硅层。
然后，将所述平坦化层34与所述第三键合层41进行第二次键合，如图11所示。
最后，从所述第一半导体衬底10的第一表面A处进行剥离，将所述第二半导体衬底20、第二键合层21以及第一键合层11剥离，如图12所示。
最后还包括高温退火，增加所述平坦化层34与所述第三半导体衬底40之间的键合力度，形成半导体器件，还可以对所述第一半导体衬底10暴露出的表面进行研磨，以调整所述绝缘体上硅的掩埋层上的硅层的厚度。
在最终形成的绝缘体上硅中，顶层硅为第一半导体衬底10、位于所述厚膜区域200内的所述半导体层32，底层硅为所述第三半导体衬底40，中间的掩埋层包括：所述保护层31、第三氧化层33、平坦化层34以及第三键合层41。在所述薄膜区域100内，顶层硅的厚度为所述第一半导体衬底10的厚度，在所述厚膜区域200内，顶层硅的厚度为所述第一半导体衬底10的厚度加上所述半导体层32的厚度，即绝缘体上硅中的掩埋层上方的硅层的厚度不同，具有薄膜与厚膜之分，因此能够集成不同类型的MOSFT器件在同一个绝缘体上硅上，从而提高了半导体器件的性能、缩小了器件的尺寸，并且节省了封装的成本。
同时由于最终的所述第一半导体衬底10的厚度是所述离子注入层12至所述第一半导体衬底10的第一表面的距离决定，即由所述离子注入的深度决定，该离子注入的深度由于由注入离子的能量、注入时间等因素进行控制，因此能够精确的控制绝缘体上硅的掩埋层上的薄膜的厚度，进一步提高了半导体器件的性能。
相应的，本发明还提供一种半导体器件，采用上述半导体器件的制造方法制造，请参考图12所示，本发明提供一种半导体器件，包括：
第三半导体衬底40，所述第三半导体衬底40包括薄膜区域100与厚膜区域200；
位于所述第三半导体衬底40上的第三键合层41；
位于所述第三键合层41上的平坦化层34，位于所述薄膜区域100的平坦化层34的厚度大于位于厚膜区域200的平坦化层34的厚度；
在厚膜区域200，位于所述平坦化层34上的介质层33以及半导体层32；在薄膜区域100，位于所述平坦化层34上的保护层31；所述保护层31的上表面与所述半导体层32的上表面平齐；
位于所述保护层31与所述半导体层32上的第一半导体衬底10。
所述平坦化层34、介质层33以及第三键合层414均为氧化层，例如氧化硅层；所述保护层31为氧化层或氮化层，例如氧化硅层或氮化硅层。
在该绝缘体上硅中，顶层硅为第一半导体衬底10、位于所述厚膜区域200内的所述半导体层32，底层硅为所述第四半导体衬底40，中间的掩埋层包括：所述保护层31、介质层33、平坦化层34以及第三键合层41。在所述薄膜区域100，所述第一半导体衬底10的厚度小于等于2000埃；在所述厚膜区域200，所述第一半导体衬底10与所述半导体层32的厚度之和大于2000埃。
在所述薄膜区域100内，顶层硅的厚度为所述第一半导体衬底10的厚度，在所述厚膜区域200内，顶层硅的厚度为所述第一半导体衬底10的厚度加上所述半导体层32的厚度，即绝缘体上硅中的掩埋层上方的硅层的厚度不同，具有薄膜与厚膜之分，因此能够集成不同类型的MOSFT器件在同一个绝缘体上硅上，从而提高了半导体器件的性能、缩小了器件的尺寸，并且节省了封装的成本。
同时由于最终的所述第一半导体衬底10的厚度是所述离子注入层至所述第一半导体衬底10的第一表面的距离决定，即由所述离子注入的深度决定，该离子注入的深度由于由注入离子的能量、注入时间等因素进行控制，因此能够精确的控制绝缘体上硅的掩埋层上的薄膜的厚度，进一步提高了半导体器件的性能。
需要说明的是，在本实施例中，本发明所提供的半导体器件，采用上述半导体器件的制造方法制造，在其他实施例中，所述半导体器件可以采用其他的制作方法制造，并不局限于本发明所述的半导体器件的制造方法。
综上所述，本发明提供的半导体器件及其制造方法，通过具有离子注入层的第一半导体衬底与第二半导体衬底的键合与剥离，形成具有掩埋层的第三半导体衬底，在第三半导体衬底上形成保护层，然后通过外延与刻蚀以及沉积工艺，在第三半导体衬底上形成厚度不同的平坦化层，最后通过与第四半导体衬底的键合与剥离形成半导体器件，由于该半导体器件中绝缘体上硅的掩埋层上的硅层的厚度不同，因此能够集成不同类型的MOSFT器件在同一个绝缘体上硅上，从而提高了半导体器件的性能、缩小了器件的尺寸，并且节省了封装的成本；同时由于能够精确控制离子注入层的深度，因此能够精确的控制绝缘体上硅的掩埋层上的薄膜的厚度，进一步提高了半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (18)
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：
提供一第一半导体衬底，对所述第一半导体衬底的第一表面进行离子注入，在所述第一半导体衬底内部形成离子注入层；
将所述第一半导体衬底的第一表面与一第二半导体衬底的第二表面进行第一次键合；
去除所述离子注入层及其远离所述第二半导体衬底一侧的一部分所述第一半导体衬底；剩余的所述第一半导体衬底包含薄膜区域与厚膜区域；
在剩余的所述第一半导体衬底薄膜区域内暴露出的表面上形成保护层；
在所述第一半导体衬底及所述保护层上形成半导体层；
对所述薄膜区域内的半导体层进行刻蚀，至所述保护层，在所述厚膜区域内的半导体层上形成介质层；
在所述介质层以及保护层上形成平坦化层；
将所述平坦化层与一第三半导体衬底的第三表面进行第二次键合，去除所述第二半导体衬底。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在进行离子注入之前，在所述第一表面上形成第一键合层；在进行第一键合之前，在所述第二表面上形成第二键合层；在进行第二次键合之前，在所述第三表面上形成第三键合层。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一键合层、第二键合层与第三键合层均为氧化层。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述离子注入中的离子为氢离子。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，通过剥离的方法去除所述离子注入层及其远离所述第二半导体衬底一侧的一部分所述第一半导体衬底。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，在进行剥离时，进行低温退火使注入的氢离子形成气泡令一部分所述第一半导体衬底剥离。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，剥离之后还包括，对所述第一半导体衬底暴露出的表面进行平坦化。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在剩余的所述第一半导体衬底的薄膜区域内暴露出的表面上形成保护层的步骤包括：
在所述第一半导体衬底暴露出的表面上沉积保护薄膜，在所述保护薄膜上沉积光刻胶；
对所述光刻胶进行曝光与显影，去除所述厚膜区域内的光刻胶；
对所述保护薄膜进行刻蚀，至所述第一半导体衬底。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述保护层为氧化层或氮化层。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，通过外延的方法在所述第一半导体衬底及所述保护层上形成半导体层；在所述薄膜区域内形成的半导体层为多晶硅层，在所述厚膜区域内形成的半导体层为单晶硅层。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，所述介质层为氧化层。
12.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述介质层以及保护层上形成平坦化层之后，还包括：对所述平坦化层进行平坦化。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，所述平坦化层为氧化层。
14.如权利要求1所述的半导体器件的制造方法，其特征在于，采用剥离的方法去除所述第二半导体衬底。
15.一种半导体器件，其特征在于，包括：
第三半导体衬底，所述第三半导体衬底包括薄膜区域与厚膜区域；
位于所述第三半导体衬底上的平坦化层，位于所述薄膜区域的平坦化层的厚度大于位于所述厚膜区域的平坦化层的厚度；
在厚膜区域，位于所述平坦化层上的介质层以及半导体层；在薄膜区域，位于所述平坦化层上的保护层；所述保护层的上表面与所述半导体层的上表面平齐；
位于所述保护层与所述半导体层上的第一半导体衬底。
16.如权利要求15所述的半导体器件，其特征在于，在所述第三半导体衬底与所述平坦化层之间设置有第三键合层。
17.如权利要求16所述的半导体器件，其特征在于，所述平坦化层、介质层以及第三键合层均为氧化层；所述保护层为氧化层或氮化层。
18.如权利要求15所述的半导体器件，其特征在于，在所述薄膜区域，所述第一半导体衬底的厚度小于等于2000埃；在所述厚膜区域，所述第一半导体衬底与所述半导体层的厚度之和大于2000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710061165.3A CN108346686B (zh) | 2017-01-25 | 2017-01-25 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710061165.3A CN108346686B (zh) | 2017-01-25 | 2017-01-25 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108346686A true CN108346686A (zh) | 2018-07-31 |
| CN108346686B CN108346686B (zh) | 2021-07-30 |
Family
ID=62963329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710061165.3A Active CN108346686B (zh) | 2017-01-25 | 2017-01-25 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108346686B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117367A (zh) * | 2020-06-30 | 2020-12-22 | 中芯集成电路（宁波）有限公司上海分公司 | 热电堆传感器的制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1396883A3 (en) * | 2002-09-04 | 2005-11-30 | Canon Kabushiki Kaisha | Substrate and manufacturing method therefor |
| CN101399195A (zh) * | 2007-09-26 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 晶圆背面减薄方法 |
| CN101604657A (zh) * | 2009-06-19 | 2009-12-16 | 上海新傲科技股份有限公司 | 制备双埋层绝缘体上硅衬底的方法 |
| CN103633010A (zh) * | 2012-08-28 | 2014-03-12 | 中国科学院上海微***与信息技术研究所 | 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法 |
| CN104701162A (zh) * | 2013-12-06 | 2015-06-10 | 江苏物联网研究发展中心 | 半导体器件、pin二极管和igbt的制作方法 |
| CN104752311A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种绝缘体上硅衬底及其制造方法 |
-
2017
- 2017-01-25 CN CN201710061165.3A patent/CN108346686B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1396883A3 (en) * | 2002-09-04 | 2005-11-30 | Canon Kabushiki Kaisha | Substrate and manufacturing method therefor |
| CN101399195A (zh) * | 2007-09-26 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 晶圆背面减薄方法 |
| CN101604657A (zh) * | 2009-06-19 | 2009-12-16 | 上海新傲科技股份有限公司 | 制备双埋层绝缘体上硅衬底的方法 |
| CN103633010A (zh) * | 2012-08-28 | 2014-03-12 | 中国科学院上海微***与信息技术研究所 | 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法 |
| CN104701162A (zh) * | 2013-12-06 | 2015-06-10 | 江苏物联网研究发展中心 | 半导体器件、pin二极管和igbt的制作方法 |
| CN104752311A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种绝缘体上硅衬底及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117367A (zh) * | 2020-06-30 | 2020-12-22 | 中芯集成电路（宁波）有限公司上海分公司 | 热电堆传感器的制作方法 |
| CN112117367B (zh) * | 2020-06-30 | 2022-10-18 | 中芯集成电路（宁波）有限公司上海分公司 | 热电堆传感器的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108346686B (zh) | 2021-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101175342B1 (ko) | 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체 디바이스 및 그 제조 방법 | |
| US8008205B2 (en) | Methods for producing a semiconductor device having planarization films | |
| US7659178B2 (en) | Semiconductor device structures with reduced junction capacitance and drain induced barrier lowering and methods for fabricating such device structures and for fabricating a semiconductor-on-insulator substrate | |
| US9000555B2 (en) | Electronic device including shallow trench isolation (STI) regions with bottom nitride liner and upper oxide liner and related methods | |
| US20060231873A1 (en) | PLANAR DUAL-GATE FIELD EFFECT TRANSISTORS (FETs) | |
| EP2701187B1 (en) | Electronic Device including Shallow Trench Isolation (STI) Regions with Bottom Oxide Linear and Upper Nitride Liner and Related Methods | |
| WO2018057309A1 (en) | Rf device with reduced substrate coupling | |
| US9466729B1 (en) | Etch stop region based fabrication of bonded semiconductor structures | |
| EP2390907A1 (en) | Trench structure in multilayer wafer | |
| US6617202B2 (en) | Method for fabricating a full depletion type SOI device | |
| US9488776B2 (en) | Method for fabricating silicon photonic waveguides | |
| JP4902362B2 (ja) | 半導体装置の製造方法 | |
| KR20080038535A (ko) | 스택형 반도체 장치의 제조 방법 | |
| JP4328708B2 (ja) | Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造 | |
| CN108346686A (zh) | 半导体器件及其制造方法 | |
| JP2006066591A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| US20200176304A1 (en) | Oxidized cavity structures within and under semiconductor devices | |
| CN108346657A (zh) | 半导体器件及其制造方法 | |
| US8354319B2 (en) | Integrated planar and multiple gate FETs | |
| CN114156183A (zh) | 分离栅功率mos器件及其制造方法 | |
| US10074650B2 (en) | Deep trench isolation for RF devices on SOI | |
| JP2003142694A (ja) | Ｓｏｉデバイスの素子分離方法 | |
| US9349748B2 (en) | Method for forming deep trench isolation for RF devices on SOI | |
| US11348944B2 (en) | Semiconductor wafer with devices having different top layer thicknesses | |
| KR101595931B1 (ko) | 캡슐화된 분리 영역들을 구비한 반도체 장치들 및 관련 가공 방법들 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |