CN108344959B - 一种磁共振成像***的适配器和线圈识别*** - Google Patents

一种磁共振成像***的适配器和线圈识别*** Download PDF

Info

Publication number
CN108344959B
CN108344959B CN201710062727.6A CN201710062727A CN108344959B CN 108344959 B CN108344959 B CN 108344959B CN 201710062727 A CN201710062727 A CN 201710062727A CN 108344959 B CN108344959 B CN 108344959B
Authority
CN
China
Prior art keywords
transistor
socket
adapter
pnp
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710062727.6A
Other languages
English (en)
Other versions
CN108344959A (zh
Inventor
杜述
李文明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Shenzhen Magnetic Resonance Ltd
Original Assignee
Siemens Shenzhen Magnetic Resonance Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Shenzhen Magnetic Resonance Ltd filed Critical Siemens Shenzhen Magnetic Resonance Ltd
Priority to CN201710062727.6A priority Critical patent/CN108344959B/zh
Publication of CN108344959A publication Critical patent/CN108344959A/zh
Application granted granted Critical
Publication of CN108344959B publication Critical patent/CN108344959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
    • G01R33/28—Details of apparatus provided for in groups G01R33/44 - G01R33/64
    • G01R33/32—Excitation or detection systems, e.g. using radio frequency signals
    • G01R33/36—Electrical details, e.g. matching or coupling of the coil to the receiver
    • G01R33/3628—Tuning/matching of the transmit/receive coil
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
    • G01R33/28—Details of apparatus provided for in groups G01R33/44 - G01R33/64
    • G01R33/32—Excitation or detection systems, e.g. using radio frequency signals
    • G01R33/36—Electrical details, e.g. matching or coupling of the coil to the receiver

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)

Abstract

本发明实施方式公开了一种磁共振成像***的适配器和线圈识别***。适配器包括：一插头，当与一***插座连接时触发用于使所述适配器上电的一第一类中断信号；多个插座，用于与多个线圈分别对应连接，当与所述多个线圈中的至少一个线圈连接时触发用于发送所述至少一个线圈的标识信息的一第二类中断信号；中断保持器，与所述多个插座中的每一个插座分别连接，用于保持所述第二类中断信号处于一使能状态。本发明实施方式中，线圈无需指定插座也可以识别线圈。而且，还可以读取适配器的标识信息。

Description

一种磁共振成像***的适配器和线圈识别***
技术领域
本发明涉及磁共振成像技术领域，特别是涉及一种磁共振成像***的适配器和线圈识别***。
背景技术
磁共振(Magnetic Resonance，MR)成像是随着计算机技术、电子电路技术、超导体技术的发展而迅速发展起来的一种生物磁学核自旋成像技术。它利用磁场与射频脉冲使人体组织内进动的氢核(即H+)发生振动产生射频信号，经计算机处理而成像。当把物体放置在磁场中，用适当的电磁波照射它，使之共振，然后分析它释放的电磁波，就可以得知构成这一物体的原子核的位置和种类，据此可以绘制成物体内部的精确立体图像。
在磁共振成像***中，当射频接收线圈接入到***时，需要被***识别后才能工作。通常情况下，***插座只允许接入一个线圈。当***插座数目有限时，可以通过适配器将多个线圈共同连接到一个***插座。
在现有技术中，首次***适配器的线圈需要接入特定的适配器插座，否则后续***适配器的线圈无法被正常识别，这就给用户的使用带来不便。
发明内容
本发明实施方式提出一种磁共振成像***的适配器和线圈识别***。
本发明实施方式的技术方案如下：
一种磁共振成像***的适配器，包括：
一插头，当与一***插座连接时触发用于使所述适配器上电的一第一类中断信号；
多个插座，用于与多个线圈分别对应连接，当与所述多个线圈中的至少一个线圈连接时触发用于发送所述至少一个线圈的标识信息的一第二类中断信号；
一中断保持器，与所述多个插座中的每一个插座分别连接，用于保持所述第二类中断信号处于一使能状态。
在一个实施方式中，还包括：
一寄存器，用于保存所述适配器的一标识信息；
其中所述插头，还用于经由一数据传输总线从所述寄存器读取所述适配器的所述标识信息。
在一个实施方式中，所述多个插座包括一第一插座和一第二插座；
所述中断保持器包括第一NPN型晶体管、第二NPN型晶体管和中断使能线；
其中所述第一NPN型晶体管的一基极通过一第一偏置电阻连接一电源线，所述第一NPN型晶体管的基极还连接所述第二NPN型晶体管的一发射极，所述第一NPN型晶体管的一发射极连接所述第一插座；所述第二NPN型晶体管的一基极通过一第二偏置电阻连接所述电源线，所述第二NPN型晶体管的基极还连接所述第一NPN型晶体管的发射极；所述第二NPN型晶体管的发射极连接所述第二插座；所述第一NPN型晶体管的一集电极与所述第二NPN型晶体管的一集电极连接；所述第一NPN型晶体管的集电极与所述第二NPN型晶体管的集电极通过一第三偏置电阻连接所述电源线；所述中断使能线，与所述第一NPN型晶体管的集电极和第二NPN型晶体管的集电极连接。
在一个实施方式中，所述多个插座包括一第一插座和一第二插座；
所述中断保持器包括第一PNP型晶体管、第二PNP型晶体管和中断使能线；
其中所述第一PNP型晶体管的一基极连接所述第一插座，所述第一PNP型晶体管的一发射极通过一第一偏置电阻连接一电源线，所述第一PNP型晶体管的发射极还连接所述第二PNP型晶体管的一基极；所述第二PNP型晶体管的基极连接所述第二插座，所述第二PNP型晶体管的一发射极通过一第二偏置电阻连接所述电源线，所述第二PNP型晶体管的发射极还连接所述第一PNP型晶体管的基极；所述第一PNP型晶体管的一集电极与所述第二PNP型晶体管的一集电极连接；所述第一PNP型晶体管的集电极与所述第二PNP型晶体管的集电极通过一第三偏置电阻连接所述电源线；所述中断使能线，与所述第一PNP型晶体管的集电极和所述第二PNP型晶体管的集电极连接。
在一个实施方式中，所述多个插座包括一第一插座和一第二插座；
所述中断保持器包括一第一MOS型晶体管、一第二MOS型晶体管和一中断使能线；
其中所述第一MOS型晶体管的一源极连接所述第一插座，所述第一MOS型晶体管的一栅极通过一第一偏置电阻连接一电源线，所述第一MOS型晶体管的栅极还连接所述第二MOS型晶体管的一源极；所述第二MOS型晶体管的源极连接所述第二插座，所述第二MOS型晶体管的一栅极通过一第二偏置电阻连接所述电源线，所述第二MOS型晶体管的栅极还连接所述第一MOS型晶体管的源极；所述第一MOS型晶体管的一漏极与所述第二MOS型晶体管的一漏极连接；所述第一MOS型晶体管的漏极与所述第二MOS型晶体管的漏极通过一第三偏置电阻连接所述电源线；所述中断使能线，与所述第一MOS型晶体管的漏极和第二MOS型晶体管的漏极连接。
在一个实施方式中，所述数据传输总线为一内置集成电路总线或一串行外设接口总线。
一种磁共振成像***的线圈识别***，包括：
一适配器，包括：
一插头，当与一***插座连接时触发用于使所述适配器上电的一第一类中断信号；
多个插座，用于与多个线圈分别对应连接，当与所述多个线圈中的至少一个线圈连接时触发用于发送所述至少一个线圈的标识信息的一第二类中断信号；
一中断保持器，与所述多个插座中的每一个插座分别连接，用于保持所述第二类中断信号处于一使能状态；
所述***插座，用于为所述适配器上电，并获取所述至少一个线圈的标识信息。
在一个实施方式中，所述适配器还包括一寄存器，用于保存所述适配器的一标识信息；
其中所述插头，还用于经由一数据传输总线从所述寄存器读取所述适配器的标识信息。
在一个实施方式中，所述多个插座包括一第一插座和一第二插座；
所述中断保持器包括一第一NPN型晶体管、一第二NPN型晶体管和一中断使能线；其中所述第一NPN型晶体管的一基极通过一第一偏置电阻连接一电源线，所述第一NPN型晶体管的基极还连接所述第二NPN型晶体管的一发射极，所述第一NPN型晶体管的一发射极连接所述第一插座；所述第二NPN型晶体管的一基极通过一第二偏置电阻连接所述电源线，所述第二NPN型晶体管的基极还连接所述第一NPN型晶体管的发射极；所述第二NPN型晶体管的发射极连接所述第二插座；所述第一NPN型晶体管的一集电极与所述第二NPN型晶体管的一集电极连接；所述第一NPN型晶体管的集电极与所述第二NPN型晶体管的集电极通过一第三偏置电阻连接所述电源线；所述中断使能线，与所述第一NPN型晶体管的集电极和第二NPN型晶体管的集电极连接；或
所述中断保持器包括一第一PNP型晶体管、一第二PNP型晶体管和一中断使能线；其中所述第一PNP型晶体管的一基极连接所述第一插座，所述第一PNP型晶体管的一发射极通过一第一偏置电阻连接一电源线，所述第一PNP型晶体管的发射极还连接所述第二PNP型晶体管的一基极；所述第二PNP型晶体管的基极连接所述第二插座，所述第二PNP型晶体管的一发射极通过一第二偏置电阻连接所述电源线，所述第二PNP型晶体管的发射极还连接所述第一PNP型晶体管的基极；所述第一PNP型晶体管的一集电极与所述第二PNP型晶体管的一集电极连接；所述第一PNP型晶体管的集电极与所述第二PNP型晶体管的集电极通过一第三偏置电阻连接所述电源线；所述中断使能线，与所述第一PNP型晶体管的集电极和所述第二PNP型晶体管的集电极连接。
在一个实施方式中，所述多个插座包括一第一插座和一第二插座；
所述中断保持器包括一第一MOS型晶体管、一第二MOS型晶体管和一中断使能线；
其中所述第一MOS型晶体管的一源极连接所述第一插座，所述第一MOS型晶体管的一栅极通过一第一偏置电阻连接一电源线，所述第一MOS型晶体管的栅极还连接所述第二MOS型晶体管的一源极；所述第二MOS型晶体管的源极连接所述第二插座，所述第二MOS型晶体管的一栅极通过一第二偏置电阻连接所述电源线，所述第二MOS型晶体管的栅极还连接所述第一MOS型晶体管的源极；所述第一MOS型晶体管的一漏极与所述第二MOS型晶体管的一漏极连接；所述第一MOS型晶体管的漏极与所述第二MOS型晶体管的漏极通过一第三偏置电阻连接所述电源线；所述中断使能线，与所述第一MOS型晶体管的漏极和第二MOS型晶体管的漏极连接。
从上述技术方案可以看出，在本发明实施方式中，适配器包括插头、多个插座和中断保持器。中断保持器可以在适配器已上电后保持第二类中断信号持续处于使能状态，从而各个插座可以利用第二类中断发送各自接入线圈的标识信息，而无需考虑各自接入适配器的先后顺序。因此，本发明实施方式中线圈无需指定插座即可识别线圈，从而便于用户使用。
另外，本发明实施方式还可以在适配器上电后，进一步读取适配器的标识信息。
附图说明
图1为现有技术中两个线圈通过适配器接入到一个***插座的工作结构示意图。
图2为根据本发明实施方式的适配器的功能模块图。
图3为根据本发明实施方式的适配器的第一示范性结构图。
图4为根据本发明实施方式的适配器的第二示范性结构图。
图5为根据本发明实施方式的适配器的第三示范性结构图。
图6为根据本发明实施方式的适配器的第四示范性结构图。
图7为根据本发明实施方式的适配器的第五示范性结构图。
图8为根据本发明实施方式，多线圈接入同一个***插座的应用的示范性结构图。
具体实施方式
为了使本发明的技术方案及优点更加清楚明白，以下结合附图及实施方式，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以阐述性说明本发明，并不用于限定本发明的保护范围。
为了描述上的简洁和直观，下文通过描述若干代表性的实施方式来对本发明的方案进行阐述。实施方式中大量的细节仅用于帮助理解本发明的方案。但是很明显，本发明的技术方案实现时可以不局限于这些细节。为了避免不必要地模糊了本发明的方案，一些实施方式没有进行细致地描述，而是仅给出了框架。下文中，“包括”是指“包括但不限于”，“根据……”是指“至少根据……，但不限于仅根据……”。由于汉语的语言习惯，下文中没有特别指出一个成分的数量时，意味着该成分可以是一个也可以是多个，或可理解为至少一个。
通常情况下，磁共振***的每个***插座(System Socket)配置有一组数据传输总线(比如，I2C总线)。数据传输总线允许接入多个寄存器，每个寄存器可以通过地址予以区分。因此，从数据传输总线角度而言，一个***插座可以接入多个线圈。当多个线圈通过适配器接入到一个***插座时，一般通过中断来触发线圈与***插座之间的通信。通常情况下，包含两类中断，称为第一类中断和第二类中断。第一类中断主要用于通过***插座为线圈和适配器上电；第二类中断主要用于线圈向***插座发送保存在线圈中的标识信息。
在现有技术中，当第一个线圈接入适配器时，磁共振***需要给第一个线圈和适配器上电，而且读取第一个线圈的识别信息，这属于第一类中断。具体地：当第一个线圈接入适配器时，负责为线圈供电的稳压模块的使能端电平从默认低位拉升到高位，稳压模块输出端产生输出电压从而为线圈供电。而且，当磁共振***检测到使能端电平跳变时，利用通信总线读取第一个线圈的识别信息。当第二个线圈接入适配器时，如果继续触发第一类中断，稳压模块的使能端电平需要从高位降低到低位，导致稳压模块输出端不再产生输出电压，从而无法利用通信总线读取线圈信息。因此，当第二个线圈接入适配器时，为了继续读取保存在第二个线圈中的标识信息，不能再触发第一类中断，而是需要触发第二类中断。当第二个线圈接入适配器时，第二类中断的信号线从默认高电平被拉低到低电平，磁共振***检测到第二类中断的信号线电平跳动后，利用通信总线读取第二个线圈的识别信息。
图1为现有技术中两个线圈通过适配器接入到一个***插座的工作结构示意图。
如图1所示，适配器1的一端连接***插座2，另一端包含第一插座4和第二插座5。第一插座4中包含第一类中断(/int1)线且不包含第二类中断(/int2)线，第二插座包含第一类中断(/int1)线和第二类中断线(/int2)。
为了正确使用适配器1，首先接入适配器1的线圈需要插到第一插座4，而不能插到第二插座5。比如，第一线圈6***到适配器1的第一插座4后，第一类中断触发，控制***3(比如，为病床)通过***插座2为适配器1和第一线圈6上电，适配器1通过I2C总线(如图1所示，I2C总线包含SDA线和SCL线)读取第一线圈6中的标识信息。当第一线圈6***到适配器1的第一插座4后，第一线圈6不能触发第二类中断，否则第二线圈7***第二插座5时第二类中断不会有高低电平的跃变，从而导致无法读取第二线圈7的识别信息。
当第一线圈6***到适配器1的第一插座4后，如果第二线圈7被***到适配器1的第二插座5，可以第二类中断触发，适配器1通过I2C总线读取第二线圈7中的标识信息。
因此，在现有技术中，当两个线圈通过适配器接入***时，需要将线圈按照预定顺序***插座，否则后***的线圈无法被识别。也就是说，首先接入适配器的线圈必须触发第一类中断，后续接入适配器的线圈必须触发第二类中断，才可以实现线圈识别。
另外，当适配器内置包含自身识别信息的寄存器时，现有技术的这种结构也无法读取适配器的识别信息。
在本发明实施方式中，当多个线圈通过适配器同时接入到一个***插座时，线圈可以接入适配器中的任意插座以实现识别，而且还可以进一步识别适配器。
在本发明实施方式中，适配器包括：插头，当与***插座连接时触发用于使适配器上电的第一类中断信号；多个插座，用于与多个线圈分别对应连接，当与多个线圈中的至少一个线圈连接时触发用于发送至少一个线圈的标识信息的第二类中断信号；中断保持器，与多个插座中的每一个插座分别连接，用于保持第二类中断信号处于使能状态。
在一个实施方式中，该适配器还包括寄存器，用于保存适配器的标识信息；其中插头，还用于经由数据传输总线从寄存器读取适配器的标识信息。
下面以适配器至少包含两个插座为例对本发明实施方式的适配器进行说明。
图2为根据本发明实施方式的适配器的功能模块图。
如图2所示，该适配器20包括：
第一插座11，用于当适配器20已上电且与第一线圈21连接时，触发用于发送第一线圈21的标识信息的第一中断信号；
第二插座12，用于当适配器20已上电且与第二线圈22连接时，触发用于发送第二线圈22的标识信息的第二中断信号；
中断保持器13，与第一插座11和第二插座12分别连接，用于在适配器20已上电时保持第一中断信号和第二中断信号处于使能状态。
在这里，第一中断信号和第二中断信号属于同一类型的中断，都属于前述第二类中断，即分别用于发送保存在线圈中的标识信息。可见，由于本发明采用了保持第一中断信号和第二中断信号持续处于使能状态的中断保持器13，第一插座11和第二插座12分别可以利用第二类中断发送各自接入线圈的标识信息，而无需考虑线圈接入适配器的顺序。
在一个实施方式中，适配器还包括：
插头14，用于当与***插座23连接时触发第三中断信号以从***插座23获取电力并为适配器20上电。
在这里，第三中断信号与第一中断信号和第二中断信号不属于同一类型的中断，而是属于前述第一类中断，即用于为适配器20上电。当适配器20上电之后，与适配器连接的线圈(包括第一线圈21和第二线圈22)也可以相应上电。
在一个实施方式中，适配器还包括：寄存器15，用于保存适配器20的标识信息，比如，寄存器15可以实施为可擦可编程只读存储器(Erasable Programmable Read OnlyMemory，EPROM)或带电可擦写可编程只读存储器(Electrically Erasable ProgrammableRead-Only Memory，E2PROM)，等等。
插头14，还用于经由数据传输总线从寄存器15读取适配器的标识信息。具体地，数据传输总线可以实施为I2C总线或串行外设接口(Serial Peripheral interface，SPI)总线，等等。
插头14读取适配器的标识信息之后，可以经由数据传输总线将适配器的标识信息发送到***插座23，***插座23可以将适配器的标识信息发送到磁共振***控制单元等设备中。
因此，在本发明实施方式中，插头14还可以经由数据传输总线从寄存器15中读取适配器20的标识信息。
以上示范性描述了寄存器和数据传输总线的种类，本领域技术人员可以意识到，这种描述仅是示范性的，并不用于限定本发明实施方式的保护范围。
在图2中，以适配器包含两个插座为实例描述了本发明实施方式适配器的具体结构。实际上，本发明实施方式的适配器还可以适用于多于两个插座的情形。
在一个实施方式中，适配器除了包含第一插座11和第二插座12之外，还包括至少一个插座。至少一个插座中的每个插座，用于在适配器20已上电且与各自对应线圈连接时，触发各自中断以发送各自对应线圈的标识信息。相应地，中断保持器13，还与该至少一个插座中的每一个插座连接，还用于在适配器已上电时保持各自中断处于使能状态。
因此，无论适配器中包含多少个插座，中断保持器13通过保持所有插座用于发送各自接入线圈的标识信息的所有中断都处于使能状态，所有线圈都可以独立利用各自中断发送各自接入线圈的标识信息，而无需考虑线圈接入适配器的顺序。
在本发明实施方式中，可以通过多种元器件实施图2中的中断保持器13。
在一个实施方式中，可以利用两个NPN型晶体管实施图2中的中断保持器13。具体地，中断保持器13包括第一NPN型晶体管Q1、第二NPN型晶体管Q2和中断使能线(/int2)；其中第一NPN型晶体管的基极通过第一偏置电阻连接电源线，第一NPN型晶体管的基极还连接第二NPN型晶体管的发射极，第一NPN型晶体管的发射极连接第一插座；第二NPN型晶体管的基极通过第二偏置电阻连接电源线，第二NPN型晶体管的基极还连接第一NPN型晶体管的发射极；第二NPN型晶体管的发射极连接第二插座；第一NPN型晶体管的集电极与第二NPN型晶体管的集电极连接；中断使能线，与所述第一NPN型晶体管的集电极和第二NPN型晶体管的集电极连接；第一NPN型晶体管的集电极与第二NPN型晶体管的集电极通过第三偏置电阻连接电源线。中断使能线，与第一NPN型晶体管的集电极和第二NPN型晶体管的集电极连接。
图3为根据本发明实施方式的适配器的第一示范性结构图。在图3中，利用两个NPN型晶体管实施图2中的中断保持器13。
如图3所示，适配器30包括第一NPN型晶体管Q1、第二NPN型晶体管Q2、中断使能线(/int2)、插头311、第一插座111和第二插座112。
第一NPN型晶体管Q1的基极通过第一偏置电阻Rb1连接电源线(Vcc)，第一NPN型晶体管Q1的基极还连接第二NPN型晶体管Q2的发射极，第一NPN型晶体管Q1的发射极连接第一插座111；第二NPN型晶体管Q2的基极通过第二偏置电阻Rb2连接电源线(Vcc)，第二NPN型晶体管Q2的基极还连接第一NPN型晶体管Q1的发射极；第二NPN型晶体管Q2的发射极连接第二插座112；第一NPN型晶体管Q1的集电极与第二NPN型晶体管Q2的集电极连接；第一NPN型晶体管Q1的集电极与第二NPN型晶体管的集电极Q2通过第三偏置电阻Rc连接电源线(Vcc)。中断使能线(/int2)与第一NPN型晶体管Q1的集电极和第二NPN型晶体管Q2的集电极分别连接。
具体地，在图3中，适配器30包含三个接口，一个接口为接入***插座(SS)的插头311，另两个接口为用于线圈接入的第一插座111和第二插座112。
插头311包含信号线SCL、信号线SDA、第一类中断线/int1、第二类中断线/int2和电源线Vcc，其中信号线SCL和信号线SDA属于I2C总线。第一插座111和第二插座112分别包含信号线SCL、信号线SDA、使能线EN和电源线Vcc。第一类中断线/int1和第二类中断线/int2都可以触发I2C通信，电源线Vcc用于为各种E2PROM供电。信号线SCL和信号线SDA在插头311、第一插座111和第二插座112中都是连通的。电源线Vcc在插头311、第一插座111和第二插座112中都是连通的。
第一NPN型晶体管Q1和第二NPN型晶体管Q2的集电极连接，而且第二类中断线/int2与第一NPN型晶体管Q1和第二NPN型晶体管Q2的集电极分别连接。第一NPN型晶体管Q1和第二NPN型晶体管Q2的集电极和基极分别通过各自偏置电阻连接到电源线Vcc。合适选择电阻Rc、Rb1和Rb2的值使得第一NPN型晶体管Q1和第二NPN型晶体管Q2能够导通。第一NPN型晶体管Q1和第二NPN型晶体管Q2的基极各自与对方的发射极连接。具体为：第一NPN型晶体管Q1的基极与第二NPN型晶体管Q2的发射极连接，第二NPN型晶体管Q2的基极与第一NPN型晶体管Q1的发射极连接。第一NPN型晶体管Q1的发射极与第二NPN型晶体管Q2的发射极分别连接到第一插座111和第二插座112的EN线上。
在第一线圈211和第二线圈212处，信号线EN接低电平。适配器30内部还包含保存有适配器识别信息的E2PROM3，该E2PROM3与I2C总线连接。
当适配器30接入到磁共振***的***插座(SS)时，第一类中断/int 1生效，触发***进行I2C通信，读取适配器30中的E2PROM3的数据，适配器被***识别。
第二类中断/int2的触发通过线圈接入间接实现，可以默认第二类中断/int2是高电平信号。
在适配器30已经接入***情况下，当适配器30的第一插座111和第二插座112都没有接入线圈时，/int2为默认的高电平，没有跳变，不会触发***进行I2C通信。
当适配器30的第一插座111或第二插座112开始有线圈接入时，接入线圈上的I2C通信总线SCL和SDA及电源线Vcc与适配器30的插座上对应的信号线和电源线连通。假设第一线圈211接入到第一插座111，由于晶体管Q1发射极被EN信号线拉到低电平，晶体管Q1饱和导通，Q2截止，第二类中断线/int2上的电平由高跳变到低，触发***进行I2C通信，读取第一线圈211中E2PROM1的标识数据，第一线圈211被识别。
接着，当第二插座112上接入第二线圈212时，由于晶体管Q2发射极被EN信号线拉到低电平，晶体管Q1和晶体管Q2的基极和发射极都为低电平，晶体管Q1和晶体管Q2都截止，第二类中断线/int2上的电平由低又跳变到高，触发***再次进行l2C通信，读取第二线圈212中E2PROM 2的标识数据，第二线圈212被识别。
因此，对于第一线圈211和第二线圈212而言，无论哪一个线圈先接入***都可以实现所有线圈正常识别。
在适配器30没有接入***情况下，当适配器30的两个插座上都分别接入线圈，然后再将适配器30接入***时，由于三个E2PROM(即E2PROM1、E2PRO2和E2PROM3)都挂在I2C总线上了，因此可以一次性地读取这三个E2PROM的数据，线圈和适配器都可以被识别。此时，线圈里的E2PROM和适配器里的E2PROM需要设定不同的地址以被***区分和识别。
在一个实施方式中，可以利用PNP型晶体管实施图2中的中断保持器13。具体地，中断保持器13包括第一PNP型晶体管、第二PNP型晶体管和中断使能线；其中第一PNP型晶体管的基极连接第一插座，第一PNP型晶体管的发射极通过第一偏置电阻连接电源线，第一PNP型晶体管的发射极还连接第二PNP型晶体管的基极；第二PNP型晶体管的基极连接第二插座，第二PNP型晶体管的发射极通过第二偏置电阻连接电源线，第二PNP型晶体管的发射极还连接第一PNP型晶体管的基极；第一PNP型晶体管的集电极与第二PNP型晶体管的集电极连接；第一PNP型晶体管的集电极与第二PNP型晶体管的集电极通过第三偏置电阻连接电源线；中断使能线与第一PNP型晶体管的集电极和第二PNP型晶体管的集电极连接。
图4为根据本发明实施方式的适配器的第二示范性结构图。在图4中，利用两个PNP型晶体管实施图2中的中断保持器13。
如图4所示，适配器40包含三个接口，一个接口是接入***插座(SS)的插头312，另两个接口分别是用于线圈接入的第一插座113和第二插座114。
插头312包含信号线SCL、信号线SDA、第一类中断线/int1、第二类中断线/int2和电源线Vcc，其中信号线SCL和信号线SDA属于I2C总线。第一插座113和第二插座114分别包含信号线SCL、信号线SDA、使能线EN和电源线Vcc。第一类中断线/int1和第二类中断线/int2可以触发I2C通信，电源线Vcc用于为各种E2PROM供电。信号线SCL和信号线SDA在插头312、第一插座113和第二插座114都是连通的。电源线Vcc在插头312、第一插座113和第二插座114中都是连通的。
第一PNP型晶体管Q1和第二PNP型晶体管Q2的集电极连接，而且第二类中断线/int2与第一PNP型晶体管Q1和第二PNP型晶体管Q2的集电极也分别连接。第一PNP型晶体管Q1和第二PNP型晶体管Q2的集电极和发射极分别通过各自的偏置电阻连接到电源线Vcc。合适选择电阻Rc、Rb1和Rb2的值使得第一PNP型晶体管Q1和第二PNP型晶体管Q2能够导通。第一PNP型晶体管Q1和第二PNP型晶体管Q2的基极各自与对方的发射极连接。具体为：第一PNP型晶体管Q1的基极与第二PNP型晶体管Q2的发射极连接，第二PNP型晶体管Q2的基极与第一PNP型晶体管Q1的发射极连接。第一PNP型晶体管Q1的基极与第二PNP型晶体管Q2的基极分别连接到第一插座113和第二插座114的EN线上。
在第一线圈213和第二线圈214处，信号线EN接低电平。适配器40内部还包含有保存有适配器识别信息的E2PROM3，该E2PROM3与I2C总线连接。
当适配器40接入到磁共振***的***插座(SS)时，第一类中断/int 1生效，触发***进行I2C通信，读取适配器40中的E2PROM3的数据，适配器被***识别。
第二类中断/int2的触发通过线圈接入间接实现。默认第二类中断/int2是高电平信号。
在适配器40已经接入***情况下，当适配器40的第一插座113和第二插座114都没有接入线圈时，/int2是默认的高电平，没有跳变，不会触发***进行I2C通信。
当适配器40的第一插座113或第二插座114开始有线圈接入时，接入线圈上的I2C通信总线SCL和SDA以及电源线Vcc与适配器40的插座上对应的信号线和电源线连通。假设第一线圈213接入到适配器第一插座113，由于晶体管Q1基极被EN信号线拉到低电平，晶体管Q1饱和导通，晶体管Q2截止，/int2线上的电平由高跳变到低，触发***进行I2C通信，读取第一线圈213中E2PROM1的标识数据，第一线圈211被识别。
接着，当第二插座114上接入第二线圈214时，由于晶体管Q2基极被EN信号线拉到低电平，晶体管Q1和Q2的基极和发射极都为低电平，晶体管Q1和晶体管Q2都截止，/int2线上的电平由低又跳变到高，触发***再次进行l2C通信，读取第二线圈214中E2PROM 2的标识数据，第二线圈214被识别。
因此，对于第一线圈213和第二线圈214而言，无论哪一个线圈先接入***都可以实现所有线圈正常识别。
在适配器40没有接入***情况下，当适配器40的两个插座都接入线圈，然后再将适配器40接入***时，由于三个E2PROM(即E2PROM1、E2PRO2和E2PROM3)都挂在I2C总线上了，这时可以一次性地读取三个E2PROM的数据，因此线圈和适配器也都被识别。此时，线圈里的E2PROM和适配器里的E2PROM需要设定不同的地址以被***区分和识别。
在一个实施方式中，可以利用MOS管实施图2中的中断保持器13。具体地，中断保持器13包括第一MOS型晶体管、第二MOS型晶体管和中断使能线；其中第一MOS型晶体管的源极连接第一插座，第一MOS型晶体管的栅极通过第一偏置电阻连接电源线，第一MOS型晶体管的栅极还连接第二MOS型晶体管的源极；第二MOS型晶体管的源极连接第二插座，第二MOS型晶体管的栅极通过第二偏置电阻连接电源线，第二MOS型晶体管的栅极还连接第一MOS型晶体管的源极；第一MOS型晶体管的漏极与第二MOS型晶体管的漏极连接；中断使能线，与第一MOS型晶体管的漏极和第二MOS型晶体管的漏极连接；第一MOS型晶体管的漏极与第二MOS型晶体管的漏极通过第三偏置电阻连接电源线。
图5为根据本发明实施方式的适配器的第三示范性结构图。在图5中，利用两个MOS管具体实施图2中的中断保持器13。
如图5所示，适配器50包含三个接口，一个接口是接入***插座(SS)的插头313，另两个接口分别是用于线圈接入的第一插座115和第二插座116。
插头313包含信号线SCL、信号线SDA、第一类中断线/int1、第二类中断线/int2和电源线Vcc，其中信号线SCL和信号线SDA属于I2C总线。第一插座115和第二插座116分别包含信号线SCL、信号线SDA、使能线EN和电源线Vcc。第一类中断线/int1和第二类中断线/int2可以触发I2C通信，电源线Vcc用于为各种E2PROM供电。信号线SCL和信号线SDA在插头313、第一插座115和第二插座116都是连通的。电源线Vcc在插头313、第一插座115和第二插座116中都是连通的。
MOS管Q1和MOS管Q2的漏极连接，同时第二类中断/int2与这两个MOS管的漏极连接。MOS管Q1和MOS管Q2的栅极和漏极通过各自偏置电连接到电源Vcc上。合适选取电阻Rg1、Rg2和Rc的值使MOS管Q1和MOS管Q2可以导通。MOS管Q1和MOS管Q2的源极各自与对方的栅极连接起来，具体为：MOS管Q1的栅极与MOS管Q2的源极连接，MOS管Q2的栅极与MOS管Q1的源极连接。两个MOS管的源极分别连接到第一插座115和第二插座116的EN信号线上。
在第一线圈215和第二线圈216处，信号线EN接低电平。适配器50内部还包含有保存有适配器识别信息的E2PROM3，该E2PROM3与I2C总线连接。
当适配器50接入到磁共振***的***插座(SS)时，第一类中断/int 1生效，触发***进行I2C通信，读取适配器50中的E2PROM3的数据，适配器50被***识别。
第二类中断/int2的触发通过线圈接入间接实现。默认第二类中断/int2是高电平信号。
在适配器50已经接入***情况下，当适配器50的第一插座115和第二插座116都没有接入线圈时，/int2是默认的高电平，没有跳变，不会触发***进行I2C通信。
当适配器50的第一插座115或第二插座116开始有线圈接入时，接入线圈上的I2C通信总线SCL和SDA以及电源线Vcc与适配器50的插座上对应的信号线和电源线连通。假设第一线圈215接入到适配器第一插座115，由于MOS管Q1源极被EN信号线拉到低电平，MOS管Q1饱和导通，MOS管Q2截止，/int2信号线上的电平由高跳变到低，触发***进行I2C通信，读取第一线圈215中E2PROM1的标识数据，第一线圈215被识别。
接着，当第二插座116接入第二线圈216时，由于MOS管Q2源极被EN信号线拉到低电平，晶体管Q1和Q2的栅极和源极都为低电平，MOS管Q1和MOS管Q2都截止，/int2信号线上的电平由低又跳变到高，触发***再次进行l2C通信，读取第二线圈216中E2PROM 2的标识数据，第二线圈216被识别。
因此，对于第一线圈215和第二线圈216而言，无论谁在哪一个插座先接入***都可以实现所有线圈正常识别。
在适配器50没有接入***情况下，当适配器50的两个插座上都接入线圈，然后再将适配器50接入***时，由于三个E2PROM(即E2PROM1、E2PRO2和E2PROM3)都挂在I2C总线上了，这时可以一次读取这三个E2PROM的数据，因此线圈和适配器也都被识别。此时，线圈里的E2PROM和适配器里的E2PROM需要设定不同的地址以被***区分和识别。
以上示范性描述了支持两个线圈识别的适配器。实际上，适配器还可以识别更多数目的线圈。
图6为根据本发明实施方式的适配器的第四示范性结构图。在图6中，图示出支持三个线圈识别的适配器的具体电路实施方式。
如图6所示，适配器60的外部特性包括四个接口，一个是接入***插座(SS)的插头314，另三个是用于线圈接入的第一插座117、第二插座118和第三插座119。
插头314包含信号线SCL、SDA、/int 1和/int2以及电源线Vcc。第一插座117、第二插座118和第三插座119分别包含信号线SCL，信号线SDA、使能线EN以及电源线Vcc。I2C通信总线SCL和SDA在插头314和三个插座分别都是连通的。电源线Vcc在插头314、第一插座117、第二插座118和第三插座11中是连通的。
晶体管Q1和Q2的集电极相互连接，晶体管Q3和Q4的集电极相互连接，同时晶体管Q1和Q2的集电极与晶体管Q3的发射极连接，第二类中断线/int 2与晶体管的Q3和晶体管Q4的集电极连接。
晶体管Q1-Q4的集电极和基极分别通过偏置电阻连接到电源Vcc。合适选取电阻Rc、Rb1、Rb2、Rb3和Rb4的值使晶体管Q1-Q4都可以导通。晶体管Q1和Q2的基极各自与对方的发射极连接，具体为：晶体管Q1的基极与晶体管Q2的发射极连接，晶体管Q2的基极与晶体管Q1的发射极连接。晶体管Q3和晶体管Q4的基极各自与对方的发射极连接，具体为：晶体管Q3的基极与晶体管Q4的发射极连接，晶体管Q4的基极与晶体管Q3的发射极连接。晶体管Q1的发射极连接到第一插座117的EN信号线，晶体管Q2的发射极连接到第二插座118的EN信号线，晶体管Q4的发射极连接到第三插座119的EN信号线。
在线圈217、线圈218和线圈219处，信号线EN接低电平。
适配器60中还包含用于存储适配器识别信息的E2PROM3，E2PROM3直接挂在12C总线上。本实施方式中的晶体管Q1-Q4可以是PNP类型，还可以是N沟道MOS管类型。
以上详细描述了支持2个和3个***线圈的适配器具体结构。实际上，本发明实施方式的适配器可以适用于任意数目的***线圈。
图7为根据本发明实施方式的适配器的第五示范性结构图。
如图7所示，适配器70的外部特性包括n+1个接口，一个接口是接入***(SS)的插头315，另外n个接口为用于线圈接入的N个插座(511、512…..51n)。其中，n为任意的正整数。
插头315包含信号线SCL、SDA、第一类中断线/int 1、第二类中断线/int 2以及电源线Vcc。n个插座(511、512…..51n)分别包含信号线SCL、SDA、EN及电源线Vcc。I2C通信总线(SCL和SDA)在插头315和n个插座(511、512…..51n)中分别都是连通的。电源线Vcc在插头315和n个插座(511、512…..51n)分别是连通的。
晶体管的总个数为(2n-2)个。晶体管Q1和晶体管Q2的集电极相互连接，晶体管Q3和Q4的集电极相互连接…依此类推，晶体管Q(2n-3)与晶体管Q(2n-2)的集电极相互连接。同时，晶体管Ql和晶体管Q2的集电极与晶体管Q3的发射极连接，晶体管Q3和晶体管Q4的集电极与晶体管Q5的发射极连接…依此类推，晶体管Q(2N-5)和Q(2N-4)的集电极与晶体管Q(2N-3)的发射极连接。
第二类中断线/int 2与晶体管的Q(2N-3)和Q(2N-2)的集电极连接起来。晶体管Q1至晶体管Q(2N-1)中的每一个晶体管的集电极和基极分别通过偏置电阻连接到电源Vcc。合适选取电阻值使晶体管Q1至Q(2N-1)中的每一个晶体管都能导通。
晶体管Q1和Q2的基极各自与对方的发射极连接起来，具体为：晶体管Q1的基极与晶体管Q2的发射极连接，晶体管Q2的基极与晶体管Q1的发射极连接。
晶体管Q3和晶体管Q4的基极各自与对方的发射极连接，具体为：晶体管Q3的基极与晶体管Q4的发射极连接，晶体管Q4的基极与晶体管Q3的发射极连接。
依此类推，晶体管Q(2N-3)和晶体管Q(2N-2)的基极各自与对方的发射极连接，具体为：晶体管Q(2N-3)的基极与晶体管Q(2N-2)的发射极连接，晶体管Q(2N-2)的基极与晶体管Q(2N-3)的发射极连接。
晶体管Q1的发射极连接到第一插座311的EN信号线上，晶体管Q2的发射极连接到适配器第二插座312的EN信号线上…，依此类推，晶体管Q(2N-2)的发射极连接到第n插座51n的EN信号线上。
在n个线圈(81，82…8n)处，信号线EN接低电平。适配器70还包括用于存储适配器识别信息的E2PROM，直接挂在I2C总线上。本实施方式方法中的晶体管Q1-Q(2N-2)也可以是PNP类型，还可以是N沟道MOS管类型。
本发明还提出了一种磁共振成像***的线圈识别***。识别***包括适配器和***插座。其中：适配器，包括：插头，用于为适配器上电；至少两个插座，其中每个插座用于在适配器已上电且与各自线圈连接时，触发各自中断以分别向插头发送各自线圈的标识信息；中断保持器，与至少两个插座分别连接，用于在适配器已上电时保持各自中断处于使能状态；***插座，用于为插头提供电力，并从插头获取各自线圈的标识信息。
在一个实施方式中，适配器还包括寄存器，用于保存适配器的标识信息；插头，还用于当与***插座连接时触发中断以从***插座获取电力，并经由数据传输总线从寄存器读取所述适配器的标识信息。
总之，本发明实施方式从线圈识别角度提出一种线圈识别方法和相应实现电路，可以实现多线圈在一组数据传输总线接入时的正常识别，而且对线圈接入顺序没有要求，具有灵活自由的特点。根据本发明设计的适配器有助于实现这样的应用：当多个低通道线圈需要同时接入到***扫描时，可通过适配器将多个线圈接入到一个***插座而不占用其它***插座，从而达到降低成本，优化资源的目的。
举例，一个典型的例子是将两个颈动脉线圈通过适配器接到一个线圈插座上，可以留出另外一个***插座连接腹部线圈阵列。
图8为根据本发明实施方式的多线圈应用示范性结构图。
如图8所示，病床上具有第一***插座90和第二***插座91。第一***插座90与适配器92连接,第一颈动脉线圈93和第二颈动脉线圈94分别通过适配器92与第一***插座90连接；腹部线圈阵列95连接第二***插座91。其中，适配器92可以具有图2-图7中任意适配器的具体结构。
需要说明的是，上述各结构图中不是所有模块都是必须的，可以根据实际的需要忽略某些模块。各模块的划分仅仅是为了便于描述采用的功能上的划分，实际实现时，一个模块可以分由多个模块实现，多个模块的功能也可以由同一个模块实现，这些模块可以位于同一个设备中，也可以位于不同的设备中。
各实施方式中的硬件模块可以以机械方式或电子方式实现。例如，一个硬件模块可以包括专门设计的永久性电路或逻辑器件(如专用处理器，如FPGA或ASIC)用于完成特定的操作。硬件模块也可以包括由软件临时配置的可编程逻辑器件或电路(如包括通用处理器或其它可编程处理器)用于执行特定操作。至于具体采用机械方式，或是采用专用的永久性电路，或是采用临时配置的电路(如由软件进行配置)来实现硬件模块，可以根据成本和时间上的考虑来决定。
综上所述，在本发明实施方式中，适配器包括与第一插座和第二插座分别连接的中断保持器。中断保持器可以在适配器已上电后保持第一中断和第二中断持续处于使能状态，从而第一插座可以利用第一中断发送接入线圈的标识信息，第二插座可以利用第二中断发送接入线圈的标识信息，而无需考虑各自接入适配器的先后顺序。因此，本发明实施方式中线圈无需指定插座即可识别线圈，从而便于用户使用。
另外，本发明实施方式还可以在适配器上电后，进一步读取适配器的标识信息。
以上所述，仅为本发明的较佳实施方式而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种磁共振成像***的适配器，其特征在于，包括：
一插头，当与一***插座连接时触发用于使所述适配器上电的一第一类中断信号；
多个插座，用于与多个线圈分别对应连接，当与所述多个线圈中的至少一个线圈连接时触发用于发送所述至少一个线圈的标识信息的一第二类中断信号；
一中断保持器，与所述多个插座中的每一个插座分别连接，用于保持所述第二类中断信号处于一使能状态。
2.根据权利要求1所述的磁共振成像***的适配器，其特征在于，还包括：
一寄存器，用于保存所述适配器的一标识信息；
其中所述插头，还用于经由一数据传输总线从所述寄存器读取所述适配器的所述标识信息。
3.根据权利要求1所述的磁共振成像***的适配器，其特征在于，
所述多个插座包括一第一插座和一第二插座；
所述中断保持器包括一第一NPN型晶体管、一第二NPN型晶体管和一中断使能线；
其中所述第一NPN型晶体管的一基极通过一第一偏置电阻连接一电源线，所述第一NPN型晶体管的基极还连接所述第二NPN型晶体管的一发射极，所述第一NPN型晶体管的一发射极连接所述第一插座；所述第二NPN型晶体管的一基极通过一第二偏置电阻连接所述电源线，所述第二NPN型晶体管的基极还连接所述第一NPN型晶体管的发射极；所述第二NPN型晶体管的发射极连接所述第二插座；所述第一NPN型晶体管的一集电极与所述第二NPN型晶体管的一集电极连接；所述第一NPN型晶体管的集电极与所述第二NPN型晶体管的集电极通过一第三偏置电阻连接所述电源线；所述中断使能线，与所述第一NPN型晶体管的集电极和第二NPN型晶体管的集电极连接。
4.根据权利要求1所述的磁共振成像***的适配器，其特征在于，
所述多个插座包括一第一插座和一第二插座；
所述中断保持器包括一第一PNP型晶体管、一第二PNP型晶体管和一中断使能线；
其中所述第一PNP型晶体管的一基极连接所述第一插座，所述第一PNP型晶体管的一发射极通过一第一偏置电阻连接一电源线，所述第一PNP型晶体管的发射极还连接所述第二PNP型晶体管的一基极；所述第二PNP型晶体管的基极连接所述第二插座，所述第二PNP型晶体管的一发射极通过一第二偏置电阻连接所述电源线，所述第二PNP型晶体管的发射极还连接所述第一PNP型晶体管的基极；所述第一PNP型晶体管的一集电极与所述第二PNP型晶体管的一集电极连接；所述第一PNP型晶体管的集电极与所述第二PNP型晶体管的集电极通过一第三偏置电阻连接所述电源线；所述中断使能线，与所述第一PNP型晶体管的集电极和所述第二PNP型晶体管的集电极连接。
5.根据权利要求1所述的磁共振成像***的适配器，其特征在于，
所述多个插座包括一第一插座和一第二插座；
所述中断保持器包括一第一MOS型晶体管、一第二MOS型晶体管和一中断使能线；
其中所述第一MOS型晶体管的一源极连接所述第一插座，所述第一MOS型晶体管的一栅极通过一第一偏置电阻连接一电源线，所述第一MOS型晶体管的栅极还连接所述第二MOS型晶体管的一源极；所述第二MOS型晶体管的源极连接所述第二插座，所述第二MOS型晶体管的一栅极通过一第二偏置电阻连接所述电源线，所述第二MOS型晶体管的栅极还连接所述第一MOS型晶体管的源极；所述第一MOS型晶体管的一漏极与所述第二MOS型晶体管的一漏极连接；所述第一MOS型晶体管的漏极与所述第二MOS型晶体管的漏极通过一第三偏置电阻连接所述电源线；所述中断使能线，与所述第一MOS型晶体管的漏极和第二MOS型晶体管的漏极连接。
6.根据权利要求2所述的磁共振成像***的适配器，其特征在于，
所述数据传输总线为一内置集成电路总线或一串行外设接口总线。
7.一种磁共振成像***的线圈识别***，其特征在于，包括：
一适配器，包括：
一插头，当与一***插座连接时触发用于使所述适配器上电的一第一类中断信号；
多个插座，用于与多个线圈分别对应连接，当与所述多个线圈中的至少一个线圈连接时触发用于发送所述至少一个线圈的标识信息的一第二类中断信号；
一中断保持器，与所述多个插座中的每一个插座分别连接，用于保持所述第二类中断信号处于一使能状态；
所述***插座，用于为所述适配器上电，并获取所述至少一个线圈的标识信息。
8.根据权利要求7所述的磁共振成像***的线圈识别***，其特征在于，
所述适配器还包括一寄存器，用于保存所述适配器的一标识信息；
其中所述插头，还用于经由一数据传输总线从所述寄存器读取所述适配器的标识信息。
9.根据权利要求7所述的磁共振成像***的线圈识别***，其特征在于，
所述多个插座包括一第一插座和一第二插座；
所述中断保持器包括一第一NPN型晶体管、一第二NPN型晶体管和一中断使能线；其中所述第一NPN型晶体管的一基极通过一第一偏置电阻连接一电源线，所述第一NPN型晶体管的基极还连接所述第二NPN型晶体管的一发射极，所述第一NPN型晶体管的一发射极连接所述第一插座；所述第二NPN型晶体管的一基极通过一第二偏置电阻连接所述电源线，所述第二NPN型晶体管的基极还连接所述第一NPN型晶体管的发射极；所述第二NPN型晶体管的发射极连接所述第二插座；所述第一NPN型晶体管的一集电极与所述第二NPN型晶体管的一集电极连接；所述第一NPN型晶体管的集电极与所述第二NPN型晶体管的集电极通过一第三偏置电阻连接所述电源线；所述中断使能线，与所述第一NPN型晶体管的集电极和第二NPN型晶体管的集电极连接；或
所述中断保持器包括一第一PNP型晶体管、一第二PNP型晶体管和一中断使能线；其中所述第一PNP型晶体管的一基极连接所述第一插座，所述第一PNP型晶体管的一发射极通过一第一偏置电阻连接一电源线，所述第一PNP型晶体管的发射极还连接所述第二PNP型晶体管的一基极；所述第二PNP型晶体管的基极连接所述第二插座，所述第二PNP型晶体管的一发射极通过一第二偏置电阻连接所述电源线，所述第二PNP型晶体管的发射极还连接所述第一PNP型晶体管的基极；所述第一PNP型晶体管的一集电极与所述第二PNP型晶体管的一集电极连接；所述第一PNP型晶体管的集电极与所述第二PNP型晶体管的集电极通过一第三偏置电阻连接所述电源线；所述中断使能线，与所述第一PNP型晶体管的集电极和所述第二PNP型晶体管的集电极连接。
10.根据权利要求7所述的磁共振成像***的线圈识别***，其特征在于，
所述多个插座包括一第一插座和一第二插座；
所述中断保持器包括一第一MOS型晶体管、一第二MOS型晶体管和一中断使能线；
其中所述第一MOS型晶体管的一源极连接所述第一插座，所述第一MOS型晶体管的一栅极通过一第一偏置电阻连接一电源线，所述第一MOS型晶体管的栅极还连接所述第二MOS型晶体管的一源极；所述第二MOS型晶体管的源极连接所述第二插座，所述第二MOS型晶体管的一栅极通过一第二偏置电阻连接所述电源线，所述第二MOS型晶体管的栅极还连接所述第一MOS型晶体管的源极；所述第一MOS型晶体管的一漏极与所述第二MOS型晶体管的一漏极连接；所述第一MOS型晶体管的漏极与所述第二MOS型晶体管的漏极通过一第三偏置电阻连接所述电源线；所述中断使能线，与所述第一MOS型晶体管的漏极和第二MOS型晶体管的漏极连接。
CN201710062727.6A 2017-01-25 2017-01-25 一种磁共振成像***的适配器和线圈识别*** Active CN108344959B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710062727.6A CN108344959B (zh) 2017-01-25 2017-01-25 一种磁共振成像***的适配器和线圈识别***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710062727.6A CN108344959B (zh) 2017-01-25 2017-01-25 一种磁共振成像***的适配器和线圈识别***

Publications (2)

Publication Number Publication Date
CN108344959A CN108344959A (zh) 2018-07-31
CN108344959B true CN108344959B (zh) 2020-06-26

Family

ID=62962483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710062727.6A Active CN108344959B (zh) 2017-01-25 2017-01-25 一种磁共振成像***的适配器和线圈识别***

Country Status (1)

Country Link
CN (1) CN108344959B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110531289A (zh) * 2019-05-29 2019-12-03 庞厚芬 一种可伸缩式磁共振线圈及磁共振成像装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484246A (zh) * 2002-09-17 2004-03-24 三星电子株式会社 包括有源负载电路的集成电路存储器件及其相关方法
CN101118278A (zh) * 2006-08-03 2008-02-06 西门子（中国）有限公司 在mri***中识别射频信号接收线圈的方法及装置
CN101478067A (zh) * 2008-01-04 2009-07-08 西门子（中国）有限公司 射频开关设备、磁共振成像***和射频信号传输方法
CN102188244A (zh) * 2010-03-10 2011-09-21 西门子公司 局部线圈、磁共振设备及显示局部线圈状态变化的方法
CN102801445A (zh) * 2011-05-26 2012-11-28 索尼公司 高性能电力线通信群***
CN103885011A (zh) * 2012-12-20 2014-06-25 西门子(深圳)磁共振有限公司 一种适配器、线圈和磁共振成像***
CN104502871A (zh) * 2014-12-25 2015-04-08 中国科学院上海高等研究院 一种磁共振局部线圈、局部线圈识别方法及磁共振***
CN105266811A (zh) * 2014-06-18 2016-01-27 西门子公司 用于运行磁共振设备的方法和用于此的磁共振设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484246A (zh) * 2002-09-17 2004-03-24 三星电子株式会社 包括有源负载电路的集成电路存储器件及其相关方法
CN101118278A (zh) * 2006-08-03 2008-02-06 西门子（中国）有限公司 在mri***中识别射频信号接收线圈的方法及装置
CN101478067A (zh) * 2008-01-04 2009-07-08 西门子（中国）有限公司 射频开关设备、磁共振成像***和射频信号传输方法
CN102188244A (zh) * 2010-03-10 2011-09-21 西门子公司 局部线圈、磁共振设备及显示局部线圈状态变化的方法
CN102801445A (zh) * 2011-05-26 2012-11-28 索尼公司 高性能电力线通信群***
CN103885011A (zh) * 2012-12-20 2014-06-25 西门子(深圳)磁共振有限公司 一种适配器、线圈和磁共振成像***
CN105266811A (zh) * 2014-06-18 2016-01-27 西门子公司 用于运行磁共振设备的方法和用于此的磁共振设备
CN104502871A (zh) * 2014-12-25 2015-04-08 中国科学院上海高等研究院 一种磁共振局部线圈、局部线圈识别方法及磁共振***

Also Published As

Publication number Publication date
CN108344959A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
US5793987A (en) Hot plug port adapter with separate PCI local bus and auxiliary bus
US10061739B2 (en) Portable instrument and docking station with divided universal serial bus communication device
CN106571657B (zh) 终端、转换器以及连接转换***和方法
CN103186441B (zh) 切换电路
US20110276734A1 (en) USB Dedicated Charger Identification Circuit
CN103714036B (zh) 支持批量读取校验的i2c多路复用器及控制方法
CN104704445B (zh) 电子装置、通信***以及热拔插控制方法
CN108344959B (zh) 一种磁共振成像***的适配器和线圈识别***
CN218957197U (zh) 一种数据记录装置与车辆
CN110275852A (zh) 电子装置和热插保护电路
US11132144B2 (en) Integrated interface and electronic device
CN211180806U (zh) 基于hdmi接口的调试串口电路、hdmi接口模块及hdmi设备
CN112018534A (zh) 终端设备
CN206387909U (zh) 一种通用型卫星导航接收机测试平台
CN211481395U (zh) 电视机板卡miniLVDS信号检测电路及装置
US6530048B1 (en) I2C test single chip
CN209658964U (zh) 一种qc协议电路
RU119141U1 (ru) Программатор телевизионных микросхем памяти
KR100604161B1 (ko) 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체컴포넌트 테스트 장치
CN110943890A (zh) 一种多接口类型和时序数字设备的自动化测试装置
CN213028084U (zh) 多接口控制设备
CN220457136U (zh) 充电控制电路、芯片及电子设备
CN117851308A (zh) 一种集线电路、集线电路运行方法、pcb和电子设备
CN219162686U (zh) 一种i2c测试控制电路
CN219246061U (zh) 一种基于usb扩展的双屏显示控制电路及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant