CN108333433B - 结电容参数测试电路及其测试方法 - Google Patents
结电容参数测试电路及其测试方法 Download PDFInfo
- Publication number
- CN108333433B CN108333433B CN201810016800.0A CN201810016800A CN108333433B CN 108333433 B CN108333433 B CN 108333433B CN 201810016800 A CN201810016800 A CN 201810016800A CN 108333433 B CN108333433 B CN 108333433B
- Authority
- CN
- China
- Prior art keywords
- switch
- isolation
- voltage
- crosstalk
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种结电容参数测试电路及其测试方法，包括正弦波信号源、隔离开关电路、隔绝串扰开关电路、隔绝高压电容电路、漏极高压电源VDS、栅极源极短路可控制开关S9、电流取样电路A、交流电压取样电路V1和直流电压取样电路V2；本发明实现了Ciss、Coss、Crss参数的成本低、快速度、彻底高压隔离的测试，可以使Ciss、Coss、Crss参数测试的漏极源极电压提升到1000V。
Description
技术领域
本发明涉及半导体测试技术领域，尤其是涉及一种用于解决结电容参数测试过程中的高压串扰问题的结电容参数测试电路及其测试方法。
背景技术
Ciss测试：输入电容测试，Coss测试：输出电容测试，Crss测试：反向电容测试；主要用于半导体中的MOSFET的输出电容以及反向电容测试，测试时需要在MOSFET的漏极与源极之间添加一个高压电源。
功率MOSFET的高速开关测量非常敏感依赖于测试电路上的杂散元件（电容，电感和电阻的阻抗）。其结果是具有相同切换数据的设备却得到了不可解释的不同开关时间。极间电容受栅极处理工艺，如多晶硅掺杂浓度，镀金属，接触电阻等工艺影响，所有这些都影响着高速开关性能。传统参数测试难以表征这些性能，而Ciss、Coss、Crss参数的测试为统一以及筛选提供了一种非常有效的手段。
目前国际上的Ciss、Coss、Crss测试设备主要包括日本的TESEC、JUNO，韩国的STATC，上述公司的Ciss、Coss、Crss测试设备均为独立的测试机，独立进行Ciss、Crss、Coss测试。受限于高压串扰问题以及无法与MOSFET的直流参数测试***相结合，上述公司的在测试Ciss、Coss、Crss参数时，添加的漏极源极电压最高只能到40V；而市面上有较多的MOSFET的Ciss、Coss、Crss的漏极源极电压从几伏特、几十伏特到几百伏特。采用上述设备无法进行超过40V以上的MOSFET的Ciss、Coss、Crss参数测试。
发明内容
本发明的发明目的是为了克服现有Ciss、Coss、Crss测试设备由于高压串扰问题而无法提供较高漏源电压的不足，提供了一种用于解决结电容参数测试过程中的高压串扰问题的结电容参数测试电路及其测试方法。
为了实现上述目的，本发明采用以下技术方案：
一种结电容参数测试电路，包括正弦波信号源、隔离开关电路、隔绝串扰开关电路、隔绝高压电容电路、漏极高压电源VDS、栅极源极短路可控制开关S9、交流电流取样电路A、交流电压取样电路V1和直流电压取样电路V2；正弦波信号源与隔离开关电路电连接，隔离开关电路与隔绝高压电容电路电连接，隔绝高压电容电路与栅极源极短路可控制开关S9电连接，交流电流取样电路A分别与正弦波信号源和隔离开关电连接，交流电压取样电路V1与隔离开关电连接，直流电压取样电路V2和漏极高压电源VDS均与栅极源极短路可控制开关S9电连接，隔绝串扰开关电路分别与隔离开关电路和隔绝高压电容电路电连接。
作为优选，还包括输出电阻R1，隔离开关电路包括隔离开关S2、隔离开关S4、隔离开关S6和隔离开关S8；隔绝高压电容电路包括隔绝高压电容C1、隔绝高压电容C2、隔绝高压电容C3和隔绝高压电容C4；正弦波信号源通过输出电阻R1与隔离开关S2电连接，隔离开关S2、隔离开关S4、隔离开关S6和隔离开关S8分别与隔绝高压电容C1、隔绝高压电容C2、隔绝高压电容C3和隔绝高压电容C4电连接，栅极源极短路可控制开关S9的栅极分别与隔绝高压电容C3和隔绝高压电容C4电连接，栅极源极短路可控制开关S9的漏极分别与隔绝高压电容C1和隔绝高压电容C2电连接。
作为优选，隔绝串扰开关电路包括隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7；隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7一端均接地，隔绝串扰开关S1另一端与隔离开关S2和隔绝高压电容C1的节点电连接，隔绝串扰开关S3另一端与隔离开关S4和隔绝高压电容C2的节点电连接，隔绝串扰开关S5另一端与隔离开关S6和隔绝高压电容C3的节点电连接，隔绝串扰开关S7另一端与隔离开关S8和隔绝高压电容C4的节点电连接。
作为优选，还包括隔离电阻R2和隔离电阻R3；漏极高压电源VDS与隔离电阻R2一端电连接，隔离电阻R2另一端与栅极源极短路可控制开关S9的漏极电连接；漏极高压电源VDS与隔离电阻R3一端电连接，隔离电阻R3另一端与栅极源极短路可控制开关S9的源极电连接。
作为优选，交流电流取样电路A和交流电压取样电路V1的采样频率均为16.0MHz。
作为优选，电压取样电路V2的电压取样范围为0至1000V。
作为优选，漏极高压电源的电压输出范围为0V至1000V。
一种适用于结电容参数测试电路的测试方法，包括如下步骤：
（8-1）控制隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7闭合，控制隔离开关S2、隔离开关S4、隔离开关S6和隔离开关S8断开；
（8-2）控制漏极高压电源VDS输出漏极电压Vds；
（8-3）直流电压取样电路V2每隔1ms取样栅极源极短路可控制开关S9的漏极和源极之间的电压，获得电压取样值；
（8-3-1）若漏极和源极之间的电压取样值≥Vds，转入步骤（8-4）；
（8-3-2）若漏极和源极之间的电压取样值＜Vds，转入步骤（8-3）；
（8-4）控制隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7断开，控制隔离开关S2、隔离开关S4、隔离开关S6和隔离开关S8断开；
（8-5）施加正弦波信号源，交流电流取样电路A获得交流电流值，交流电压取样电路V1获得漏极与栅极之间的交流电压值；利用交流电流值和交流电压值计算Coss参数；
（8-6）控制隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7闭合，控制隔离开关S2、隔离开关S4、隔离开关S6和隔离开关S8断开；
（8-7）控制漏极高压电源VDS输出0V；
（8-8）直流电压取样电路V2每隔1ms取样漏极和源极之间的电压，获得电压取样值；
（8-8-1）若漏极和源极之间的电压取样值≤0.1V，转入步骤（8-9）；
（8-8-2）若漏极和源极之间的电压取样值＞0.1V，则转入步骤（8-8）；
（8-9）控制隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7断开。
本发明通过控制隔绝串扰开关S1、S3、S5、S7，将漏极高压施加在MOSFET的漏极与源极之间。然后正弦波信号源依次通过隔离开关S2、S4、S6、S8，隔绝高压电容C1、C2、C3、C4，施加在待测的MOSFET的漏极与栅极之间，通过高速取样电路取样交流电流、MOSFET漏极与栅极之间的交流电压，最后求解出MOSFET的Coss。
作为优选，正弦波信号源输出信号的频率为1.0MHz。
给漏极源极施加高压时，闭合隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7，阻断了电压串扰回路，解决了高压串扰问题以及漏极源极电压上升速度过慢的问题。
因此，本发明具有如下有益效果：以一种低成本方式解决了Ciss、Coss、Crss参数测试过程中漏极源极高压串扰问题，并且Ciss、Coss、Crss参数测试时的漏极电压由传统设备的40V提升到1000V，可测试绝大多数的MOSFET产品，具有较高的应用价值。
附图说明
图1是本发明解决高压串扰问题的Coss参数测试的一种示意图；
图2是本发明Coss参数测试时的控制开关、漏极高压源、正弦波信号源的一种时序图。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步的描述。
如图1所示的实施例是一种结电容参数测试电路，包括正弦波信号源Sine Wave；第一级隔离开关S2、S4、S6、S8；隔离电容C1、C2、C3、C4；可控制隔绝串扰开关S1、S3、S5、S7；短路开关S9；交流电流采样电路A、交流电压采样电路V1、直流电压采样电路V2；漏极高压电压源VDS。
正弦波信号源Sine Wave的高端与第一级隔离开关S2通过一个输入电阻R1相连接，S2的另一端与隔离电容C1相连接，同时也与隔绝串扰开关S1相连接，S1的另一端连接到地。
C1的另一端连接到待测MOSFET的漏极，交流取样电路V1的高端通过第一级隔离开关S4连接到隔离电容C2、隔绝串扰开关S3，S3的另外一端连接到地。C2的另一端连接到待测MOSFET的漏极。交流取样电路V1的低端通过第一级隔离开关S6连接到第隔离电容C3、隔绝串扰开关S5；S5的另一端接地，C3的另一端连接到待测MOSFET的栅极。栅极与隔离电容C4相连，电容的另一端与隔绝串扰开关S7、第一级隔离开关S8相连。S7的另一端连接到地，S8的另一端与交流电流取样电路A相连。交流电流取样电路另一端与正弦波信号源Sine Wave的低端相连接。
如图2所示，一种结电容参数测试电路的测试方法，包括如下步骤：
步骤100，控制隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7闭合，控制隔离开关S2、隔离开关S4、隔离开关S6、隔离开关S8和隔离开关S9断开；
步骤200，控制漏极高压电源VDS输出漏极电压Vds；
步骤300，直流电压取样电路V2每隔1ms取样漏极和源极之间的电压，获得电压取样值；
步骤310，若漏极和源极之间的电压取样值≥Vds，转入步骤400；
步骤320，若漏极和源极之间的电压取样值＜Vds，转入步骤300；
步骤400，控制隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7断开，控制隔离开关S2、隔离开关S4、隔离开关S6、隔离开关S8和隔离开关S9闭合；
步骤500，施加正弦波信号源，交流电流取样电路A获得交流电流值，交流电压取样电路V1获得漏极与栅极之间的交流电压值；利用交流电流值和交流电压值计算Coss参数；假定交流电流与交流电压分别为：
则Coss计算结果为：
其中
步骤600，控制隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7闭合，控制隔离开关S2、隔离开关S4、隔离开关S6和隔离开关S8断开,控制开关S9断开；
步骤700，漏极高压电压源Vds输出0V；
步骤800，直流电压取样电路V2每隔1ms取样漏极和源极之间的电压，获得电压取样值；
若漏极和源极之间的电压取样值≤0.1V时，转入步骤900；
若漏极和源极之间的电压取样值＞0.1V，则转入步骤（800）；
步骤900，控制隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7断开，输出Coss测试结果。
施加漏极源极高压时，闭合开关S1、S3、S5、S7，阻断了电压串扰回路，解决高压串扰问题以及漏极源极电压上升速度过慢的问题。
Ciss、Crss参数测试可以采用与Coss类似的电路和控制方法进行参数的测试，同样可以解决高压串扰问题。
应理解，本实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
Claims (6)
1.一种结电容参数测试电路，其特征是，包括正弦波信号源、隔离开关电路、隔绝串扰开关电路、隔绝高压电容电路、漏极高压电源VDS、栅极源极短路可控制开关S9、交流电流取样电路A、交流电压取样电路V1和直流电压取样电路V2；正弦波信号源与隔离开关电路电连接，隔离开关电路与隔绝高压电容电路电连接，隔绝高压电容电路与栅极源极短路可控制开关S9电连接，交流电流取样电路A分别与正弦波信号源和隔离开关电连接，交流电压取样电路V1与隔离开关电连接，直流电压取样电路V2和漏极高压电源VDS均与栅极源极短路可控制开关S9电连接，隔绝串扰开关电路分别与隔离开关电路和隔绝高压电容电路电连接；还包括输出电阻R1，隔离开关电路包括隔离开关S2、隔离开关S4、隔离开关S6和隔离开关S8；隔绝高压电容电路包括隔绝高压电容C1、隔绝高压电容C2、隔绝高压电容C3和隔绝高压电容C4；正弦波信号源通过输出电阻R1与隔离开关S2电连接，隔离开关S2、隔离开关S4、隔离开关S6和隔离开关S8分别与隔绝高压电容C1、隔绝高压电容C2、隔绝高压电容C3和隔绝高压电容C4电连接，栅极源极短路可控制开关S9的栅极分别与隔绝高压电容C3和隔绝高压电容C4电连接，栅极源极短路可控制开关S9的漏极分别与隔绝高压电容C1和隔绝高压电容C2电连接；隔绝串扰开关电路包括隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7；隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7一端均接地，隔绝串扰开关S1另一端与隔离开关S2和隔绝高压电容C1的节点电连接，隔绝串扰开关S3另一端与隔离开关S4和隔绝高压电容C2的节点电连接，隔绝串扰开关S5另一端与隔离开关S6和隔绝高压电容C3的节点电连接，隔绝串扰开关S7另一端与隔离开关S8和隔绝高压电容C4的节点电连接；还包括隔离电阻R2和隔离电阻R3；漏极高压电源VDS与隔离电阻R2一端电连接，隔离电阻R2另一端与栅极源极短路可控制开关S9的漏极电连接；漏极高压电源VDS与隔离电阻R3一端电连接，隔离电阻R3另一端与栅极源极短路可控制开关S9的源极电连接。
2.根据权利要求1所述的结电容参数测试电路，其特征是，交流电流取样电路A和交流电压取样电路V1的采样频率均为16.0MHz。
3.根据权利要求1所述的结电容参数测试电路，其特征是，直流电压取样电路V2的电压取样范围为0至1000V。
4.根据权利要求1或2或3所述的结电容参数测试电路，其特征是，漏极高压电源VDS的电压输出范围为0V至1000V。
5.一种适用于权利要求1所述的结电容参数测试电路的测试方法，其特征是，包括如下步骤：
（5-1）控制隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7闭合，控制隔离开关S2、隔离开关S4、隔离开关S6和隔离开关S8断开，控制开关S9断开；
（5-2）控制漏极高压电源VDS输出漏极电压Vds；
（5-3）直流电压取样电路V2每隔1ms取样栅极源极短路可控制开关S9的漏极和源极之间的电压，获得电压取样值；
（5-3-1）若漏极和源极之间的电压取样值≥Vds，转入步骤（5-4）；
（5-3-2）若漏极和源极之间的电压取样值＜Vds，转入步骤（5-3）；
（5-4）控制隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7断开，控制隔离开关S2、隔离开关S4、隔离开关S6和隔离开关S8闭合，控制开关S9闭合；
（5-5）施加正弦波信号源，交流电流取样电路A获得交流电流值，交流电压取样电路V1获得漏极与栅极之间的交流电压值；利用交流电流值和交流电压值计算Coss参数；
（5-6）控制隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7闭合，控制隔离开关S2、隔离开关S4、隔离开关S6和隔离开关S8断开，控制开关S9断开；
（5-7）控制漏极高压电源VDS输出0V；
（5-8）直流电压取样电路V2每隔1ms取样漏极和源极之间的电压，获得电压取样值；
（5-5-1）若漏极和源极之间的电压取样值≤0.1V，转入步骤（5-9）；
（5-5-2）若漏极和源极之间的电压取样值＞0.1V，则转入步骤（5-8）；
（5-9）控制隔绝串扰开关S1、隔绝串扰开关S3、隔绝串扰开关S5和隔绝串扰开关S7断开。
6.根据权利要求5所述的结电容参数测试电路的测试方法，其特征是，正弦波信号源输出信号的频率为1.0MHz。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810016800.0A CN108333433B (zh) | 2018-01-08 | 2018-01-08 | 结电容参数测试电路及其测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810016800.0A CN108333433B (zh) | 2018-01-08 | 2018-01-08 | 结电容参数测试电路及其测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108333433A CN108333433A (zh) | 2018-07-27 |
| CN108333433B true CN108333433B (zh) | 2020-05-05 |
Family
ID=62924039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810016800.0A Active CN108333433B (zh) | 2018-01-08 | 2018-01-08 | 结电容参数测试电路及其测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108333433B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110763972B (zh) * | 2019-10-31 | 2021-10-15 | 上海华力集成电路制造有限公司 | Mosfet的阈值电压的测量方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5309446A (en) * | 1990-07-31 | 1994-05-03 | Texas Instruments Incorporated | Test validation method for a semiconductor memory device |
| CN202141762U (zh) * | 2011-06-27 | 2012-02-08 | 中国科学院微电子研究所 | 一种功率半导体器件结电容测试装置 |
| CN102735942A (zh) * | 2012-06-29 | 2012-10-17 | 中国科学院电工研究所 | 功率半导体器件寄生电容测试装置 |
| CN202854239U (zh) * | 2012-09-21 | 2013-04-03 | 中国科学院微电子研究所 | 一种用于130mm功率器件的结电容测试电路及装置 |
| CN202903894U (zh) * | 2012-09-26 | 2013-04-24 | 中国科学院微电子研究所 | 一种用于62mm功率器件的结电容测试电路及装置 |
| CN203037746U (zh) * | 2013-01-17 | 2013-07-03 | 江苏物联网研究发展中心 | 用于两单元73毫米功率器件模块电容的测试装置 |
| CN108233684A (zh) * | 2018-01-22 | 2018-06-29 | 深圳青铜剑科技股份有限公司 | 一种SiC MOSFET的栅极串扰抑制电路及驱动电路 |
-
2018
- 2018-01-08 CN CN201810016800.0A patent/CN108333433B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5309446A (en) * | 1990-07-31 | 1994-05-03 | Texas Instruments Incorporated | Test validation method for a semiconductor memory device |
| CN202141762U (zh) * | 2011-06-27 | 2012-02-08 | 中国科学院微电子研究所 | 一种功率半导体器件结电容测试装置 |
| CN102735942A (zh) * | 2012-06-29 | 2012-10-17 | 中国科学院电工研究所 | 功率半导体器件寄生电容测试装置 |
| CN202854239U (zh) * | 2012-09-21 | 2013-04-03 | 中国科学院微电子研究所 | 一种用于130mm功率器件的结电容测试电路及装置 |
| CN202903894U (zh) * | 2012-09-26 | 2013-04-24 | 中国科学院微电子研究所 | 一种用于62mm功率器件的结电容测试电路及装置 |
| CN203037746U (zh) * | 2013-01-17 | 2013-07-03 | 江苏物联网研究发展中心 | 用于两单元73毫米功率器件模块电容的测试装置 |
| CN108233684A (zh) * | 2018-01-22 | 2018-06-29 | 深圳青铜剑科技股份有限公司 | 一种SiC MOSFET的栅极串扰抑制电路及驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108333433A (zh) | 2018-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Darabi et al. | Noise in RF-CMOS mixers: A simple physical model | |
| US7969203B1 (en) | Switch-body PMOS switch with switch-body dummies | |
| CN103837731B (zh) | 用于测量晶体管的特性的电压检测电路和方法 | |
| Chehrazi et al. | Noise in passive FET mixers: A simple physical model | |
| Bahubalindrun et al. | InGaZnO TFT behavioral model for IC design | |
| CN108333433B (zh) | 结电容参数测试电路及其测试方法 | |
| CN107039299B (zh) | Mos管参数退化电路和mos管参数退化预警电路 | |
| Fayomi et al. | Design and characterization of low-voltage analog switch without the need for clock boosting | |
| Lechuga et al. | Built-in dynamic current sensor for hard-to-detect faults in mixed-signal ICs | |
| US20110148473A1 (en) | Switch-body pmos switch with switch-body dummies | |
| Wu et al. | An improved small-signal equivalent circuit model considering channel current magnetic effect | |
| EP2330741A2 (en) | Switch-body PMOS switch with switch-body dummies | |
| Mao et al. | Integrated MOS analog delay line | |
| Erkan et al. | Current-mode full-wave rectifier circuits using current differencing buffered amplifier | |
| Webster et al. | Effect of model derivative discontinuities on cold FET distortion simulations | |
| Bernat et al. | Towards the determination of GaN HEMT large signal model parameters by Time Domain Reflectometry method | |
| CN213780275U (zh) | 一种氮化镓器件电流崩塌测试装置 | |
| Iizuka et al. | A Unified Analysis of the Signal Transfer Characteristics of a Single-Path FET-RC Circuit | |
| Wentzel et al. | A simplified switch-based GaN HEMT model for RF switch-mode amplifiers | |
| Masuhara et al. | Development of an Accurate SPICE Model for a new 1.2-kV SiC-MOSFET device | |
| CN115656765B (zh) | 一种场效应管晶圆的阻抗测试电路 | |
| Rahman et al. | High Resolution Dynamic R DS (on) Measurement of GaNFET using Active V DS (on) Measurement Clamp Circuit | |
| Hafdallah et al. | Feasibility of picosecond electrical sampling using GaAs FET | |
| Pu et al. | Harmonic distortion of the four-terminal MOSFET in non-quasistatic operation | |
| CN116486864A (zh) | 晶体管中非线性电容的去嵌方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |