CN108319324A - 一种电源噪声非敏感的电流镜电路、芯片及通信终端 - Google Patents

一种电源噪声非敏感的电流镜电路、芯片及通信终端 Download PDF

Info

Publication number
CN108319324A
CN108319324A CN201810243040.7A CN201810243040A CN108319324A CN 108319324 A CN108319324 A CN 108319324A CN 201810243040 A CN201810243040 A CN 201810243040A CN 108319324 A CN108319324 A CN 108319324A
Authority
CN
China
Prior art keywords
current
current unit
pmos transistor
nmos transistor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810243040.7A
Other languages
English (en)
Other versions
CN108319324B (zh
Inventor
林升
白云芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wei Jiechuan Rump Electron Technology Co Ltd
Original Assignee
Shanghai Wei Jiechuan Rump Electron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wei Jiechuan Rump Electron Technology Co Ltd filed Critical Shanghai Wei Jiechuan Rump Electron Technology Co Ltd
Priority to CN201810243040.7A priority Critical patent/CN108319324B/zh
Publication of CN108319324A publication Critical patent/CN108319324A/zh
Application granted granted Critical
Publication of CN108319324B publication Critical patent/CN108319324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种电源噪声非敏感的电流镜电路、芯片及通信终端。该电流镜电路包括输入电流单元，该输入电流单元并联一个或多个输出电流单元；根据预先设置输入电流单元的输入电流和输出电流单元输出的与输入电流对应的镜像电流的比值，通过输入电流单元控制输出电流单元输出与输入电流对应的镜像电流，并消除镜像电流中由电源引入的噪声成分，使得本电流镜电路不受电源高频噪声的影响，从而实现其对电源噪声非敏感的特性。

Description

一种电源噪声非敏感的电流镜电路、芯片及通信终端
技术领域
本发明涉及一种电流镜电路，尤其涉及一种电源噪声非敏感的电流镜电路，同时也涉及包括该电流镜电路的集成电路芯片及相应的通信终端，属于模拟集成电路技术领域。
背景技术
电流镜电路是通过晶体管实现对某一电流的镜像，镜像的电流是对输入电流的精确复制，即每一个输出电流的方向均与输入电流方向相同并且大小与输入电流大小成一定比例。因此，电流镜电路是模拟集成电路中最基本的单元。利用电流镜电路可以构成电流模式的基本模块电路，如电流模式传输器、微分器、积分器等，也可以构成电流模式集成电路，如连续时间滤波器、A/D转换器等。
但是，在传统的电流镜电路中普遍存在一个问题，那就是镜像产生的电流中会包含输入电流中没有的噪声成分。例如，电源中的高频噪声成分会造成该噪声成分，而电源中的高频噪声在集成电路尤其是混合信号集成电路中是广泛存在的。
如图1所示，在传统的电流镜电路中，位于虚线右侧的三路镜像电流，在不考虑噪声因素时，输出电流Iout1～Iout3与输入电流Iin方向相同，大小与Iin的电流大小成某一固定比例。但是，当考虑电源电压VDD中的高频噪声成分时，输出电流Iout1～Iout3中均会被引入相同的噪声成分。
发明内容
本发明所要解决的首要技术问题在于提供一种电源噪声非敏感的电流镜电路。
本发明所要解决的另一技术问题在于提供一种包括该电流镜电路的集成电路芯片及相应的通信终端。
为实现上述发明目的，本发明采用下述的技术方案：
根据本发明实施例的第一方面，提供一种电源噪声非敏感的电流镜电路，包括输入电流单元，所述输入电流单元并联一个或多个输出电流单元；
根据预先设置所述输入电流单元的输入电流和所述输出电流单元输出的与所述输入电流对应的镜像电流的比值，通过所述输入电流单元控制所述输出电流单元输出与所述输入电流对应的镜像电流，并消除所述镜像电流中由电源引入的噪声成分。
其中较优地，所述输入电流单元包括第一PMOS晶体管、第二PMOS晶体管和第一NMOS晶体管；所述第一PMOS晶体管与所述第二PMOS晶体管的源极分别连接电源，所述第一PMOS晶体管的栅极和漏极连接，并连接到偏置电流源上，所述第一PMOS晶体管与所述第二PMOS晶体管的栅极连接在一起组成所述输入电流单元的P型栅极电压端；所述第二PMOS晶体管的漏极与所述第一NMOS晶体管的漏极连接，所述第一NMOS晶体管的漏极和栅极连接在一起组成所述输入电流单元的N型栅极电压端，所述N型栅极电压端与输入电路连接，所述第一NMOS晶体管的源极接地。
其中较优地，所述输出电流单元包括第三PMOS晶体管和第二NMOS晶体管；所述第三PMOS晶体管的源极连接电源，所述第三PMOS晶体管的漏极分别与所述第二NMOS晶体管的漏极和输出电路连接，所述第三PMOS晶体管的栅极为所述输出电流单元的P型栅极电压端；所述第二NMOS晶体管的源极接地，所述第二NMOS晶体管的栅极为所述输出电流单元的N型栅极电压端；所述输出电流单元的P型栅极电压端与所述输入电流单元的P型栅极电压端连接，所述输出电流单元的N型栅极电压端与所述输入电流单元的N型栅极电压端连接。
其中较优地，所述输入电流单元包括第三NMOS晶体管、第四NMOS晶体管和第四PMOS晶体管；所述第三NMOS晶体管与所述第四NMOS晶体管的漏极分别与连接电源，所述第三NMOS晶体管的栅极和漏极连接，所述第三NMOS晶体管的源极连接到偏置电流源上，所述第三NMOS晶体管与所述第四NMOS晶体管的栅极连接在一起组成所述输入电流单元的N型栅极电压端；所述第四NMOS晶体管的源极与所述第四PMOS晶体管的源极连接，所述第四PMOS晶体管的栅极与源极连接在一起组成所述输入电流单元的P型栅极电压端，所述P型栅极电压端与输入电路连接，所述第四PMOS晶体管的漏极接地。
其中较优地，所述输出电流单元包括第五NMOS晶体管与第五PMOS晶体管；所述第五NMOS晶体管的漏极连接电源，所述第五NMOS晶体管的源极分别与所述第五PMOS晶体管的源极和输出电路连接，所述第五NMOS晶体管的栅极为所述输出电流单元的N型栅极电压端；所述第五PMOS晶体管的漏极接地，所述第五PMOS晶体管的栅极为所述输出电流单元的P型栅极电压端；所述输出电流单元的N型栅极电压端与所述输入电流单元的N型栅极电压端连接，所述输出电流单元的P型栅极电压端与所述输入电流单元的P型栅极电压端连接。
其中较优地，每个所述输出电流单元输出的镜像电流部分或全部并联流入所述输出电路中，使得流入所述输出电路中的总的镜像电流是所述输入电流n倍，其中n为正整数。
其中较优地，所述输入电流单元中的NMOS晶体管的尺寸比例与所述输出电流单元中的NMOS晶体管的尺寸比例相同，所述输入电流单元中的PMOS晶体管的尺寸比例与所述输出电流单元中的PMOS晶体管的尺寸比例相同。
根据本发明实施例的第二方面，提供一种集成电路芯片，包括上述电源噪声非敏感的电流镜电路。
根据本发明实施例的第三方面，提供一种通信终端，包括上述电源噪声非敏感的电流镜电路。
本发明所提供的电源噪声非敏感的电流镜电路，将输入电流单元并联一个或多个输出电流单元，并通过输入电流单元消除电流输出单元输出的与输入电流对应的镜像电流中由电源引入的噪声成分，使得本电流镜电路不受电源高频噪声的影响，从而实现其对电源噪声非敏感的特性。
附图说明
图1为传统的电流镜电路的原理图；
图2为本发明所提供的电源噪声非敏感的电流镜电路的原理图；
图3为图2所示的电源噪声非敏感的电流镜电路的具体设计实例图。
图4为本发明所提供的另一种电源噪声非敏感的电流镜电路的实施例示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容做进一步的详细说明。
如图2～图4所示，本发明所提供的电源噪声非敏感的电流镜电路包括输入电流单元1，该输入电流单元1并联一个或多个输出电流单元2。根据预先设置输入电流单元1的输入电流和与该输入电流对应的输出电流单元2输出的镜像电流的比值，通过输入电流单元1控制输出电流单元2输出与输入电流对应的镜像电流，并消除输出电流单元2输出的镜像电流中由电源引入的噪声成分，使得本电流镜电路不会受到电源高频噪声的影响，从而实现其对电源噪声非敏感的特性。
在本发明的一个实施例中，如图2所示，输入电流单元1包括第一PMOS晶体管M1、第二PMOS晶体管M2和第一NMOS晶体管M4；其中，第一PMOS晶体管M1与第二PMOS晶体管M2的源极分别连接电源VDD；第一PMOS晶体管M1的栅极和漏极连接，并连接到偏置电流源IS上；第一PMOS晶体管M1与第二PMOS晶体管M2的栅极连接在一起组成输入电流单元1的P型栅极电压端；第二PMOS晶体管M2的漏极与第一NMOS晶体管M4的漏极连接，第一NMOS晶体管M4的漏极和栅极连接在一起组成输入电流单元1的N型栅极电压端，该N型栅极电压端与输入电路3连接，第一NMOS晶体管M4的源极接地。
当某一参考支路的电流从输入电流单元1的P型栅极电压端流入，形成输入电流Iin,该输入电流Iin分别流入输入电路3和输入电流单元1的N型栅极电压端；由于电源电压VDD为第一PMOS晶体管M1提供直流偏置，因此形成偏置电流IS，偏置电流IS的大小由第一PMOS晶体管M1的器件参数决定，在第一PMOS晶体管M1的器件参数不变的情况下，偏置电流IS是一个确定值。该偏置电流IS从输入电流单元1的P型栅极电压端流入到第二PMOS晶体管M2中，当电源电压VDD中存在高频噪声时，会产生噪声成分In流入到第二PMOS晶体管M2中，从而形成了基准电流Ir，该基准电流Ir可以表示为：
Ir＝IS+In (1)
该基准电流Ir流入到输入电流单元1的N型栅极电压端，因此，第一NMOS晶体管M4中流向地的电流Id可以表示为：
Id＝Ir－Iin (2)
将公式(1)带入到公式(2)中，得到：
Id＝IS+In－Iin (3)
如图2所示，输出电流单元2包括第三PMOS晶体管M3和第二NMOS晶体管M5；其中，第三PMOS晶体管M3的源极连接电源VDD，第三PMOS晶体管M3的漏极分别与第二NMOS晶体管M5的漏极和输出电路4连接，第三PMOS晶体管M3的栅极为输出电流单元2的P型栅极电压端；第二NMOS晶体管M5的源极接地，第二NMOS晶体管M5的栅极为输出电流单元2的N型栅极电压端；输出电流单元2的P型栅极电压端与输入电流单元1的P型栅极电压端连接，即第三PMOS晶体管M3的栅极与第二PMOS晶体管M2的栅极连接；输出电流单元2的N型栅极电压端与输入电流单元1的N型栅极电压端连接，即第二NMOS晶体管M5的栅极与第一NMOS晶体管M4的栅极连接。并且，输入电流单元1和输出电流单元2中的PMOS晶体管的尺寸比例和NMOS晶体管的尺寸比例一样，即输入电流单元1中的每个PMOS晶体管的尺寸与输出电流单元2中的每个PMOS晶体管的尺寸相同，输入电流单元1中的NMOS晶体管的尺寸与输出电流单元2中的NMOS晶体管的尺寸相同。
当某一参考支路的电流从输入电流单元1的P型栅极电压端流入，形成输入电流Iin时，该输入电流Iin的镜像电流Iout通过第三PMOS晶体管M3的漏极分别流入到第二NMOS晶体管M5的漏极和输出电路4中。由于流过第二PMOS晶体管M2的基准电流Ir会分别流入到每个输出电流单元2的第三PMOS晶体管M3中，该基准电流Ir通过第三PMOS晶体管M3漏极流入到输出电流单元2的N型栅极电压端，并且输入电流单元1中的NMOS晶体管的尺寸与输出电流单元2中的NMOS晶体管的尺寸相同，因此，第二NMOS晶体管M5中流向地的电流与第一NMOS晶体管M4中流向地的电流相等。那么，与输入电流Iin对应的镜像电流Iout可以表示为：
Iout＝Ir－Id (4)
将公式和(1)和(3)带入到公式(5)中，得到：
Iout＝Iin (5)
由此可以得出，镜像电流Iout是对输入电流Iin的精确复制。因此，通过电流输入单元1实现控制输出电流单元2输出的与输入电流对应的镜像电流，并消除输出电流单元2输出的镜像电流中由电源引入的噪声成分，使得本电流镜电路不受电源高频噪声的影响，从而实现其对电源噪声非敏感的特性。并且，每个输出电流单元2输出的镜像电流可以部分或全部并联流入输出电路4中，使得流入输出电路4中的总的镜像电流是输入电流Iin的n倍(n为正整数，下同)。因此，当需要实现流入输出电路4中的总的镜像电流与输入电流Iin的n倍镜像关系时，将输入电流单元1并联n个输出电流单元2即可。
为了使该实施例所提供的电源噪声非敏感的电流镜电路的技术方案更加清晰，下面结合图3以一个实施例为典型示例进行详细说明。
如图3所示，在该实施例中采用输入电流单元1并联三个输出电流单元2，组成一个流入输出电路4中的总的镜像电流是输入电流Iin的3倍，从而形成1：3倍电源噪声非敏感的电流镜电路。其中，输入电流单元1和输出电流单元2中的PMOS晶体管的宽长比均为10um/2um，输入电流单元1和输出电流单元2中的NMOS晶体管宽长比也均为10um/2um，即PMOS晶体管M1～M3、PMOS晶体管M8和M9、NMOS晶体管M4～M7的宽长比均为10um/2um。假设由电源电压VDD为PMOS晶体管M1提供直流偏置所形成的偏置电流IS大小为20uA，电源电压VDD上由高频噪声产生的噪声成分In均方根值为0.1uA，因此，将偏置电流IS和噪声成分In分别带入公式(1)，得出分别流入到PMOS晶体管M2、M3、M8和M9中的基准电流Ir的大小为20.1uA。当某一参考支路的电流从输入电流单元1的P型栅极电压端流入，形成输入电流Iin时，假设该输入电流Iin的大小为10uA，将基准电流Ir和输入电流Iin分别带入公式(2)，得出NMOS晶体管M4～M7中流向地的电流Id均为10.1uA。将输入电流Iin和流向地的电流Id分别带入公式(4)，得出输出的镜像电流Iout1～Iout3大小均为10uA。若将输出的镜像电流Iout1～Iout3并联流入输出电路4中，使得流入输出电路4中的总的镜像电流是输入电流Iin的3倍，即形成了流入输出电路4中的总的镜像电流与输入电流Iin的3倍镜像关系。
在本发明的另一个实施例中，如图4所示，输入电流单元1包括第三NMOS晶体管M10、第四NMOS晶体管M11和第四PMOS晶体管M13；其中，第三NMOS晶体管M10与第四NMOS晶体管M11的漏极分别与连接电源VDD；第三NMOS晶体管M10的栅极和漏极连接，第三NMOS晶体管M10的源极连接到偏置电流源IS上；第三NMOS晶体管M10与第四NMOS晶体管M11的栅极连接在一起组成输入电流单元1的N型栅极电压端；第四NMOS晶体管M11的源极与第四PMOS晶体管M13的源极连接，第四PMOS晶体管M13的栅极与源极连接在一起组成输入电流单元1的P型栅极电压端，该P型栅极电压端与输入电路3连接，第四PMOS晶体管M13的漏极接地。
如图4所示，输出电流单元2包括第五NMOS晶体管M12与第五PMOS晶体管M14；第五NMOS晶体管M12的漏极连接电源VDD，第五NMOS晶体管M12的源极分别与第五PMOS晶体管M14的源极和输出电路连接，第五NMOS晶体管M12的栅极为输出电流单元2的N型栅极电压端；第五PMOS晶体管M14的漏极接地，第五PMOS晶体管M14的栅极为输出电流单元2的P型栅极电压端。输出电流单元2的N型栅极电压端与输入电流单元1的N型栅极电压端连接，即第五NMOS晶体管M12的栅极与第三NMOS晶体管M10的栅极连接；输出电流单元2的P型栅极电压端与输入电流单元1的P型栅极电压端连接，即第五PMOS晶体管M14的栅极与第四PMOS晶体管M13的栅极连接。同样，输入电流单元1和输出电流单元2中的PMOS晶体管的尺寸比例和NMOS晶体管的尺寸比例一样，即输入电流单元1中的每个NMOS晶体管的尺寸与输出电流单元2中的每个NMOS晶体管的尺寸相同，输入电流单元1中的PMOS晶体管的尺寸与输出电流单元2中的PMOS晶体管的尺寸相同。
当某一参考支路的电流从输入电流单元1的N型栅极电压端流入，形成输入电流Iin,该输入电流Iin分别流入输入电路3和输入电流单元1的P型栅极电压端；由于电源电压VDD为第三NMOS晶体管M10提供直流偏置，因此形成偏置电流IS，偏置电流IS的大小由第三NMOS晶体管M10的器件参数决定，在第三NMOS晶体管M10的器件参数不变的情况下，偏置电流IS是一个确定值。该偏置电流IS从输入电流单元1的N型栅极电压端流入到第四NMOS晶体管M11中，当电源电压VDD中存在高频噪声时，会产生噪声成分In流入到第四NMOS晶体管M11中，从而形成了基准电流Ir，基准电流Ir的大小由公式(1)得出。该基准电流Ir流入到输入电流单元1的P型栅极电压端，由公式(2)得出第四PMOS晶体管和第五PMOS晶体管M14中流向地的电流的大小。
那么，输入电流Iin的镜像电流Iout通过第五NMOS晶体管M12的源极分别流入到第五PMOS晶体管M14的源极和输出电路4中。由于流过第四NMOS晶体管M11的基准电流Ir会分别流入到每个输出电流单元2的第五NMOS晶体管M12中，基准电流Ir通过第五NMOS晶体管M12的源极流入到输出电流单元2的P型栅极电压端，由公式(4)得到，与输入电流Iin对应的镜像电流Iout。
因此，本实施例同样通过电流输入单元1实现控制输出电流单元2输出的与输入电流对应的镜像电流，并消除输出电流单元2输出的镜像电流中由电源引入的噪声成分，使得本电流镜电路不受电源高频噪声的影响，从而实现其对电源噪声非敏感的特性。并且，每个输出电流单元2输出的镜像电流也可以部分或全部并联流入输出电路4中，使得流入输出电路4中的总的镜像电流是输入电流Iin的n倍。因此，当需要实现流入输出电路4中的总的镜像电流与输入电流Iin的n倍镜像关系时，将输入电流单元1并联n个输出电流单元2即可。
综上所述，本发明所提供的电源噪声非敏感的电流镜电路，将输入电流单元并联一个或多个输出电流单元，并通过输入电流单元消除电流输出单元输出的与输入电流对应的镜像电流中由电源引入的噪声成分，使得本电流镜电路不受电源高频噪声的影响，从而实现其对电源噪声非敏感的特性。
本发明所提供的电源噪声非敏感的电流镜电路可以被用在集成电路芯片中。对于该集成电路芯片中的电源噪声非敏感的电流镜电路的具体结构，在此就不再一一详述了。
另外，上述电源噪声非敏感的电流镜电路还可以被用在通信终端中，作为模拟集成电路的重要组成部分。这里所说的通信终端是指可以在移动环境中使用，支持GSM、EDGE、TD_SCDMA、TDD_LTE、FDD_LTE等多种通信制式的计算机设备，包括移动电话、笔记本电脑、平板电脑、车载电脑等。此外，本发明所提供的技术方案也适用于其他模拟集成电路应用的场合，例如通信基站等。
以上对本发明所提供的电源噪声非敏感的电流镜电路、芯片及通信终端进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质精神的前提下对它所做的任何显而易见的改动，都将属于本发明专利权的保护范围。

Claims (9)

1.一种电源噪声非敏感的电流镜电路，其特征在于包括输入电流单元，所述输入电流单元并联一个或多个输出电流单元；
根据预先设置所述输入电流单元的输入电流和所述输出电流单元输出的与所述输入电流对应的镜像电流的比值，通过所述输入电流单元控制所述输出电流单元输出与所述输入电流对应的镜像电流，并消除所述镜像电流中由电源引入的噪声成分。
2.如权利要求1所述的电源噪声非敏感的电流镜电路，其特征在于：
所述输入电流单元包括第一PMOS晶体管、第二PMOS晶体管和第一NMOS晶体管；所述第一PMOS晶体管与所述第二PMOS晶体管的源极分别连接电源，所述第一PMOS晶体管的栅极和漏极连接，并连接到偏置电流源上，所述第一PMOS晶体管与所述第二PMOS晶体管的栅极连接在一起组成所述输入电流单元的P型栅极电压端；所述第二PMOS晶体管的漏极与所述第一NMOS晶体管的漏极连接，所述第一NMOS晶体管的漏极和栅极连接在一起组成所述输入电流单元的N型栅极电压端，所述N型栅极电压端与输入电路连接，所述第一NMOS晶体管的源极接地。
3.如权利要求2所述的电源噪声非敏感的电流镜电路，其特征在于：
所述输出电流单元包括第三PMOS晶体管和第二NMOS晶体管；所述第三PMOS晶体管的源极连接电源，所述第三PMOS晶体管的漏极分别与所述第二NMOS晶体管的漏极和输出电路连接，所述第三PMOS晶体管的栅极为所述输出电流单元的P型栅极电压端；所述第二NMOS晶体管的源极接地，所述第二NMOS晶体管的栅极为所述输出电流单元的N型栅极电压端；所述输出电流单元的P型栅极电压端与所述输入电流单元的P型栅极电压端连接，所述输出电流单元的N型栅极电压端与所述输入电流单元的N型栅极电压端连接。
4.如权利要求1所述的电源噪声非敏感的电流镜电路，其特征在于：
所述输入电流单元包括第三NMOS晶体管、第四NMOS晶体管和第四PMOS晶体管；所述第三NMOS晶体管与所述第四NMOS晶体管的漏极分别与连接电源，所述第三NMOS晶体管的栅极和漏极连接，所述第三NMOS晶体管的源极连接到偏置电流源上，所述第三NMOS晶体管与所述第四NMOS晶体管的栅极连接在一起组成所述输入电流单元的N型栅极电压端；所述第四NMOS晶体管的源极与所述第四PMOS晶体管的源极连接，所述第四PMOS晶体管的栅极与源极连接在一起组成所述输入电流单元的P型栅极电压端，所述P型栅极电压端与输入电路连接，所述第四PMOS晶体管的漏极接地。
5.如权利要求4所述的电源噪声非敏感的电流镜电路，其特征在于：
所述输出电流单元包括第五NMOS晶体管与第五PMOS晶体管；所述第五NMOS晶体管的漏极连接电源，所述第五NMOS晶体管的源极分别与所述第五PMOS晶体管的源极和输出电路连接，所述第五NMOS晶体管的栅极为所述输出电流单元的N型栅极电压端；所述第五PMOS晶体管的漏极接地，所述第五PMOS晶体管的栅极为所述输出电流单元的P型栅极电压端；所述输出电流单元的N型栅极电压端与所述输入电流单元的N型栅极电压端连接，所述输出电流单元的P型栅极电压端与所述输入电流单元的P型栅极电压端连接。
6.如权利要求3或5所述的电源噪声非敏感的电流镜电路，其特征在于：
每个所述输出电流单元输出的镜像电流部分或全部并联流入所述输出电路中，使得流入所述输出电路中的总的镜像电流是所述输入电流n倍，其中n为正整数。
7.如权利要求6所述的电源噪声非敏感的电流镜电路，其特征在于：
所述输入电流单元中的NMOS晶体管的尺寸比例与所述输出电流单元中的NMOS晶体管的尺寸比例相同，所述输入电流单元中的PMOS晶体管的尺寸比例与所述输出电流单元中的PMOS晶体管的尺寸比例相同。
8.一种集成电路芯片，其特征在于所述集成电路芯片中包括权利要求1～7中任意一项所述的电源噪声非敏感的电流镜电路。
9.一种通信终端，其特征在于所述通信终端中包括权利要求1～7中任意一项所述的电源噪声非敏感的电流镜电路。
CN201810243040.7A 2018-03-23 2018-03-23 一种电源噪声非敏感的电流镜电路、芯片及通信终端 Active CN108319324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810243040.7A CN108319324B (zh) 2018-03-23 2018-03-23 一种电源噪声非敏感的电流镜电路、芯片及通信终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810243040.7A CN108319324B (zh) 2018-03-23 2018-03-23 一种电源噪声非敏感的电流镜电路、芯片及通信终端

Publications (2)

Publication Number Publication Date
CN108319324A true CN108319324A (zh) 2018-07-24
CN108319324B CN108319324B (zh) 2020-06-30

Family

ID=62898902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810243040.7A Active CN108319324B (zh) 2018-03-23 2018-03-23 一种电源噪声非敏感的电流镜电路、芯片及通信终端

Country Status (1)

Country Link
CN (1) CN108319324B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109298745A (zh) * 2018-10-12 2019-02-01 广州智慧城市发展研究院 同步实现线性稳压与双电压域基准电流源的电路及方法
CN113190077A (zh) * 2021-04-30 2021-07-30 华润微集成电路(无锡)有限公司 一种稳压电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124705A (en) * 1999-08-20 2000-09-26 Lucent Technologies Inc. Cascode current mirror with amplifier
JP2000330657A (ja) * 1999-05-17 2000-11-30 Toshiba Corp 半導体装置
EP1394649A2 (en) * 2002-08-28 2004-03-03 NEC Electronics Corporation Band gap circuit
CN1601894A (zh) * 2003-09-26 2005-03-30 罗姆股份有限公司 电流镜电路
CN102809982A (zh) * 2012-07-13 2012-12-05 电子科技大学 低压电流镜
CN103283144A (zh) * 2010-12-16 2013-09-04 吉林克斯公司 电流镜以及高依从性单级放大器
CN104090625A (zh) * 2014-07-03 2014-10-08 电子科技大学 一种用于低电源电压的电流镜
EP3023855A1 (en) * 2014-11-20 2016-05-25 Dialog Semiconductor (UK) Ltd Fast bias current startup with feedback

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000330657A (ja) * 1999-05-17 2000-11-30 Toshiba Corp 半導体装置
US6124705A (en) * 1999-08-20 2000-09-26 Lucent Technologies Inc. Cascode current mirror with amplifier
EP1394649A2 (en) * 2002-08-28 2004-03-03 NEC Electronics Corporation Band gap circuit
CN1601894A (zh) * 2003-09-26 2005-03-30 罗姆股份有限公司 电流镜电路
CN103283144A (zh) * 2010-12-16 2013-09-04 吉林克斯公司 电流镜以及高依从性单级放大器
CN102809982A (zh) * 2012-07-13 2012-12-05 电子科技大学 低压电流镜
CN104090625A (zh) * 2014-07-03 2014-10-08 电子科技大学 一种用于低电源电压的电流镜
EP3023855A1 (en) * 2014-11-20 2016-05-25 Dialog Semiconductor (UK) Ltd Fast bias current startup with feedback

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109298745A (zh) * 2018-10-12 2019-02-01 广州智慧城市发展研究院 同步实现线性稳压与双电压域基准电流源的电路及方法
CN113190077A (zh) * 2021-04-30 2021-07-30 华润微集成电路(无锡)有限公司 一种稳压电路

Also Published As

Publication number Publication date
CN108319324B (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
CN106200732B (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
Park et al. External capacitor-less low drop-out regulator with 25 dB superior power supply rejection in the 0.4–4 MHz range
CN105786081B (zh) 基准电压源电路
US20040150430A1 (en) Voltage mode differential driver and method
CN102270008B (zh) 宽输入带曲率补偿的带隙基准电压源
US8373496B2 (en) Temperature compensated current source
CN106209083A (zh) 环形振荡电路和环形振荡器
CN108319324A (zh) 一种电源噪声非敏感的电流镜电路、芯片及通信终端
CN109327218A (zh) 一种电平移位电路和集成电路芯片
CN102096435B (zh) 改进型带隙基准电压源及带隙基准电压产生电路
CN104426525A (zh) 信号产生装置
CN102480276B (zh) 折叠式共源共栅运算放大器
US8786355B2 (en) Low-power voltage reference circuit
CN107039299B (zh) Mos管参数退化电路和mos管参数退化预警电路
CN101442306A (zh) 片上端接电路
US7224189B1 (en) AC/DC coupling input network with low-power common-mode correction for current-mode-logic drivers
CN206479869U (zh) 低电压带隙基准电路、芯片、移动电源及行车记录仪
CN104035466B (zh) 固定电压产生电路
CN106774584B (zh) 一种电流模电流最小值电路
Sim et al. A 1-Gb/s bidirectional I/O buffer using the current-mode scheme
KR20110071843A (ko) 주파수 혼합기
CN106843350A (zh) 带隙基准电路
WO2020070649A1 (en) Self biased rectifier circuit and wireless power receiver comprising the self biased rectifier circuit
CN206639083U (zh) 低电压带隙基准电路、芯片、移动电源、行车记录仪及电子设备
TW200411350A (en) Current mirror operated by low voltage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant