CN108292218A - 用于向量位字段压缩和扩展的指令和逻辑 - Google Patents
用于向量位字段压缩和扩展的指令和逻辑 Download PDFInfo
- Publication number
- CN108292218A CN108292218A CN201680068244.0A CN201680068244A CN108292218A CN 108292218 A CN108292218 A CN 108292218A CN 201680068244 A CN201680068244 A CN 201680068244A CN 108292218 A CN108292218 A CN 108292218A
- Authority
- CN
- China
- Prior art keywords
- array
- instruction
- bit
- elements
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 title claims description 60
- 238000007906 compression Methods 0.000 title claims description 28
- 230000006835 compression Effects 0.000 title claims description 27
- 238000012856 packing Methods 0.000 claims abstract description 52
- 238000006243 chemical reaction Methods 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims description 61
- 230000014509 gene expression Effects 0.000 claims description 20
- 238000004904 shortening Methods 0.000 claims 1
- 230000015654 memory Effects 0.000 description 115
- 238000003860 storage Methods 0.000 description 53
- 238000012545 processing Methods 0.000 description 48
- 238000010586 diagram Methods 0.000 description 33
- 230000008569 process Effects 0.000 description 29
- 238000005516 engineering process Methods 0.000 description 21
- 238000004891 communication Methods 0.000 description 19
- 230000007246 mechanism Effects 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000007667 floating Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 15
- 239000000872 buffer Substances 0.000 description 13
- 239000003795 chemical substances by application Substances 0.000 description 12
- 238000013461 design Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 8
- 101100534231 Xenopus laevis src-b gene Proteins 0.000 description 7
- 230000006399 behavior Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 229910002056 binary alloy Inorganic materials 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 238000013500 data storage Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000004422 calculation algorithm Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 101100058681 Drosophila melanogaster Btk29A gene Proteins 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 235000013399 edible fruits Nutrition 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- 241001269238 Data Species 0.000 description 2
- 101100496858 Mus musculus Colec12 gene Proteins 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 101100285899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSE2 gene Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000003032 molecular docking Methods 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000010752 BS 2869 Class D Substances 0.000 description 1
- 101000912503 Homo sapiens Tyrosine-protein kinase Fgr Proteins 0.000 description 1
- 102000001332 SRC Human genes 0.000 description 1
- 108060006706 SRC Proteins 0.000 description 1
- 102100026150 Tyrosine-protein kinase Fgr Human genes 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000013442 quality metrics Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
- G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Abstract
一种处理器，包括用以执行用于元素阵列和打包位阵列之间的转换的指令的核。所述核包括逻辑，所述逻辑用以识别要由打包位阵列使用的一个或多个位字段长度；识别元素阵列的元素的宽度；以及同时对于元素阵列的元素且对于打包位阵列的位字段，基于元素阵列的元素的宽度和位字段长度来在元素阵列和打包位阵列之间进行转换。
Description
技术领域
本公开涉及处理逻辑、微处理器以及关联的指令集架构的领域，指令集架构当由处理器或其它处理逻辑执行时执行逻辑、数学或其它功能操作。
背景技术
微处理器***正变得越来越普遍。多处理器***的应用包括动态域分区，一直到桌面计算。为了利用多处理器***，要执行的代码可被分成多个线程以便由各种处理实体执行。每个线程可彼此并行执行。此外，为了增大处理实体的效用，可采用无序执行。当使对此类指令的输入可用时，无序执行可执行指令。从而，在代码序列中以后出现的指令可在代码序列中较早出现的指令之前执行。
附图说明
在附图的图中作为示例而非限制示出了实施例：
图1A是根据本公开的实施例用可包含执行指令的执行单元的处理器形成的示范计算机***的框图；
图1B示出了根据本公开的实施例的数据处理***；
图1C示出了用于执行文本字符串比较操作的数据处理***的其它实施例；
图2是根据本公开的实施例可包含执行指令的逻辑电路的处理器的微架构的框图；
图3A示出了根据本公开的实施例的多媒体寄存器中的各种打包数据类型表示；
图3B示出了根据本公开的实施例的可能寄存器中的数据存储格式；
图3C示出了根据本公开的实施例的多媒体寄存器中的各种有符号和无符号的打包数据类型表示；
图3D示出了操作编码格式的实施例；
图3E示出了根据本公开的实施例的具有40位或更多位的另一可能操作编码格式；
图3F示出了根据本公开的实施例的又一可能操作编码格式；
图4A是示出根据本公开实施例的有序流水线和寄存器重命名阶段、无序发布/执行流水线的框图；
图4B是示出根据本公开实施例的要包含在处理器中的有序架构核以及寄存器重命名逻辑、无序发布/执行逻辑的框图；
图5A是根据本公开实施例的处理器的框图；
图5B是根据本公开实施例的核的示例实现的框图；
图6是根据本公开实施例的***的框图；
图7是根据本公开实施例的第二***的框图；
图8是根据本公开实施例的第三***的框图；
图9是根据本公开实施例的片上***的框图；
图10示出了根据本公开的实施例的可执行至少一个指令的含有中央处理单元和图形处理单元的处理器；
图11是示出根据本公开实施例的IP核的开发的框图；
图12示出根据本公开的实施例，第一类型的指令可如何由不同类型的处理器仿真；
图13示出根据本公开的实施例的对比将源指令集中的二进制指令转换成目标指令集中二进制指令的软件指令转换器的使用的框图；
图14是根据本公开的实施例的处理器的指令集架构的框图；
图15是根据本公开的实施例的处理器的指令集架构的更详细框图；
图16是根据本公开的实施例的用于处理器的指令集架构的执行流水线的框图；
图17是根据本公开的实施例的用于利用处理器的电子装置的框图；
图18是根据本公开的实施例的执行用于向量位字段压缩和扩展的指令的***的框图；
图19是根据本公开的实施例的执行用于向量位字段压缩的指令的***的操作的说明；
图20是根据本公开的实施例的执行用于向量位字段扩展的指令的***的操作的说明；以及
图21是根据本公开的实施例的执行用于向量位字段压缩和扩展的指令的方法的流程图。
具体实施方式
以下描述描述了用于处理设备上的向量位字段压缩和扩展的指令和处理逻辑。在以下描述中，阐述了众多特定细节，诸如处理逻辑、处理器类型、微架构条件、事件、启动（enablement）机制等，以便提供本公开的实施例的更透彻理解。然而，本领域技术人员将认识到，没有此类特定细节也可实践实施例。此外，一些众所周知的结构、电路等尚未详细示出，以避免不必要地使本公开的实施例混淆。
尽管以下实施例参考处理器进行描述，但其它实施例可应用于其它类型集成电路和逻辑装置。本公开的实施例的类似技术和教导可应用于可受益于更高流水线吞吐量和改进性能的其它类型电路或半导体装置。本公开的实施例的教导可应用于执行数据操纵的任何处理器或机器。然而，实施例不限于执行512位、256位、128位、64位、32位或16位数据操作的处理器或机器，并且可应用于其中可执行数据操纵或管理的任何处理器和机器。此外，以下描述提供了示例，并且附图为了示出目的示出了各种示例。然而，这些示例不应被理解为限制意义，因为它们仅仅意图提供本公开的实施例的示例，而不是提供本公开的实施例的所有可能实现的详尽列表。
尽管以下示例在执行单元和逻辑电路的上下文中描述了指令处置和分发（distribution），但本公开的其它实施例可通过存储在机器可读有形介质上的数据或指令实现，所述指令当由机器执行时使机器执行与本公开的至少一个实施例一致的功能。在一个实施例中，与本公开的实施例关联的功能体现在机器可执行指令中。指令可用于使可用指令编程的通用或专用处理器执行本公开的步骤。本公开的实施例可提供为计算机程序产品或软件，该产品或软件可包括机器或计算机可读介质，其上存储有可用于编程计算机（或其它电子装置）以执行根据本公开的实施例的一个或多个操作的指令。更进一步，本公开的实施例的步骤可由包含用于执行所述步骤的固定功能逻辑的特定硬件组件执行，或者由编程的计算机组件和固定功能硬件组件的任何组合执行。
用于对逻辑编程以执行本公开的实施例的指令可被存储在***中的存储器内，诸如DRAM、高速缓存、闪速存储器或其它存储装置内。更进一步，指令可经由网络或通过其它计算机可读介质分发。从而，机器可读介质可包含用于存储或传送由机器（例如计算机）可读形式的信息的任何机制，但其不限于软盘、光盘、紧凑盘只读存储器（CD-ROM）、以及磁光盘、只读存储器（ROM）、随机存取存储器（RAM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、磁卡或光卡、闪速存储器或在因特网上经由电、光、声或其它形式传播信号（例如载波、红外信号、数字信号等）传送信息中使用的有形机器可读存储装置。相应地，计算机可读介质可包含适合于存储或传送由机器（例如计算机）可读形式的电子指令或信息的任何类型有形机器可读介质。
设计从创建到模拟到制造可经过各种阶段。表示设计的数据可用多种方式表示该设计。首先，如在模拟中可能有用的，硬件可使用硬件描述语言或另一功能描述语言表示。附加地，在设计过程的某些阶段，可产生具有逻辑和/或晶体管栅的电路级模型。更进一步，设计在某一阶段可达到用硬件模型表示各种装置的物理布局的数据级。在其中使用一些半导体制造技术的情况下，表示硬件模型的数据可以是规定在用于产生集成电路的掩膜的不同掩膜层上存在或缺乏各种特征的数据。在设计的任何表示中，数据都可存储在任何形式的机器可读介质中。存储器或者磁或光存储装置（诸如盘）可以是机器可读介质，以存储经由调制或以其它方式生成以传送信息的光波或电波传送的此类信息。在传送指示或携带代码或设计的电载波时，就执行电信号的复制、缓冲或重新传送而言，可进行新的拷贝。从而，通信提供商或网络提供商可在有形机器可读介质上至少暂时存储体现本公开实施例的技术的制品，诸如被编码到载波中的信息。
在现代处理器中，可使用若干不同执行单元来处理和执行各种代码和指令。一些指令可能更快地完成，而其它指令可能花了若干时钟周期完成。指令吞吐量越快，处理器的总体性能越好。从而，使许多指令尽可能快地执行会是有利的。然而，可存在具有更大复杂性并且在执行时间和处理器资源方面要求更大的某些指令，诸如浮点指令、加载/存储操作、数据移动等。
当在因特网、文本和多媒体应用中使用更多计算机***时，已经随时间引入了附加处理器支持。在一个实施例中，指令集可与一个或多个计算机架构关联，包含数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出（I/O）。
在一个实施例中，指令集架构（ISA）可由一个或多个微架构实现，微架构可包含用于实现一个或多个指令集的处理器逻辑和电路。相应地，具有不同微架构的处理器可共享公共指令集的至少一部分。例如，Intel® Pentium 4处理器、Intel® Core™处理器以及来自加利福尼亚州，Sunnyvale 的Advanced Micro Devices, Inc的处理器实现了几乎相同版本的x86指令集（具有已经对于较新版本被添加的一些扩展），但具有不同的内部设计。类似地，由其它处理器开发公司（诸如ARM Holding, Ltd、MIPS或他们的被许可人或采纳方）设计的处理器可共享公共指令集的至少一部分，但可包含不同处理器设计。例如，ISA的相同寄存器架构可使用新或公知的技术在不同微架构中以不同方式实现，包括专用物理寄存器、使用寄存器重命名机制（例如，使用寄存器别名表（RAT）、重新排序缓冲器（ROB）和引退寄存器堆）的一个或多个动态分配的物理寄存器。在一个实施例中，寄存器可包括一个或多个寄存器、寄存器架构、寄存器堆或可以或可以不由软件程序器可寻址的其它寄存器集。
指令可包含一个或多个指令格式。在一个实施例中，除了其它之外，指令格式还可指示要规定的各种字段（位数、位的位置等）、要执行的操作以及在其上将执行操作的操作数。在另外实施例中，一些指令格式可由指令模板（或子格式）进一步定义。例如，给定的指令格式的指令模板可被定义成具有指令格式字段的不同子集，和/或定义成具有不同解释的给定字段。在一个实施例中，指令可使用指令格式（并且如果定义了，则在那个指令格式的指令模板中的给定一个模板中）表述，并且规定或指示操作以及操作将在其上进行操作的操作数。
科学、金融、自动向量化通用、RMS（识别、挖掘和合成）及视觉和多媒体应用（例如，2D/3D图形、图像处理、视频压缩/解压缩、语音识别算法和音频操纵）可要求对大量数据项执行相同操作。在一个实施例中，单指令多数据（SIMD）指使得处理器对多个数据元素执行操作的指令的类型。在逻辑上可将寄存器中的位划分成多个固定大小或可变大小数据元素（每个元素表示单独的值）的SIMD技术可使用在处理器中。例如，在一个实施例中，可将64位寄存器中的位组织为包含4个单独16位数据元素的源操作数，每个元素表示单独的16位值。此类型的数据可称为“打包”（packed）数据类型或“向量”数据类型，并且此数据类型的操作数可称为打包数据操作数或向量操作数。在一个实施例中，打包数据项或向量可以是在单个寄存器内存储的打包数据元素的序列，并且打包数据操作数或向量操作数可以是SIMD指令（或“打包数据指令”或“向量指令”）的源或目的地操作数。在一个实施例中，SIMD指令指定要对两个源向量操作数执行的单向量操作，以生成相同或不同大小的具有相同或不同数量的数据元素和以相同或不同的数据元素顺序的目的地向量操作数（也称为结果向量操作数）。
例如由具有包括x86、MMX™、流播SIMD扩展（SSE）、SSE2、SSE3、SSE4.1及SSE4.2指令的指令集的Intel® Core™处理器，诸如ARM Cortex®系列处理器的具有包括向量浮点（VFP）和/或NEON指令的指令集的ARM处理器，以及诸如由中国科学院的计算技术研究所（ICT）开发的龙芯（Loongson）系列处理器的MIPS处理器所采用的SIMD技术已经在应用性能方面实现了相当大的改进（Core™和MMX™是加利福尼亚州Santa Clara的IntelCorporation的注册商标或商标）。
在一个实施例中，目的地和源寄存器/数据可以是表示对应数据或操作的源和目的地的常规术语。在一些实施例中，它们可通过具有与描绘的那些名称或功能不同的名称或功能的寄存器、存储器或其它存储区域来实现。例如，在一个实施例中，“DEST1”可以是临时存储寄存器或其它存储区域，而“SRC1”和“SRC2”可以是第一和第二源存储寄存器或其它存储区域并以此类推。在其它实施例中，两个或更多个SRC和DEST存储区域可对应于相同存储区域（例如，SIMD寄存器）内的不同数据存储元素。在一个实施例中，例如通过将对第一和第二源数据执行的操作的结果写回到用作目的地寄存器的所述两个源寄存器中的一个，源寄存器之一也可充当目的地寄存器。
图1A是根据本公开的实施例的用可包括执行单元以执行指令的处理器形成的示范计算机***的框图。根据本公开（例如本文描述的实施例中的），***100可包括诸如处理器102的组件，以采用包括执行用于处理数据的算法的逻辑的执行单元。***100可表示基于根据加利福尼亚州Santa Clara的Intel Corporation可用的PENTIUM® III、PENTIUM®4、Xeon™、Itanium®、XScale™和/或StrongARM™微处理器的处理***，尽管也可使用其它***（包括具有其它微处理器的PC、工程工作站、机顶盒等）。在一个实施例中，样本***100可执行从华盛顿Redmond的Microsoft Corporation可得到的Windows™操作***的某个版本，尽管也可使用其它操作***（例如，UNIX和Linux）、嵌入式软件和/或图形用户界面。因此，本公开的实施例不限于硬件电路和软件的任何特定组合。
实施例并不限于计算机***。本公开的实施例可在诸如手持式装置和嵌入式应用的其它装置中使用。手持式装置的一些示例包括蜂窝电话、因特网协议装置、数码相机、个人数字助理（PDA）及手持式PC。嵌入式应用可包括微控制器、数字信号处理器（DSP）、片上***、网络计算机（NetPC）、机顶盒、网络中枢、广域网（WAN）交换机或可执行根据至少一个实施例的一个或多个指令的任何其它***。
计算机***100可包含处理器102，处理器102可包含一个或多个执行单元108以执行根据本公开一个实施例执行至少一个指令的算法。一个实施例可在单个处理器桌上型计算机或服务器***的上下文中描述，而其它实施例可包含在多处理器***中。***100可以是“中枢”***架构的示例。***100可包含用于处理数据信号的处理器102。处理器102可包含复杂指令集计算机（CISC）微处理器、精简指令集计算（RISC）微处理器、超长指令字（VLIW）微处理器、实现指令集组合的处理器或任何其它处理装置，诸如例如数字信号处理器。在一个实施例中，处理器102可耦合到处理器总线110，其可在处理器102与***100中的其它组件之间传送数据信号。***100的元件可执行本领域技术人员众所周知的常规功能。
在一个实施例中，处理器102可包含1级（L1）内部高速缓冲存储器104。取决于架构，处理器102可具有单个内部高速缓存或多级内部高速缓存。在另一实施例中，高速缓冲存储器可驻留在处理器102外部。取决于具体实现和需要，其它实施例也可包含内部和外部高速缓存二者的组合。寄存器堆106可将不同类型的数据存储在各种寄存器中，包含整数寄存器、浮点寄存器、状态寄存器和指令指针寄存器。
执行单元108（包含执行整数和浮点运算的逻辑）也驻留在处理器102中。处理器102也可包含存储某些宏指令的微代码的微代码（ucode）ROM。在一个实施例中，执行单元108可包含处置打包指令集109的逻辑。通过在通用处理器102的指令集中包括打包指令集109，连同执行指令的关联电路，可使用通用处理器102中的打包数据执行由许多多媒体应用使用的操作。从而，通过使用处理器的数据总线的完全宽度来对打包数据执行操作，可加速和更有效地执行许多多媒体应用。这可消除跨处理器的数据总线传输更小数据单元来一次一个数据元素执行一个或多个操作的需要。
执行单元108的实施例也可用在微控制器、嵌入式处理器、图形装置、DSP以及其它类型逻辑电路中。***100可包含存储器120。存储器120可实现为动态随机存取存储器（DRAM）装置、静态随机存取存储器（SRAM）装置、闪速存储器装置或其它存储器装置。存储器120可存储由数据信号表示的可由处理器102执行的指令和/或数据。
***逻辑芯片116可耦合到处理器总线110和存储器120。***逻辑芯片116可包含存储器控制器中枢（MCH）。处理器102可经由处理器总线110与MCH 116通信。MCH 116可提供到存储器120的高带宽存储器路径118，其用于指令和数据存储以及用于图形命令、数据和组织结构（texture）的存储。MCH 116可在处理器102、存储器120和***100中的其它组件之间引导数据信号，并在处理器总线110、存储器120和***I/O 122之间桥接数据信号。在一些实施例中，***逻辑芯片116可提供用于耦合到图形控制器112的图形端口。MCH 116可通过存储器接口118耦合到存储器120。图形卡112可通过加速图形端口（AGP）互连114耦合到MCH 116。
***100可使用专有中枢接口总线122将MCH 116耦合到I/O控制器中枢（ICH）130。在一个实施例中，ICH 130可经由本地I/O总线提供到一些I/O装置的直接连接。本地I/O总线可包含用于将外设连接到存储器120、芯片集和处理器102的高速I/O总线。示例可包含音频控制器、固件中枢（闪速BIOS）128、无线收发器126、数据存储装置124、含有用户输入和键盘接口的遗留I/O控制器、串行扩展端口（诸如通用串行总线（USB））和网络控制器134。数据存储装置124可包括硬盘驱动器、软盘驱动器、CD-ROM装置、闪速存储器装置或其它大容量存储装置。
对于***的另一实施例，根据一个实施例的指令可与片上***一起使用。片上***的一个实施例由处理器和存储器组成。用于一个此类***的存储器可包含闪速存储器。闪速存储器可位于与处理器和其它***组件相同的管芯上。此外，诸如存储器控制器或图形控制器的其它逻辑块也可位于片上***上。
图1B示出了实现本公开的实施例的原理的数据处理***140。本领域技术人员将容易认识到，本文描述的实施例可通过备选处理***操作，而不脱离本公开实施例的范围。
根据一个实施例，计算机***140包括用于执行至少一个指令的处理核159。在一个实施例中，处理核159表示任何类型架构的处理单元，包含但不限于CISC、RISC或VLIW型架构。处理核159还可适合于以一个或多个工艺技术的制造，并且通过充分详细地表示在机器可读介质上，处理核159可适合于促进所述制造。
处理核159包括执行单元142、寄存器堆集合145、以及解码器144。处理核159还可包含对理解本公开实施例不必要的附加电路（未示出）。执行单元142可执行由处理核159接收的指令。除了执行典型处理器指令，执行单元142可执行打包指令集143中的指令，以便执行对打包数据格式的操作。打包指令集143可包含用于执行本公开实施例的指令以及其它打包指令。执行单元142可通过内部总线耦合到寄存器堆145。寄存器堆145可表示处理核159上的用于存储信息（包含数据）的存储区域。如先前所提到的，要理解到，存储区域可存储可能不关键的打包数据。执行单元142可耦合到解码器144。解码器144可将由处理核159接收的指令解码成控制信号和/或微代码入口点。响应于这些控制信号和/或微代码入口点，执行单元142执行适当操作。在一个实施例中，解码器可解释指令的操作码，其将指示应该对在指令内指示的对应数据执行什么操作。
处理核159可与总线141耦合，以便与各种其它***装置通信，所述各种其它***装置例如可包含但不限于：同步动态随机存取存储器（SDRAM）控制146、静态随机存取存储器（SRAM）控制147、突发闪速存储器接口148、个人计算机存储卡国际协会（PCMCIA）/紧凑型闪存（CF）卡控制149、液晶显示器（LCD）控制150、直接存储器存取（DMA）控制器151以及备选总线主接口152。在一个实施例中，数据处理***140还可包括I/O桥154以便经由I/O总线153与各种I/O装置通信。此类I/O装置例如可包含但不限于通用异步接收器/传送器（UART）155、通用串行总线（USB）156、蓝牙无线UART 157和I/O扩展接口158。
数据处理***140的一个实施例提供移动、网络和/或无线通信以及可执行包含文本字符串比较操作的SIMD操作的处理核159。处理核159可采用各种音频、视频、成像和通信算法编程，所述算法包含：离散变换，诸如Walsh-Hadamard变换、快速傅里叶变换（FFT）、离散余弦变换（DCT）以及它们的相应逆变换；压缩/解压缩技术，诸如色彩空间变换、视频编码运动估计或视频解码运动补偿；以及调制/解调（MODEM）功能，诸如脉冲译码调制（PCM）。
图1C示出了执行SIMD文本字符串比较操作的数据处理***的其它实施例。在一个实施例中，数据处理***160可包含主处理器166、SIMD协处理器161、高速缓冲存储器167和输入/输出***168。输入/输出***168可选地可耦合到无线接口169。SIMD协处理器161可执行包含根据一个实施例的指令的操作。在一个实施例中，处理核170可适合于以一个或多个工艺技术的制造，并且通过充分详细地在机器可读介质上表示，处理核170可适合于促进制造所有或部分数据处理***160（包含处理核170）。
在一个实施例中，SIMD协处理器161包括执行单元162和寄存器堆集合164。主处理器166的一个实施例包括解码器165以识别指令集163中的指令（包含根据一个实施例的指令）以用于由执行单元162执行。在其它实施例中，SIMD协处理器161还包括至少部分解码器165以解码指令集163中的指令。处理核170还可包含对理解本公开实施例可不必要的附加电路（未示出）。
在操作中，主处理器166执行数据处理指令流，其控制通用类型的数据处理操作（包含与高速缓冲存储器167和输入/输出***168的交互）。嵌入在数据处理指令流内的可以是SIMD协处理器指令。主处理器166的解码器165将这些SIMD协处理器指令识别为应该由附连的SIMD协处理器161执行的类型。相应地，主处理器166在协处理器总线166上发布这些SIMD协处理器指令（或表示SIMD协处理器指令的控制信号）。从协处理器总线166，可由任何附连的SIMD协处理器接收这些指令。在此情况下，SIMD协处理器161可接受并执行预期用于它的任何接收的SIMD协处理器指令。
数据可经由无线接口169接收以便由SIMD协处理器指令处理。对于一个示例，语音通信可以以数字信号形式被接收，其可由SIMD协处理器指令处理以重新生成代表语音通信的数字音频样本。对于另一个示例，压缩的音频和/或视频可以数字位流形式被接收，其可由SIMD协处理器指令处理以重新生成数字音频样本和/或运动视频帧。在处理核170的一个实施例中，主处理器166和SIMD协处理器161可被集成到单个处理核170中，处理核170包括执行单元162、寄存器堆集合164、以及识别指令集163中的指令（包含根据一个实施例的指令）的解码器165。
图2是根据本公开的实施例的可包含执行指令的逻辑电路的处理器200的微架构的框图。在一些实施例中，可实现根据一个实施例的指令，以对具有字节、字、双字、四字等大小以及诸如单和双精度整数和浮点数据类型的数据类型的数据元素进行操作。在一个实施例中，有序前端201可实现处理器200的一部分，该部分可获取要执行的指令，并且有序前端201准备所述指令以稍后在处理器流水线中进行使用。前端201可包含几个单元。在一个实施例中，指令预获取器226从存储器中获取指令，并将指令馈送到指令解码器228，其又解码或解释这些指令。例如，在一个实施例中，解码器将接收的指令解码成机器可执行的称为“微指令”或“微操作”（也称为microop或uop）的一个或多个操作。在其它实施例中，解码器将指令解析成操作码和对应的数据以及控制字段，它们可由微架构使用以执行根据一个实施例的操作。在一个实施例中，追踪（trace）高速缓存230可将解码的uop汇编成uop队列234中的程序排序的序列或追踪以便执行。当追踪高速缓存230遇到复杂指令时，微代码ROM232提供完成该操作所需的uop。
一些指令可被转换成单个微-op，而其它指令需要几个微-op来完成整个操作。在一个实施例中，如果需要多于四个微-op来完成指令，则解码器228可访问微代码ROM 232以执行指令。在一个实施例中，指令可被解码成小数量的微-op，以便在指令解码器228进行处理。在另一实施例中，指令可被存储在微代码ROM 232内，如果需要若干微-op来完成操作的话。追踪高速缓存230指的是入口点可编程逻辑阵列（PLA），其用来确定针对读取微代码序列的正确微指令指针，以完成来自微代码ROM 232的根据一个实施例的一个或多个指令。在微代码ROM 232完成对指令的微-op进行排序后，机器的前端201可恢复从追踪高速缓存230获取微-op。
无序执行引擎203可准备指令以用于执行。无序执行逻辑具有多个缓冲器，以在指令沿流水线向下并且被调度用于执行时，平滑处理和重新排序指令的流以优化性能。分配器逻辑分配每个uop为了执行而所需要的机器缓冲器和资源。寄存器重命名逻辑将逻辑寄存器重命名到寄存器堆中的条目上。在指令调度器（存储器调度器、快速调度器202、慢速/通用浮点调度器204和简单浮点调度器206）前面，分配器还为两个uop队列（一个用于存储器操作，并且一个用于非存储器操作）之一中的每个uop分配条目。Uop调度器202、204、206基于其相关性输入寄存器操作数源的准备度和uop完成其操作需要的执行资源的可用性，确定uop何时准备就绪执行。一个实施例的快速调度器202可在主时钟周期的每半个周期上进行调度，而其它调度器可每主处理器时钟周期仅调度一次。调度器对于分派端口进行裁决以调度uop以便执行。
寄存器堆208、210可布置在调度器202、204、206与执行块211中的执行单元212、214、216、218、220、222、224之间。寄存器堆208、210中的每个分别执行整数运算和浮点运算。每个寄存器堆208、210可包含旁路网络，其可向新的相关uop进行旁路或转发尚未写入寄存器堆中的刚刚完成的结果。整数寄存器堆208和浮点寄存器堆210可相互传递数据。在一个实施例中，整数寄存器堆208可被分成两个单独的寄存器堆，一个寄存器堆用于数据的低阶32位，而第二寄存器堆用于数据的高阶32位。浮点寄存器堆210可包含128位宽条目，因为浮点指令通常具有从64位到128位宽的操作数。
执行块211可含有执行单元212、214、216、218、220、222、224。执行单元212、214、216、218、220、222、224可执行指令。执行块211可包含存储微指令需要执行的整数和浮点数据操作数值的寄存器堆208、210。在一个实施例中，处理器200可包括若干执行单元：地址生成单元（AGU）212、AGU 214、快速ALU 216、快速ALU 218、慢速ALU 220、浮点ALU 222、浮点移动单元224。在另一实施例中，浮点执行块222、224可执行浮点、MMX、SIMD和SSE或其它运算。在又一个实施例中，浮点ALU 222可包含64位×64位浮点除法器以执行除法、平方根和余数微-op。在各种实施例中，涉及浮点值的指令可用浮点硬件处置。在一个实施例中，ALU运算可传到高速ALU执行单元216、218。高速ALU 216、218可以通过时钟周期一半的有效等待时间执行快速运算。在一个实施例中，最复杂的整数操作去到慢速ALU 220，因为慢速ALU 220可包括用于长等待时间类型操作的整数执行硬件，如乘法器、位移、标记逻辑和分支处理。存储器加载/存储操作可以由AGU 212、214执行。在一个实施例中，整数ALU 216、218、220可对64位数据操作数执行整数运算。在其它实施例中，可实现ALU 216、218、220以支持各种数据位大小，包含16、32、128、256等。类似地，可实现浮点单元222、224以支持具有各种宽度位的一系列操作数。在一个实施例中，浮点单元222、224可结合SIMD和多媒体指令对128位宽打包数据操作数进行操作。
在一个实施例中，在父负载（parent load）已经完成执行之前，uop调度器202、204、206分派相关操作。由于在处理器200中可推测性地调度和执行uop，所以处理器200还可包含处置存储器丢失的逻辑。如果数据加载在数据高速缓存中丢失，则流水线中可存在执行中（in flight）相关操作，其已经为调度器留下了暂时不正确的数据。重放机制跟踪和重新执行使用不正确数据的指令。可能只需要重放相关操作，并且可允许完成独立操作。处理器的一个实施例的调度器和重放机制也可设计成捕捉用于文本字符串比较运算的指令序列。
术语“寄存器”可指代可用作识别操作数的指令的部分的板载处理器存储位置。换而言之，寄存器可以是从处理器的外部可使用的那些寄存器（从程序器的角度而言）。然而，在一些实施例中，寄存器可能不限于特定类型的电路。相反，寄存器可存储数据，提供数据，并且执行本文中描述的功能。本文中描述的寄存器可由处理器内的电路使用任何数量的不同技术实现，诸如专用物理寄存器、使用寄存器重命名的动态分配物理寄存器、专用和动态分配物理寄存器的组合等。在一个实施例中，整数寄存器存储32位整数数据。一个实施例的寄存器堆也包含用于打包数据的8个多媒体SIMD寄存器。对于下面的讨论，可将寄存器理解为设计成保持打包数据的数据寄存器，诸如来自加利福尼亚州Santa Clara的IntelCorporation的以MMX技术实现的微处理器中的64位宽MMX™寄存器（在一些实例中也称为“mm”寄存器）。在整数和浮点形式两者中可用的这些MMX寄存器可与伴随SIMD 和SSE指令的打包数据元素一起操作。类似地，与SSE2、SSE3、SSE4或更高版本（一般称为“SSEx”）技术有关的128位宽XMM寄存器可保持此类打包数据操作数。在一个实施例中，在存储打包数据和整数数据中，寄存器无需区分所述两种数据类型。在一个实施例中，整数和浮点数据可包含在相同寄存器堆或不同寄存器堆中。此外，在一个实施例中，浮点和整数数据可存储在不同寄存器或相同寄存器中。
在以下图形的示例中，可描述多个数据操作数。图3A示出根据本公开的实施例的在多媒体寄存器中的各种打包数据类型表示。图3A示出用于128位宽操作数的打包字节310、打包字320和打包双字（dword）330的数据类型。此示例的打包字节格式310可以为128位长，并且包含16个打包字节数据元素。字节例如可定义为8位的数据。用于每个字节数据元素的信息可存储在针对字节0的位7到位0、针对字节1的位15到位8、针对字节2的位23到位16及最后针对字节15的位120到位127中。因此，在寄存器中可使用所有可用位。此存储布置增大了处理器的存储效率。此外，利用访问的16个数据元素，现在可并行对16个数据元素执行一个操作。
通常，数据元素可包括与相同长度的其它数据元素一起存储在单个寄存器或存储器位置中的单独数据段。在与SSEx技术有关的打包数据序列中，XMM寄存器中存储的数据元素的数量可以是128位除以单独数据元素的以位为单位的长度。类似地，在与MMX和SSE技术有关的打包数据序列中，MMX寄存器中存储的数据元素的数量可以是64位除以单独数据元素的以位为单位的长度。虽然图3A中示出的数据类型可以为128位长，但本公开的实施例也可利用64位宽或其它大小的操作数操作。此示例的打包字格式320可以为128位长，并且包含8个打包字数据元素。每个打包字包含16位的信息。图3A的打包双字格式330可以为128位长，并且包含4个打包双字数据元素。每个打包双字数据元素包含32位的信息。打包四字可以为128位长，并且包含2个打包四字数据元素。
图3B示出根据本公开的实施例的可能寄存器中的数据存储格式。每个打包数据可包括多于一个独立数据元素。示出了三个打包数据格式；打包半（half）341、打包单342和打包双343。打包半341、打包单342和打包双343的一个实施例包含固定点数据元素。对于另一实施例，打包半341、打包单342和打包双343中的一个或多个可包含浮点数据元素。打包半341的一个实施例可以为128位长，其包含8个16位数据元素。打包单342的一个实施例可以为128位长，并且包含4个32位数据元素。打包双343的一个实施例可以为128位长，并且包含2个64位数据元素。将领会的是，此类打包数据格式可进一步扩展到其它寄存器长度，例如，96位、160位、192位、224位、256位或更多。
图3C示出根据本公开的实施例的在多媒体寄存器中的各种有符号和无符号的打包数据类型表示。无符号的打包字节表示344示出在SIMD寄存器中的无符号的打包字节的存储。每个字节数据元素的信息可存储在针对字节0的位7到位0、针对字节1的位15到位8、针对字节2的位23到位16及最后针对字节15的位120到位127中。因此，在寄存器中可使用所有可用位。此存储布置可增大处理器的存储效率。此外，利用访问的16个数据元素，现在可以并行方式对16个数据元素执行一个操作。有符号的打包字节表示345示出有符号的打包字节的存储。要注意的是，每个字节数据元素的第8位可以是符号指示符。无符号的打包字表示346示出在SIMD寄存器中可如何存储字7到字0。有符号的打包字表示347可类似于无符号的打包字寄存器中的表示346。要注意的是，每个字数据元素的第16位可以是符号指示符。无符号的打包双字表示348显示如何存储双字数据元素。有符号的打包双字表示349可类似于无符号的打包双字寄存器中的表示348。要注意的是，必需的符号位可以是每个双字数据元素的第32位。
图3D示出操作编码（操作码）的实施例。此外，格式360可包括寄存器/存储器操作数寻址模式，其与万维网（www） at intel.com/design/litcentr上从加利福尼亚州SantaClara的Intel Corporation可获得的“IA-32 Intel架构软件开发员手册第2卷：指令集参考”（IA-32 Intel Architecture Software Developer's Manual Volume 2:Instruction Set Reference）中描述的操作码格式的类型相对应。在一个实施例中，指令可通过字段361和362中的一个或多个字段编码。可识别直到每指令两个操作数位置，包括直到两个源操作数标识符364和365。在一个实施例中，目的地操作数标识符366可与源操作数标识符364相同，而在其它实施例中，它们可不同。在另一实施例中，目的地操作数标识符366可与源操作数标识符365相同，而在其它实施例中，它们可不同。在一个实施例中，通过源操作数标识符364和365识别的源操作数之一可通过文本字符串比较运算的结果被改写，而在其它实施例中，标识符364对应于源寄存器元素，并且标识符365对应于目的地寄存器元素。在一个实施例中，操作数标识符364和365可识别32位或64位源和目的地操作数。
图3E示出根据本公开的实施例的具有40或更多个位的另一可能操作编码（操作码）格式370。操作码格式370与操作码格式360相对应，并且包括可选前缀字节378。根据一个实施例的指令可通过字段378、371和372的一个或多个字段编码。通过源操作数标识符374和375以及通过前缀字节378，可识别直到每指令两个操作数位置。在一个实施例中，前缀字节378可用于识别32位或64位源和目的地操作数。在一个实施例中，目的地操作数标识符376可与源操作数标识符374相同，而在其它实施例中，它们可不同。对于另一实施例，目的地操作数标识符376可与源操作数标识符375相同，而在其它实施例中，它们可不同。在一个实施例中，指令对通过操作数标识符374和375识别的一个或多个操作数进行操作，并且通过操作数标识符374和375识别的一个或多个操作数可通过指令的结果被改写，而在其它实施例中，通过标识符374和375识别的操作数可被写入另一寄存器中的另一数据元素。操作码格式360和370允许由MOD字段363和373和由可选比例-索引-基础和位移字节部分地指定的寄存器到寄存器、存储器到寄存器、寄存器接（by）存储器、寄存器接寄存器、寄存器接中间物、寄存器到存储器寻址。
图3F示出根据本公开的实施例的又一可能操作编码（操作码）格式。64位单指令多数据（SIMD）算术运算可通过协处理器数据处理（CDP）指令被执行。操作编码（操作码）格式380描绘具有CDP操作码字段382和389的一个此类CDP指令。CDP指令的类型，对于另一实施例，操作可通过字段383、384、387和388的一个或多个字段编码。可识别直到每指令三个操作数位置，包括直到两个源操作数标识符385和390以及一个目的地操作数标识符386。协处理器的一个实施例可对8、16、32和64位值进行操作。在一个实施例中，可对整数数据元素执行指令。在一些实施例中，可使用条件字段381，有条件地执行指令。对于一些实施例，源数据大小可由字段383编码。在一些实施例中，可对SIMD字段进行零（Z）、负（N）、进位（C）和溢出（V）检测。对于一些指令，饱和的类型可由字段384编码。
图4A是根据本公开的实施例的示出有序流水线和寄存器重命名阶段、无序发布/执行流水线的框图。图4B是根据本公开的实施例的示出有序架构核和寄存器重命名逻辑、无序发布/执行流水线（要被包括在处理器中）的框图。图4A中的实线框示出有序流水线，而虚线框示出寄存器重命名、无序发布/执行流水线。类似地，图4B中的实线框示出有序架构逻辑，而虚线框示出寄存器重命名逻辑和无序发布/执行逻辑。
在图4A中，处理器流水线400可包括获取阶段402、长度解码阶段404、解码阶段406、分配阶段408、重命名阶段410、调度（也称为分派或发布）阶段412、寄存器读/存储器读阶段414、执行阶段416、写回/存储器写入阶段418、异常处置阶段422及提交阶段424。
在图4B中，箭头表示在两个或更多个单元之间的耦合，并且箭头的方向指示在那些单元之间数据流的方向。图4B显示处理器核490，其包括耦合到执行引擎单元450的前端单元430，并且两者均可耦合到存储器单元470。
核490可以是精简指令集计算（RISC）核、复杂指令集计算（CISC）核、超长指令字（VLIW）核、或者混合或备选核类型。在一个实施例中，核490可以是专用核，诸如，例如网络或通信核、压缩引擎、图形核等。
前端单元430可包括耦合到指令高速缓存单元434的分支预测单元432。指令高速缓存单元434可耦合到指令转化后备缓冲器（TLB） 436。TLB 436可耦合到指令获取单元438，其耦合到解码单元440。解码单元440可将指令解码，并且生成作为输出的一个或多个微操作、微代码入口点、微指令、其它指令或其它控制信号，它们可从原始指令解码或者以其它方式反映原始指令或者可从原始指令得到。解码器可使用各种不同机制实现。适合机制的示例包括但不限于查找表、硬件实现、可编程逻辑阵列（PLA）、微代码只读存储器（ROM）等。在一个实施例中，指令高速缓存单元434可还耦合到存储器单元470中的2级（L2）高速缓存单元476。解码单元440可耦合到执行引擎单元450中的重命名/分配器单元452。
执行引擎单元450可包括耦合到引退单元454和一个或多个调度器单元456的集合的重命名/分配器单元452。调度器单元456表示任何数量的不同调度器，包括预留站、中央指令窗口等。调度器单元456可耦合到物理寄存器堆单元458。每个物理寄存器堆单元458表示一个或多个物理寄存器堆，这些寄存器堆中的不同寄存器堆存储一个或多个不同数据类型，诸如标量整数、标量浮点、打包整数、打包浮点、向量整数、向量浮点、等，状态（例如，作为要执行的下一指令的地址的指令指针）等。物理寄存器堆单元458可由引退单元454重叠以示出其中可实现寄存器重命名和无序执行的各种方式（例如，使用一个或多个重排序缓冲器和一个或多个引退寄存器堆；使用一个或多个将来文件、一个或多个历史缓冲器和一个或多个引退寄存器堆；使用寄存器映射和寄存器池等）。通常，架构寄存器可从处理器外部或者从程序器的角度而言是可见的。寄存器可能不限于任何已知特定类型的电路。各种不同类型的寄存器只要如本文中所述存储和提供数据，它们便是适合的。适合寄存器的示例包括但可不限于专用物理寄存器、使用寄存器重命名的动态分配物理寄存器、专用和动态分配物理寄存器的组合等。引退单元454和物理寄存器堆单元458可耦合到执行集群460。执行集群460可包括一个或多个执行单元462的集合和一个或多个存储器访问单元464的集合。执行单元462可执行各种操作（例如，移位、加法、减法、乘法），并且对各种类型的数据（例如，标量浮点、打包整数、打包浮点、向量整数、向量浮点）进行执行。虽然一些实施例可包括专用于特定功能或功能的集合的多个执行单元，但其它实施例可只包括一个执行单元或全部执行所有功能的多个执行单元。调度器单元456、物理寄存器堆单元458和执行集群460示为可能是多个，这是因为某些实施例为某些类型的数据/操作创建单独的流水线（例如，标量整数流水线、标量浮点/打包整数/打包浮点/向量整数/向量浮点流水线和/或存储器存取流水线，每个流水线具有其自己的调度器单元、物理寄存器堆单元和/或执行集群 -并且在单独的存储器存取流水线的情况下，可实现其中仅此流水线的执行集群具有存储器访问单元464的某些实施例）。还应理解的是，在使用单独流水线的情况下，一个或多个这些流水线可以是无序发布/执行，并且其余的流水线是有序的。
存储器访问单元464的集合可耦合到存储器单元470，其可包括耦合到数据高速缓存单元474的数据TLB单元472，数据高速缓存单元474耦合到2级（L2）高速缓存单元476。在一个示范实施例中，存储器访问单元464可包括负载单元、存储地址单元和存储数据单元，它们中的每个可耦合到存储器单元470中的数据TLB单元472。L2高速缓存单元476可耦合到一个或多个其它级的高速缓存，并且最终耦合到主存储器。
通过示例，示范寄存器重命名、无序发布/执行核架构可如下实现流水线400：1）指令获取438可执行获取阶段和长度解码阶段402和404；2）解码单元440可执行解码阶段406；3）重命名/分配器单元452可执行分配阶段408和重命名阶段410；4）调度器单元456可执行调度阶段412；5）物理寄存器堆单元458和存储器单元470可执行寄存器读/存储器读阶段414；执行集群460可执行执行阶段416；6）存储器单元470和物理寄存器堆单元458可执行写回/存储器写入阶段418；7）各种单元可涉及异常处置阶段422的执行；以及8）引退单元454和物理寄存器堆单元458可执行提交阶段424。
核490可支持一个或多个指令集（例如，x86指令集（其中对于较新版本已添加一些扩展）；加利福尼亚州Sunnyvale的MIPS Technologies的MIPS指令集；加利福尼亚州Sunnyvale的ARM Holdings的ARM指令集（具有诸如NEON的可选另外扩展））。
应理解的是，核可以以多种方式支持多线程（执行两个或更多个并行的操作或线程的集合）。例如通过包括时间片多线程、同时多线程（其中，单个物理核提供用于物理核在同时进行多线程的每个线程的逻辑核）或其组合，可执行多线程支持。此类组合例如可包括时间片获取和解码及之后的同时多线程，诸如在Intel®超线程技术中一样。
虽然寄存器重命名可在无序执行的上下文中描述，但应理解的是，可在有序架构中使用寄存器重命名。虽然处理器的所示实施例也可包括单独的指令和数据高速缓存单元434/474及共享L2高速缓存单元476，但其它实施例可具有用于指令和数据两者的单个内部高速缓存，诸如例如1级（L1）内部高速缓存，或多个级的内部高速缓存。在一些实施例中，***可包括内部高速缓存和可在核和/或处理器外的外部高速缓存的组合。在其它实施例中，所有高速缓存可在核和/或处理器的外部。
图5A是根据本公开的实施例的处理器500的框图。在一个实施例中，处理器500可包括多核处理器。处理器500可包括以通信方式耦合到一个或多个核502的***代理510。此外，核502和***代理510可以通信方式耦合到一个或多个高速缓存506。核502、***代理510和高速缓存506可经一个或多个存储器控制单元552以通信方式耦合。此外，核502、***代理510和高速缓存506可经存储器控制单元552以通信方式耦合到图形模块560。
处理器500可包括用于将核502、***代理510和高速缓存506及图形模块560互连的任何适合机制。在一个实施例中，处理器500可包括基于环形的互连单元508以将核502、***代理510和高速缓存506及图形模块560互连。在其它实施例中，处理器500可包括用于将此类单元互连的任何数量的公知技术。基于环形的互连单元508可利用存储器控制单元552以促进互连。
处理器500可包括存储器层级，该层级包括核内的一个或多个级的高速缓存、诸如高速缓存506的一个或多个共享高速缓存单元或耦合到集成存储器控制器单元552的集合的外部存储器（未示出）。高速缓存506可包括任何适合的高速缓存。在一个实施例中，高速缓存506可包括诸如2级（L2）、3级（L3）、4级（L4）或其它级的高速缓存的一个或多个中间级高速缓存、末级高速缓存（LLC）和/或其组合。
在各种实施例中，一个或多个核502可执行多线程。***代理510可包括用于协调和操作核502的组件。***代理510例如可包括功率控制单元（PCU）。PCU可以是或者包括对于调节核502的功率状态所需的逻辑和组件。***代理510可包括用于驱动一个或多个外部连接的显示器或图形模块560的显示引擎512。***代理510可包括用于针对图形的通信总线的接口514。在一个实施例中，接口514可通过PCI高速（PCIe）来实现。在另外的实施例中，接口514可通过PCI高速图形（PEG）来实现。***代理510可包括直接媒体接口（DMI）516。DMI516可在计算机***的母板或其它部分上的不同桥之间提供链路。***代理510可包括用于提供PCIe链路到计算***的其它元素的PCIe桥518。PCIe桥518可使用存储器控制器520和一致性逻辑522实现。
核502可以以任何适合的方式实现。核502可在架构和/或指令集方面是同构或异构的。在一个实施例中，一些核502可以是有序的，而其它核可以是无序的。在另一实施例中，两个或更多个核502可执行相同指令集，而其它核可只执行该指令集的子集或不同指令集。
处理器500可包括诸如可从加利福尼亚州Santa Clara的Intel Corporation获得的Core™ i3、i5、i7、2 Duo和Quad、Xeon™、Itanium™、XScale™或StrongARM™处理器等通用处理器。处理器500可从诸如ARM Holdings, Ltd、MIPS等的另一公司提供。处理器500可以是专用处理器，诸如例如网络或通信处理器、压缩引擎、图形处理器、协处理器、嵌入式处理器等。处理器500可在一个或多个芯片上实现。处理器500可以是使用诸如例如BiCMOS、COMS或NMOS的多个处理技术的任何技术的一个或多个衬底的一部分，和/或可在衬底上实现。
在一个实施例中，高速缓存506的一个给定高速缓存可由核502的多个核共享。在另一实施例中，高速缓存506的一个给定高速缓存可专用于核502之一。高速缓存506到核502的指派可由高速缓存控制器或其它适合机制处理。通过实现给定高速缓存506的时间片，可由两个或更多个核502共享高速缓存506的一个给定高速缓存。
图形模块560可实现集成图形处理子***。在一个实施例中，图形模块560可包括图形处理器。此外，图形模块560可包括媒体引擎565。媒体引擎565可提供媒体编码和视频解码。
图5B是根据本公开的实施例的核502的示例实现的框图。核502可包括以通信方式耦合到无序引擎580的前端570。核502可通过高速缓存层级503，以通信方式耦合到处理器500的其它部分。
前端570可以以任何适合的方式实现，例如，如上所述部分或完全由前端201实现。在一个实施例中，前端570可通过高速缓存层级503与处理器500的其它部分进行通信。在另外实施例中，前端570可从处理器500的部分获取指令，并且在指令传递到无序执行引擎580时准备处理器流水线中以后要使用的指令。
无序执行引擎580可以以任何适合的方式实现，例如，如上所述部分或完全通过无序执行引擎203来实现。无序执行引擎580可准备从前端570接收到的指令以供执行。无序执行引擎580可包括分配模块582。在一个实施例中，分配模块582可分配处理器500的资源或诸如寄存器或缓冲器的其它资源以执行给定指令。分配模块582可在调度器中进行分配，如存储器调度器、快速调度器或浮点调度器。此类调度器可在图5B中由资源调度器584表示。分配模块582可完全或部分通过结合图2描述的分配逻辑来实现。资源调度器584可基于给定资源的源的准备度和执行指令需要的执行资源的可用性，确定指令何时准备就绪以执行。资源调度器584可例如通过如上所述的调度器202、204、206来实现。资源调度器584可对一个或多个资源调度指令的执行。在一个实施例中，此类资源可在核502的内部，并且例如可示出为资源586。在另一实施例中，此类资源可在核502的外部，并且例如可由高速缓存层级503访问。资源例如可包括存储器、高速缓存、寄存器堆或寄存器。核502内部的资源可由图5B中的资源586表示。在必需时，可例如通过高速缓存层级503，协调写入资源586或从中读取的值和处理器500的其它部分。在指令是指派的资源时，可将它们置于重新排序缓冲器588中。重新排序缓冲器588可在指令执行时追踪指令，并且可基于处理器500的任何适合准则，选择性地将其执行重新排序。在一个实施例中，重新排序缓冲器588可识别可独立执行的指令或一系列指令。此类指令或一系列指令可与其它此类指令并行执行。核502中的并行执行可通过任何适合数量的单独执行块或虚拟处理器执行。在一个实施例中，给定核502内的多个虚拟处理器可访问诸如存储器、寄存器和高速缓存的共享资源。在其它实施例中，处理器500内的多个处理实体可访问共享资源。
高速缓存层级503可以以任何适合的方式实现。例如，高速缓存层级503可包括诸如高速缓存572、574的一个或多个更低或中级高速缓存。在一个实施例中，高速缓存层级503可包括以通信方式耦合到高速缓存572、574的LLC 595。在另一实施例中，LLC 595可在对处理器500的所有处理实体可访问的模块590中实现。在另外的实施例中，模块590可在来自Intel, Inc的处理器的非核心模块中实现。模块590可包括对于执行核502所必需，但可能不在核502内实现的处理器500的部分或子***。除LLC 595外，模块590例如可包括硬件接口、存储器一致性协调器、处理器间互连、指令流水线或存储器控制器。通过模块590，并且更具体地说，通过LLC 595，可对可用于处理器500的RAM 599进行访问。此外，核502的其它实例可类似地访问模块590。可部分通过模块590，促进核502的实例的协调。
图6-8可示出适合于包含处理器500的示范***，而图9可示出可包含一个或多个核502的示范性片上***（SoC）。在本领域已知的用于膝上型计算机、桌面型计算机、手持式PC、个人数字助理、工程设计工作站、服务器、网络装置、网络中枢、交换机、嵌入式处理器、数字信号处理器（DSP）、图形装置、视频游戏装置、机顶盒、微控制器、蜂窝电话、便携式媒体播放器、手持式装置和各种其它电子装置的其它***设计和实现也可以是适合的。一般而言，结合处理器和/或本文所公开的其它执行逻辑的大量***或电子装置一般可以是适合的。
图6示出了根据本公开实施例的***600的框图。***600可包含一个或多个处理器610、615，它们可耦合到图形存储器控制器中枢（GMCH）620。在图6中用虚线指代附加处理器615的可选性质。
每个处理器610、615可以是某版本的处理器500。然而，应该指出，在处理器610、615中可能不存在集成图形逻辑和集成存储器控制单元。图6示出了GMCH 620可耦合到存储器640，存储器640例如可以是动态随机存取存储器（DRAM）。对于至少一个实施例，DRAM可与非易失性高速缓存关联。
GMCH 620可以是芯片集，或者芯片集的一部分。GMCH 620可与处理器610、615通信，并控制处理器610、615与存储器640之间的交互。GMCH 620也可充当处理器610、615与***600的其它元件之间的加速总线接口。在一个实施例中，GMCH 620经由多点总线（诸如前侧总线（FSB）695）与处理器610、615通信。
更进一步，GMCH 620可耦合到显示器645（诸如平板显示器）。在一个实施例中，GMCH 620可包含集成图形加速器。GMCH 620可进一步耦合到输入/输出（I/O）控制器中枢（ICH） 650，其可用于将各种外设装置耦合到***600。外部图形装置660可包含耦合到ICH650的分立图形装置，连同另一外设装置670。
在其它实施例中，在***600中也可存在附加的或不同的处理器。例如，附加处理器610、615可包含可与处理器610相同的附加处理器、可与处理器610异质或不对称的附加处理器、加速器（诸如例如图形加速器或数字信号处理（DSP）单元）、现场可编程门阵列或任何其它处理器。在品质度量谱（包含架构、微架构、热、功耗特性等）方面，在物理资源610、615之间可能存在各种差异。这些差异在处理器610、615之间可有效地将它们自己标明为不对称并且异质。对于至少一个实施例，各种处理器610、615可驻留在同一管芯封装中。
图7示出了根据本公开实施例的第二***700的框图。如图7中所示，多处理器***700可包含点对点互连***，并且可包经由点对点互连750耦合的第一处理器770和第二处理器780。处理器770和780中的每个可以如一个或多个处理器610、615一样，是某版本的处理器500。
在图7可示出两个处理器770、780的情况下，要理解到，本公开的范围不限于此。在其它实施例中，在给定处理器中可存在一个或多个附加处理器。
分别示出处理器770和780包含集成存储器控制器单元772和782。处理器770还可包含点对点（P-P）接口776和778作为其总线控制器单元的一部分；类似地，第二处理器780可包含P-P接口786和788。处理器770、780可经由点对点（P-P）接口750使用P-P接口电路778、788交换信息。如图7中所示，IMC 772和782可将处理器耦合到相应存储器，即存储器732和存储器734，它们在一个实施例中可以是本地附连到相应处理器的主存储器的部分。
处理器770、780可各自经由单独P-P接口752、754使用点对点接口电路776、794、786、798与芯片集790交换信息。在一个实施例中，芯片集790还可经由高性能图形接口739与高性能图形电路738交换信息。
共享高速缓存（未示出）可被包含在任一处理器中或两个处理器外，仍经由P-P互连与处理器连接，使得任一或两个处理器的本地高速缓存信息可被存储在共享高速缓存中（如果处理器被置于低功率模式的话）。
芯片集790可经由接口796耦合到第一总线716。在一个实施例中，第一总线716可以是外设组件互连（PCI）总线，或诸如PCI高速总线的总线，或另一个第三代I/O互连总线，尽管本公开的范围不限于此。
如图7中所示，各种I/O装置714可耦合到第一总线716，连同将第一总线716耦合到第二总线720的总线桥718。在一个实施例中，第二总线720可以是低管脚计数（LPC）总线。在一个实施例中，各种装置可耦合到第二总线720，例如包含键盘和/或鼠标722、通信装置727和存储单元728，诸如盘驱动器或可包含指令/代码和数据730的其它大容量存储装置。进一步说，音频I/O 724可耦合到第二总线720。要指出，其它架构可以是可能的。例如，代替图7的点对点架构，***可实现多点总线或其它此类架构。
图8示出了根据本公开实施例的第三***800的框图。图7和图8中的相似的元件带有相似的附图标记，并且已经从图8中省略了图7的某些方面，以便避免使图8的其它方面混淆。
图8示出处理器770、780可分别包含集成存储器和I/O控制逻辑（“CL”） 872和882。对于至少一个实施例，CL 872、882可包含集成存储器控制器单元，诸如上面结合图5和图7所描述的。此外，CL 872、882也可包含I/O控制逻辑。图8不仅示出了存储器732、734可耦合到CL 872、882，而且I/O装置814也可耦合到控制逻辑872、882。遗留I/O装置815可耦合到芯片集790。
图9示出了根据本公开实施例的SoC 900的框图。图5中的相似元件带有相似附图标记。还有，虚线框可表示更高级SoC上的可选特征。互连单元902可耦合到：应用处理器910，其可包含一个或多个核502A-N的集合以及共享高速缓存单元506；***代理单元510；总线控制器单元916；集成存储器控制器单元914；媒体处理器集合或一个或多个媒体处理器920，其可包含集成图形逻辑908、用于提供静止和/或视频相机功能性的图像处理器924、用于提供硬件音频加速的音频处理器926以及用于提供视频编码/解码加速的视频处理器928；静态随机存取存储器（SRAM）单元930；直接存储器存取（DMA）单元932；以及用于耦合到一个或多个外部显示器的显示单元940。
图10示出了根据本公开的实施例的可执行至少一个指令的含有中央处理单元（CPU）和图形处理单元（GPU）的处理器。在一个实施例中，执行根据至少一个实施例的操作的指令可由CPU执行。在另一实施例中，指令可由GPU执行。在又一实施例中，指令可通过由GPU和CPU执行的操作组合执行。例如，在一个实施例中，根据一个实施例的指令可被接收和解码以便在CPU上执行。然而，解码指令内的一个或多个操作可由CPU执行，并且结果返回到GPU以用于指令的最后引退。相反，在一些实施例中，CPU可充当主处理器，并且GPU充当协处理器。
在一些实施例中，受益于高度并行吞吐量处理器的指令可由GPU执行，而受益于处理器的性能（其受益于深流水线架构）的指令可由CPU执行。例如，图形、科学应用、金融应用和其它并行工作负荷可受益于GPU的性能，并被相应地执行，而更多序列应用（诸如操作***内核或应用代码）可更适合于CPU。
在图10中，处理器1000包含CPU 1005、GPU 1010、图像处理器1015、视频处理器1020、USB控制器1025、UART控制器1030、SPI/SDIO控制器1035、显示装置1040、存储器接口控制器1045、MIPI控制器1050、闪速存储器控制器1055、双数据速率（DDR）控制器1060、安全性引擎1065和I2S/I2C控制器1070。其它逻辑和电路可包含在图10的处理器中，包含更多CPU和GPU以及其它外设接口控制器。
至少一个实施例的一个或多个方面可由存储在表示处理器内的各种逻辑的机器可读介质上的代表性数据实现，其当由机器读取时使机器制造执行本文描述的技术的逻辑。称为“IP核”的此类表示可存储在有形机器可读介质（“带”）上，并供应给各种消费者或制造设施，以加载到实际上制造逻辑或处理器的制造机器中。例如，诸如由ARM Holdings,Ltd开发的Cortex™族处理器和中国科学院计算技术研究所（ICT）开发的龙芯IP核的IP核可许可或销售到各种客户或被许可人，诸如Texas Instruments、Qualcomm、Apple或Samsung，并且在由这些客户或被许可人生产的处理器中实现。
图11示出了根据本公开实施例示出IP核的开发的框图。存储装置1110可包含模拟软件1120和/或硬件或软件模型1110。在一个实施例中，表示IP核设计的数据可经由存储器1140（例如硬盘）、有线连接（例如因特网）1150或无线连接1160提供给存储装置1110。由模拟工具和模型生成的IP核信息然后可被传送到制造设施1165，其中它可由第三方制造以执行根据至少一个实施例的至少一个指令。
在一些实施例中，一个或多个指令可对应于第一类型或架构（例如x86），并且在不同类型或架构（例如ARM）的处理器上转化或仿真。根据一个实施例，指令因此可在任何处理器或处理器类型（包含ARM、x86、MIPS、GPU）或其它处理器类型或架构上执行。
图12示出了根据本公开实施例，可如何由不同类型的处理器仿真第一类型的指令。在图12中，程序1205含有可执行与根据一个实施例的指令相同或基本上相同功能的一些指令。然而，程序1205的指令可属于与处理器1215不同或不兼容的类型和/或格式，意味着，程序1205中的类型的指令可能不能够由处理器1215本地执行。然而，在仿真逻辑1210的帮助下，程序1205的指令可被转化成可由处理器1215本地执行的指令。在一个实施例中，仿真逻辑可实施在硬件中。在另一实施例中，仿真逻辑可实施在有形、机器可读介质中，其含有将程序1205中的类型的指令转化成由处理器1215本地可执行的类型。在其它实施例中，仿真逻辑可以是固定功能或可编程硬件以及存储在有形、机器可读介质上的程序的组合。在一个实施例中，处理器含有仿真逻辑，而在其它实施例中，仿真逻辑存在于处理器外部，并且可由第三方提供。在一个实施例中，处理器可通过执行在处理器中含有的或与处理器关联的微代码或固件来加载实施在含有软件的有形、机器可读介质中的仿真逻辑。
图13示出了根据本公开的实施例的对比使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。在所示出的实施例中，指令转换器可以是软件指令转换器，尽管指令转换器可以用软件、固件、硬件或它们的各种组合实现。图13示出可使用x86编译器1304采用编译高级语言1302的程序以生成x86二进制代码1306，其可由具有至少一个x86指令集核的处理器1316本地执行。具有至少一个x86指令集核的处理器1316表示可通过兼容执行或以其它方式处理（1）Intel x86指令集核的指令集的实质部分或（2）定向为在具有至少一个x86指令集核的Intel处理器上运行的应用或其它软件的对象代码版本，来执行与具有至少一个x86指令集核的Intel处理器基本上相同功能，以便实现与具有至少一个x86指令集核的Intel处理器基本上相同结果的任何处理器。x86编译器1304表示可以可操作以生成x86二进制代码1306（例如对象代码）的编译器，二进制代码1306可在具有或没有附加连锁处理的情况下在具有至少一个x86指令集核的处理器1316上执行。类似地，图13示出采用高级语言1302的程序可使用备选指令集编译器1308编译以生成备选指令集二进制代码1310，其可由没有至少一个x86指令集核的处理器1314（例如，具有执行加利福尼亚州Sunnyvale的MIPS Technologies的MIPS指令集，和/或执行加利福尼亚州Sunnyvale的ARM Holdings的ARM指令集的核的处理器）本地执行。指令转换器1312可用于将x86二进制代码1306转换成可由没有x86指令集核的处理器1314本地执行的代码。这个转换的代码可能不与备选指令集二进制代码1310相同；然而，转换的代码将完成一般操作，并且由来自备选指令集的指令组成。从而，指令转换器1312表示通过仿真、模拟或任何其它过程，允许不具有x86指令集处理器或核的处理器或其它电子装置执行x86二进制代码1306的软件、固件、硬件或其组合。
图14是根据本公开实施例的处理器的指令集架构1400的框图。指令集架构1400可包含任何适合数量或种类的组件。
例如，指令集架构1400可包含处理实体，诸如一个或多个核1406、1407和图形处理单元1415。核1406、1407可通过任何适合的机制（诸如通过总线或高速缓存）以通信方式耦合到其余指令集架构1400。在一个实施例中，核1406、1407可通过L2高速缓存控制1408以通信方式耦合，L2高速缓存控制1408可包含总线接口单元1409和L2高速缓存1410。核1406、1407和图形处理单元1415可通过互连1410以通信方式彼此耦合，并耦合到指令集架构1400的剩余部分。在一个实施例中，图形处理单元1415可使用视频编解码器1420（其定义其中具体视频信号将被编码和解码以便输出的方式）。
指令集架构1400还可包含任何数量或种类的接口、控制器或用于与电子装置或***的其它部分对接或通信的其它机制。此类机制例如可促进与外设、通信装置、其它处理器或存储器的交互。在图14的示例中，指令集架构1400可包含液晶显示器（LCD）视频接口1425、订户接口模块（SIM）接口1430、引导ROM接口1435、同步动态随机存取存储器（SDRAM）控制器1440、闪存控制器1445和串行外设接口（SPI）主单元1450。LCD视频接口1425例如可从GPU 1415并且例如通过移动工业处理器接口（MIPI）1490或高清多媒体接口（HDMI）1495向显示器提供视频信号的输出。此类显示器例如可包含LCD。SIM接口1430可提供对或从SIM卡或装置的访问。SDRAM控制器1440可提供对或从诸如SDRAM芯片或模块1460的存储器的访问。闪存控制器1445可提供对或从诸如闪存存储器1465或RAM的其它实例的存储器的访问。SPI主单元1450可提供对或从诸如蓝牙模块1470、高速3G调制解调器1475、全球定位***模块1480或实现诸如802.11的通信标准的无线模块1485的通信模块的访问。
图15是根据本公开实施例的处理器的指令集架构1500的更详细框图。指令架构1500可实现指令集架构1400的一个或多个方面。更进一步，指令集架构1500可示出用于执行处理器内指令的模块和机制。
指令架构1500可包含以通信方式耦合到一个或多个执行实体1565的存储器***1540。更进一步，指令架构1500可包含以通信方式耦合到执行实体1565和存储器***1540的高速缓存和总线接口单元（诸如单元1510）。在一个实施例中，将指令加载到执行实体1565可由一个或多个执行阶段执行。此类阶段例如可包含指令预获取阶段1530、双指令解码阶段1550、寄存器重命名阶段1555、发布阶段1560和写回阶段1570。
在一个实施例中，存储器***1540可包含执行的指令指针1580。执行的指令指针1580可存储标识一批指令内最旧的、未指派的指令的值。最旧的指令可对应于最低程序指令（program order，PO）值。PO可包含唯一数量的指令。此类指令可以是由多个串（strand）表示的线程内的单个指令。PO可在排序指令中用于确保代码的正确执行语义。PO可通过诸如评估指令中编码的PO的增量而不是绝对值的机制来重构。此类重构的PO可被称为“RPO”。尽管本文可提到PO，但此类PO可与RPO互换使用。串可包含是取决于彼此的数据的指令序列。在编译时间，串可由二进制转化器布置。执行串的硬件可按根据各种指令的PO的次序执行给定串的指令。线程可包含多个串，使得不同串的指令可取决于彼此。给定串的PO可以是串中尚未从发布阶段分派执行的最旧的指令的PO。相应地，给定多个串的线程，每个串包含按PO排序的指令，执行的指令指针1580可存储线程中最旧的——由最低号码示出的——PO。
在另一个实施例中，存储器***1540可包含引退指针1582。引退指针1582可存储标识最后引退的指令的PO的值。引退指针1582例如可由引退单元454设置。如果尚没有指令引退，则引退指针1582可包含空值。
执行实体1565可包含处理器通过其可执行指令的任何适合数量和种类的机制。在图15的示例中，执行实体1565可包含ALU/乘法单元（MUL）1566、ALU 1567和浮点单元（FPU）1568。在一个实施例中，此类实体可利用在给定地址1569内含有的信息。执行实体1565与阶段1530、1550、1555、1560、1570组合可共同形成执行单元。
单元1510可用任何适合的方式实现。在一个实施例中，单元1510可执行高速缓存控制。在此类实施例中，单元1510从而可包含高速缓存1525。在另外实施例中，高速缓存1525可实现为具有任何适合大小（诸如0、128k、256k、512k、1M或2M字节的存储器）的L2统一高速缓存。在另一、另外的实施例中，高速缓存1525可实现在纠错代码存储器中。在另一实施例中，单元1510可执行到处理器或电子装置的其它部分的总线对接。在此类实施例中，单元1510从而可包含用于通过互连、处理器内总线、处理器间总线或其它通信总线、端口或线路通信的总线接口单元1520。总线接口单元1520可提供对接以便例如执行生成存储器和输入/输出地址，以便在执行实体1565与指令架构1500外部的***部分之间传送数据。
为了进一步促进其功能，总线接口单元1520可包含用于生成中断和到处理器或电子装置的其它部分的其它通信的中断控制和分发单元1511。在一个实施例中，总线接口单元1520可包含处置针对多个处理核的高速缓存访问和一致性的探听控制单元1512。在另外的实施例中，为了提供此类功能性，探听控制单元1512可包含处置不同高速缓存之间信息交换的高速缓存到高速缓存传送单元。在另一、另外实施例中，探听控制单元1512可包含一个或多个探听过滤器1514，其监视其它高速缓存（未示出）的一致性，使得高速缓存控制器（诸如单元1510）不用必须直接执行此类监视。单元1510可包含用于同步指令架构1500的动作的任何适合数量的定时器1515。还有，单元1510可包含AC端口1516。
存储器***1540可包含用于存储对于指令架构1500的处理需要的信息的任何适合的数量和种类的机制。在一个实施例中，存储器***1540可包含用于存储信息（诸如写入到存储器或寄存器或从存储器或寄存器读回的缓冲器）的负载存储单元1530。在另一实施例中，存储器***1540可包含转化后备缓冲器（TLB）1545，其提供了物理地址与虚拟地址之间的地址值的查找。在又一实施例中，存储器***1540可包含用于促进访问虚拟存储器的存储器管理单元（MMU）1544。在又一实施例中，存储器***1540可包含预获取器1543，用于在指令实际需要被执行之前从存储器请求此类指令以便减少延时。
执行指令的指令架构1500的操作可通过不同阶段执行。例如，使用单元1510指令预获取阶段1530可通过预获取器1543访问指令。检索的指令可被存储在指令高速缓存1532中。预获取阶段1530可实现用于快速环路模式的选项1531，其中执行形成环路的一系列指令，环路足够小以在给定高速缓存内拟合。在一个实施例中，执行此类执行例如可无需从指令高速缓存1532访问附加指令。预获取什么指令的确定例如可由分支预测单元1535进行，单元1535可访问全局历史1536中的执行指示、目标地址1537的指示或确定接下来将执行代码的分支1557中的哪个的返回栈1538的内容。此类分支有可能作为结果预获取。分支1557可通过如下面所描述的其它操作阶段产生。指令预获取阶段1530可提供指令及有关将来指令的任何预测到双指令解码阶段1550。
双指令解码阶段1550可将接收的指令转化成可执行的基于微代码的指令。双指令解码阶段1550每时钟周期可同时解码两个指令。更进一步，双指令解码阶段1550可将其结果传到寄存器重命名阶段1555。此外，双指令解码阶段1550可从其解码和微代码的最终执行中确定任何结果分支。此类结果可输入到分支1557中。
寄存器重命名阶段1555可将对虚拟寄存器或其它资源的引用转化成对物理寄存器或资源的引用。寄存器重命名阶段1555可包含寄存器池1556中此类映射的指示。寄存器重命名阶段1555可更改所接收的指令，并将结果发送到发布阶段1560。
发布阶段1560可向执行实体1565发布或分派命令。此类发布可按无序方式执行。在一个实施例中，多个指令可在执行之前在发布阶段1560保持。发布阶段1560可包含用于保持此类多个命令的指令队列1561。可基于任何可接受的判据，诸如用于执行给定指令的资源的可用性或适用性，由发布阶段1560向具体处理实体1565发布指令。在一个实施例中，发布阶段1560可重新排序指令队列1561内的指令，使得所接收的第一指令可能不是所执行的第一指令。基于指令队列1561的排序，附加分支信息可被提供给分支1557。发布阶段1560可将指令传到执行实体1565以用于执行。
在执行时，写回阶段1570可将数据写入到寄存器、队列或指令集架构1500的其它结构中，以传递给定命令的完成。取决于在发布阶段1560中布置的指令次序，写回阶段1570的操作可实现要被执行的附加指令。指令集架构1500的执行可由追踪单元1575监视或调试。
图16是根据本公开实施例的用于处理器的指令集架构的执行流水线1600的框图。执行流水线1600例如可示出图15的指令架构1500的操作。
执行流水线1600可包含步骤或操作的任何适合的组合。在1605，可进行接下来要执行的分支的预测。在一个实施例中，此类预测可基于先前指令的执行及其结果。在1610，对应于预测的执行分支的指令可被加载到指令高速缓存中。在1615，可获取指令高速缓存中的一个或多个此类指令以便执行。在1620，已经获取的指令可被解码成微代码或更特定的机器语言。在一个实施例中，可同时解码多个指令。在1625，可重新指配解码指令内对寄存器或其它资源的引用。例如，可引用对应物理寄存器替换对虚拟寄存器的引用。在1630，指令可被分派给队列以便执行。在1640，可执行指令。可按任何适合的方式执行此类执行。在1650，可向适合的执行实体发布指令。其中执行指令的方式可取决于执行指令的特定实体。例如，在1655，ALU可执行算术函数。ALU可针对其操作利用单个时钟周期以及两个移位器。在一个实施例中，可采用两个ALU，并且从而在1655可执行两个指令。在1660，可进行结果分支的确定。程序计数器可用于指定分支将进行到其的目的地。1660可在单个时钟周期内执行。在1665，浮点算术可由一个或多个FPU执行。浮点操作可需要执行多个时钟周期，诸如2个到10个周期。在1670，可执行乘法和除法运算。此类运算可在4个时钟周期中执行。在1675，可执行对寄存器或流水线1600其它部分的加载和存储操作。操作可包含加载和存储地址。此类运算可在4个时钟周期中执行。在1680，写回操作可根据需要由1655-1675的结果操作执行。
图17是根据本公开的实施例的用于利用处理器1710的电子装置1700的框图。电子装置1700例如可包括笔记本、超级本、计算机、塔式服务器、机架服务器、刀片服务器、膝上型计算机、桌上型计算机、平板、移动装置、电话、嵌入式计算机或任何其它适合的电子装置。
电子装置1700可包括以通信方式耦合到任何适合数量或种类的组件、外设、模块或装置的处理器1710。此类耦合可通过任何适合种类的总线或接口来实现，诸如I2C总线、***管理总线（SMBus）、低引脚计数（LPC）总线、SPI、高清晰音频（HDA）总线、串行高级技术附件（SATA）总线、USB总线（版本1、2、3）或通用异步接收器/传送器（UART）总线。
此类组件例如可包括显示器1724、触摸屏1725、触摸板1730、近场通信（NFC）单元1745、传感器中枢1740、热传感器1746、高速芯片集（EC）1735、可信平台模块（TPM）1738、BIOS/固件/闪存存储器1722、数字信号处理器1760、诸如固态磁盘（SSD）或硬盘驱动器（HDD）的驱动器1720、无线局域网（WLAN）单元1750、蓝牙单元1752、无线广域网（WWAN）单元1756、全球定位***（GPS）1755、诸如USB 3.0相机的相机1754、或例如以LPDDR3标准实现的低功率双倍数据率（LPDDR）存储器单元1715。这些组件每个可以以任何适合的方式实现。
此外，在各种实施例中，其它组件可通过上面讨论的组件以通信方式耦合到处理器1710。例如，加速计1741、环境光传感器（ALS）1742、罗盘1743和陀螺仪1744可以以通信方式耦合到传感器中枢1740。热传感器1739、风扇1737、键盘1736和触摸板1730可以以通信方式耦合到EC 1735。扬声器1763、耳机1764和麦克风1765可以以通信方式耦合到音频单元1762，音频单元又可以通信方式耦合到DSP 1760。音频单元1762例如可包括音频编解码器和D类放大器。SIM卡1757可以以通信方式耦合到WWAN单元1756。诸如WLAN单元1750和蓝牙单元1752以及WWAN单元1756的组件可以以下一代规格（NGFF）实现。
图18是根据本公开的实施例的用以实现用于位字段操作的指令和/或逻辑的***1800的说明。在各种实施例中，指令可以是向量指令。
在一个实施例中，指令可以包括用于将数据结构压缩成位字段的指令。可以压缩任何适合的数据结构，诸如单精度型，双精度型，四精度型，字，双字或其它适合的数据。在其它实施例中，可以包括用于将结构压缩成打包位阵列的位字段的指令。在另一其它实施例中，可以包括用于在向量化操作中一次将多个结构压缩成多个位字段的指令。在另一实施例中，可以将多个结构压缩成打包位阵列，并且所有结果位字段可以具有相同的大小。结构可以布置在阵列中。在又一实施例中，多个结构可以被压缩，但是位字段可以具有不同的大小，其中每个位字段大小被定义在大小指示符的向量中的元素中。
在一个实施例中，指令可以包括用于从位字段解压缩数据结构或者将位字段扩展成数据结构的指令。任何适合的数据结构可以被解压缩，诸如单精度型，双精度型，四精度型，字，双字或其它适合的数据。在其它实施例中，可以包括用于从打包位阵列的位字段解压缩或扩展结构的指令。在另一其它实施例中，可以包括用于在向量化操作中从多个位字段一次解压缩或扩展多个结构的指令。在另一实施例中，多个结构可以从打包位阵列解压缩或扩展，并且所有结果位字段可以具有相同的大小。结果是可以将结构布置在阵列中。在又一实施例中，多个结构可以从不同大小的位字段解压缩或扩展，其中每个位字段大小在大小指示符的向量中的元素中定义。
指令可以包括指令流1802中的指令。该指令可以由处理器1806执行，处理器1806可以以任何适合的方式来实现，包括部分地由如图1-17中所描述的元件实现。例如，处理器1806可以包括用于执行流水线的各种组件。处理器1806可以包括多个核1826，引擎和无序处理。处理器1806可以包括前端1808，以从包括指令流1804的存储器接收或获取指令。前端1808可以包括获取器1810以有效地通过可能的指令填充流水线来执行。前端1808可以包括解码器1812，以将指令解码成操作码以用于执行，确定其含义，并获得副作用，所要求的数据，消耗的数据以及要产生的数据。二进制转化器1814可以用于优化代码。该指令可以驻留在指令流1802中（如由编译器1804产生的），或者可以由二进制转化器1814创建。可以将信息传递到执行流水线中的无序或有序执行引擎。执行流水线可以包括重命名和分配单元1818，用于重命名针对无序执行的指令，将此类重命名约定存储在与引退单元1824共同延伸的重排序缓冲器（ROB）中，使得指令可以看起来以它们被接收的顺序引退。重命名和分配单元1818可以进一步分配资源以用于并行执行指令。当输入可用时，调度器1820可以调度指令以在执行单元1822上执行。执行单元1822的输出可以在ROB中排队。前端1808可以尝试预期将阻止指令在顺序流中执行并且可以获取可能执行的指令流的任何行为。例如，当存在误预测时，ROB可以通知前端，并且不同的指令集可能转而被执行。前端1808可以存储诸如用于分支预测的元数据的数据。指令和参数可以从包括多级高速缓存的存储器子***1828中拉出并且结果可以写入包括多级高速缓存的存储器子***1828。
***1800可以处理和执行指令（例如指令流1802中的那些）。指令流1802可以从存储器子***1828加载或由外部源提供。***1800可以通过可以被向量化的循环操作处理和执行指令。可以被向量化的循环操作可以改变或更改以包括用于压缩和旋转的向量指令。可以通过编译器1804在提供到***1800的指令流1802内进行改变或更改，并且将其***回指令流1802中，或者通过处理器1802内的即时编译器、二进制转化器或动态转化器在提供到***1800的指令流1802内进行改变或更改，并且将其***回指令流1802中。无论指令的源是什么，它都可以由处理器1802中的执行流水线执行。
在各种实施例中，由***1800执行的指令可以用于操纵打包位阵列1830和包含在其中的位字段。在一个实施例中，指令流1802中的指令可以包括用于将元素阵列或数据结构压缩成打包位阵列1830中的位字段的指令。在另一实施例中，指令流1802中的指令可以包括用于从打包位阵列1830中的位字段扩展数据结构或元素的阵列的指令。
可以相对于打包位阵列1830中的一个或多个位字段来执行指令。阵列1830可以存储在***1800的存储器子***1828中，其可以包括物理存储器、虚拟存储器、寄存器或者各种级的高速缓存。在一个实施例中，打包位阵列1830可以包括相同大小的多个位字段。在另一实施例中，打包位阵列1830可以包括不同大小的多个位字段。在此类实施例中，打包位阵列1830可以包括向量或者由定义打包位阵列1830中的每个位字段的大小的元素的向量来引用。
诸如整数的一些数据结构可能仅使用分配用于数据结构的空间的一部分来存储对于整数的给定实例的信息。例如，具有值“3”的整数将使用整数的两个位来表示值-“11”。取决于这些种类结构集合的具体值，可以通过打包用于表示各种结构的位来压缩此类集合。其它结构可能要求结构的所有位表示各种值，例如具有前导（leading）符号位的结构。这些其它结构可能不是用于经由打包位进行压缩的候选。
例如，取整数集合{3，8，12，17，19}。当使用八个位来表示给定的整数时，因此将会要求四十个位来存储此整数集合。此整数集合可以用二进制通过{1 1，1 0 0 0，1 1 0 0，10 0 0 1，1 0 0 1 1}表示。因此，对于此具体整数集合，实际上需要最多5个位来存储该集合的给定元素。相应地，如果每个整数的最高有效三个位被截断（truncate），整数集合可以被存储为五位整数的集合（要求二十五个位）。此过程可以被称为打包位，并且此类打包位的阵列（诸如阵列1830）可以被称为打包位阵列。该阵列的元素可以被称为位字段。压缩数据结构的存储和操纵要求给定位字段的大小的知识，因为***1800的大多数指令和操作都假定元素是标准类型的，例如单精度型，双精度型或浮点数。可以通过可以获得的存储节省和其它效率超过（outweigh）将元素压缩到打包位阵列和从打包位阵列解压缩元素所需的开销。
用于位字段压缩的指令可以以任何适合的方式来表示。例如，该指令的变体可以被称为“VBFCOMPRESS”。VBFCOMPRESS的输入和输出以及VBFCOMPRESS的可选特征或操作或变体可以以任何适合的方式指定，例如通过任何适合数量或种类的指令本身的编码的变体或标志、参数、掩码。一些标志或参数可能被省略，并且表示的设置可能固有或硬编码到指令的执行中。例如，指令的源或要由指令返回的值可以被假定为默认寄存器。一些标志、参数或掩码可以是可选的，并且它们表示的设置可能会被默认设置。此外，一些标志、参数或掩码可以重新使用作为指令的源和结果目的地两者。图18中所示的执行选项被示出具有若干参数，所述参数可以是可选的、固有的或重新使用的。
在一个实施例中，压缩指令的变体可以通过使用不同的指令来指定。例如，可以为字节、字和四字提供VBFCOMPRESS的变体。指令的具体变体可以通过对不同的指令或者指令的标志、参数或者掩码的调用来表达。尽管可以使用任何适合的变体，本文中压缩指令可以被称为VBFCOMPRESS。
在一个实施例中，VBFCOMPRESS的标志、参数、掩码或编码可指定“dest”或压缩操作的目的地。目的地可以被指定为通过指令创建的位字段将被写入或存储的位置的寄存器、地址或其它标识。目的地可以具有适当的大小。在其它实施例中，dest可指定将包含压缩输入的结果的打包位字段的阵列。
在一个实施例中，VBFCOMPRESS参数的标志、参数、掩码或编码可以指定“src”或“src1”，表示要被压缩成打包阵列中的位字段的元素的向量。元素可以包括数据结构，例如不同种类的整数。在一个实施例中，向量src中的元素在压缩之后可以全部具有相同的长度。在另一实施例中，向量src中的元素在压缩之后可以具有不同的长度。在此类实施例中，可以通过标志、参数、掩码或编码用“src2”来指定VBFCOMPRESS。Src2可以包括用于在压缩之后将存在的目标位字段的长度的向量。srcl中的每个结构可以压缩到src2的对应元素中指定的长度。长度可以采用任何适合的格式来指定，例如通过64、128或256位值。
在一个实施例中，其中压缩之后的所有位字段要具有相同的长度，VBFCOMPRESS参数的标志、参数、掩码或编码可以指定“r64”，表示位字段的长度（通过其src的每个元素将被压缩）。
***1800可以采用包括在向量src中的元素，并且以向量化的方式将每个元素截断成r64中或向量src2的对应字段中指定的长度。结果可以在dest中线性地和以打包位格式存储。dest可以被存储为打包位阵列1830。
VBFCOMPRESS的使用可以避免将会要求例如根据新的位字段大小移位值、将字节混洗成两个副本（同时避免重叠）以及使用“或”命令来混合副本的长得多的指令序列。
用于位字段扩展的指令可以以任何适合的方式来表示。例如，该指令的变体可以被称为“VBFEXPAND”。VBFEXPAND的输入和输出以及VBFEXPAND的可选特征或操作或变体可以以任何适合的方式指定，例如通过任何适合数量或种类的指令本身的编码的变体或标志、参数、掩码。一些标志或参数可能被省略，并且表示的设置可以固有或硬编码到指令的执行中。例如，指令的源或要由指令返回的值可以被假定为默认寄存器。一些标志、参数或掩码可以是可选的，并且它们表示的设置可以默认设置。此外，一些标志、参数或掩码可以被重新使用作为指令的源和结果目的地两者。图18中所示的执行选项被示出具有若干参数，所述参数可以是可选、固有的或重新使用的。
在一个实施例中，压缩指令的变体可以通过使用不同的指令来指定。例如，可以为字节、字和四字提供VBFEXPAND的变体。指令的具体变体可以通过对不同的指令或者指令的标志、参数或者掩码的调用来表达。尽管可以使用任何适合的变体，本文中压缩指令可以被称为VBFEXPAND。
在一个实施例中，VBFEXPAND的编码或标志、参数、掩码可指定“dest”或压缩操作的目的地。目的地可以被指定为通过指令创建的位字段将被写入或存储的位置的寄存器、地址或其它标识。目的地可以具有适当的大小。在其它实施例中，dest可指定将包含压缩输入的结果的打包位字段的阵列。
在一个实施例中，VBFEXPAND参数的编码或标志、参数、掩码可以指定“src”或“src1”，表示要从打包阵列中的位字段扩展成元素阵列的元素的向量。目的地元素可以包括诸如不同种类的整数的数据结构。在一个实施例中，向量src中的源元素在它们保持压缩的同时可以全部具有相同的长度。在另一实施例中，向量src中的元素在它们保持压缩的同时可以具有不同的长度。在此类实施例中，可以通过标志、参数、掩码或编码用“src2”指定VBFEXPAND。Src2可以包括要扩展的源位字段的长度的向量。srcl中的每个结构可以已被压缩到src2的对应元素中指定的长度。长度可以用任何合适的格式来指定，例如通过64、128或256位值。
在一个实施例中，其中源阵列中的所有位字段要具有相同的长度，VBFEXPAND参数的编码或标志、参数、掩码可以指定“r64”，表示位字段的长度（通过其src的每个元素被压缩）。
***1800可以采用包括在向量src中的元素并且以向量化的方式将每个元素扩展到在r64中或向量src2的对应字段中指定的长度。结果可以线性地且以原始数据结构格式存储在dest中。源可以已经是打包位阵列1830。打包位阵列1830的给定实例可以包括例如将以向量化方式扩展的十六个此类位字段，其可以包括在单个时钟周期中通过SIMD的同时的操作。
VBFEXPAND的使用可避免将会要求例如分发字节、将位字段对齐到32位边界以及掩蔽出位字段的长得多的指令序列。
图19示出根据本公开的实施例的用于向量位字段压缩的***1800的示例操作。
整数的阵列1902可以包括连续元素中的值{42，100000，4711，128}。这些整数中的每个在阵列1902中用四个字节表示。然而，对于阵列1902中的这些具体值，所述值不要求用于表示的四个字节的全部位。每个值可以用17个位表示，而不是32位字节。相应地，可以调用VBFCOMPRESS，其中阵列1902作为源、打包位阵列1904作为目的地，以及长度为17。结果可以是42、100000、4711和128在阵列1904中仍然全部保留有它们的准确值。然而，现在各自可以仅使用17个位来表示。每个元素可以被认为是打包位的阵列中的位字段。每个位字段保留原始非压缩元素的值。在值的末尾额外的空间可以可用。阵列2002中的值可能已以向量化方式截断。
在其它实施例中，识别阵列1904的每个元素的宽度的另一源向量可以用作到VBFCOMPRESS的输入。一些元素（例如128、4711和42）不需要全部十七个位来表示它们。根据执行的具体需要，并且考虑单独管理位字段宽度所需的开销，可以使用此类长度的源向量。例如，src2向量可以指定{6（对于值42），17（对于值100000），13（对于值4711），8（对于值128）}的长度。在压缩时，可以访问此向量以确定从源向量的元素截断多少位以到达结果位字段。Src2可以被保留，以便可以在另一时间访问目的地向量的元素。
图20示出了根据本公开的实施例的用于位字段扩展的***1800的示例操作。
诸如整数的元素的打包位阵列2002可以包括连续元素中的值{42，100000，4711，128，31455，65537}。例如，使用图19中的过程对这些整数中的每个已经进行了压缩。作为结果，阵列2002可能已能够容纳附加的压缩位字段，扩展了在***1800中表示不同整数的能力。在图20的示例中，阵列2002中的位字段可以各自用17个位表示。
然而，***1800的其它部分可以预期整数（诸如阵列2002的位字段中的那些）具有完全的、建立的结构宽度（诸如32位）。例如，大多数指令依赖于标准化宽度和格式，尽管有时可以容纳一些互操作性或向后兼容性。然而，17个位不可能与许多此类其它指令兼容。因此，***1800可能需要将阵列2002的打包位字段扩展成四字节或三十二位结构的阵列2004。
相应地，VBFEXPAND可以被调用，其中阵列2002作为源，阵列2004作为目的地并且定义长度为17。结果可以是42、100000、4711和128各自扩展成32位表示。这可以以向量化的方式执行。阵列2004中可用的空间可能不足以接受阵列2002的所有元素的扩展。这是逻辑的，因为阵列2002包括在阵列2004的相同空间中不能以扩展格式表示的压缩值。在一些实施例中，尝试扩展超过目的地阵列的空间或大小的打包位字段可被忽略、不执行、或者可生成错误。
在其它实施例中，识别阵列2002的每个元素的宽度的另一源向量可以用作到VBFEXPAND的输入。例如，如果42、100000、4711和128各自被分别压缩成长度6、17、13和8，则这些长度可以存储在另一向量中。这些长度可以在VBFEXPAND操作期间被访问，使得当扩展元素中的给定的一个时使用所述长度。
图21是根据本公开的实施例的用于处置用于位字段压缩和扩展的指令的方法2100的流程图。
方法2100可以由任何适合的准则发起。此外，尽管方法2100描述了具体元件的操作，但方法2100可以由元件的任何适合的组合或任何类型元件执行。例如，方法2100可以由图1-20中所示的元件或可操作以实现方法2100的任何其它***来实现。因此，方法2100的优选初始化点和包括方法2100的元件的顺序可以取决于选择的实现。在一些实施例中，一些元件可以被可选地省略、重新组织、重复或组合。此外，方法2100的部分可以在其本身内并行执行。
在2105，可以获取指令。该指令可以用于例如压缩或扩展的位字段操纵。在2110，该指令可以被解码。在2115，该指令可以被分配和调度以用于执行。
在2120，可以确定该指令是要将元素的阵列压缩成打包位字段阵列还是将打包位字段阵列扩展成元素的阵列。如果该指令用于压缩，则方法2100可继续到2125。如果该指令用于扩展，则方法2100可继续到2140。
在2125，可以识别要被压缩的整数或其它元素的阵列。元素可以包括数据结构（即使表示的位被移除，其仍然可以被准确地表示）。
在2130，可以确定压缩之后的元素的长度。在一个实施例中，单个长度可以用于压缩之后的所有元素。此类单个长度可以是仍然可以用来准确地表示要压缩的每个元素的位的最小数量。在另一实施例中，每个元素可以被给予（accord）其自身的长度以在压缩之后使用。在此类实施例中，可以使用另一向量或阵列来存储对应于结果位字段的长度。
在2135，所述元素各自可以截断成指定的位长度。所述元素可以采用原始阵列中存在的元素相同顺序存储在打包位字段阵列中。截断和存储可以针对每个元素同时并且在单个时钟周期中以向量化的方式执行。方法2100可以继续到2160。
在2140，可以识别要扩展的打包位字段阵列。打包位字段阵列可以包括先前压缩成较短位长度的元素。在2145，可以确定此类位长度。在一个实施例中，可以已经使用相同的位长度来压缩打包位字段阵列中的所有元素。在另一实施例中，向量可以存储用于压缩打包的位字段阵列中的对应元素的各种长度。
在2150，可以根据定义的长度扩展每个元素。结果可以是符合***的标准类型和位长度的数据结构。每个扩展的元素可以存储到元素阵列中以用于随后使用。这可以针对打包位字段阵列中的每个元素同时并且在单个时钟周期中以向量化的方式执行。在2155，任何位字段（在目的地阵列中不存在针对其的空间）可能被丢弃或忽略。
在2160，该指令可以引退。在2165，可以确定方法2100是否将可选地在2105重复或终止。
本文公开的机制的实施例可以在硬件、软件、固件或此类实现方法的组合中实现。本公开的实施例可以被实现为在包括至少一个处理器、存储***（包括易失性和非易失性存储器和/或存储元件）、至少一个输入装置和至少一个输出装置的可编程***上执行的计算机程序或程序代码。
程序代码可以应用于输入指令以执行本文所描述的功能并生成输出信息。可以以已知的方式将输出信息应用于一个或多个输出装置。为了本申请的目的，处理***可以包括具有处理器（诸如，例如数字信号处理器（DSP）、微控制器、专用集成电路（ASIC）或微处理器）的任何***。
程序代码可以以高级过程或面向对象的编程语言来实现以与处理***通信。如果期望，程序代码还可以用汇编或机器语言来实现。事实上，本文描述的机制的范围不限于任何具体的编程语言。在任何情况下，语言可以是编译或解释语言。
至少一个实施例的一个或多个方面可以通过存储在机器可读介质上的代表性指令来实现，所述代表性指令表示处理器内的各种逻辑，所述逻辑当由机器读时使得机器制造逻辑以执行本文所描述的技术。称为“IP核”的此类表示可以存储在有形的，机器可读介质上，并且供应给各种客户或制造设施以加载到实际制作逻辑或处理器的制造机器中。
此类机器可读存储媒体可以包括但不限于由机器或装置制造或形成的物品的非暂时性、有形布置，包括存储媒体（诸如硬盘、任何其它类型的盘（包括软盘、光盘、紧凑盘只读存储器（CD-ROM）、可重写紧凑盘（CD-RW）和磁光盘））、半导体装置（诸如只读存储器（ROM）、随机存取存储器（RAM）（诸如动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM））、可擦除可编程只读存储器（EPROM）、闪速存储器、电可擦除可编程只读存储器（EEPROM）、磁卡或光卡）或适合于存储电子指令的任何其它类型的媒体。
相应地，本公开的实施例还可以包括包含指令或包含诸如硬件描述语言（HDL）的设计数据的非暂时性有形机器可读媒体，其定义结构、电路、设备、处理器和/或本文描述的***特征。此类实施例也可以被称为程序产品。
在一些情况下，指令转换器可用于将指令从源指令集转换为目标指令集。例如，指令转换器可以转化（例如，使用静态二进制转化，包括动态编译的动态二进制转化）、变形、仿真或以其它方式将指令转换为要由核处理的一个或多个其它指令。指令转换器可以以软件、硬件、固件或其组合来实现。指令转换器可以在处理器上、处理器外或部分在处理器上且部分在处理器外。
因此，公开了用于根据至少一个实施例执行一个或多个指令的技术。虽然已经在附图中描述和示出了某些示范性实施例，但是要理解，此类实施例仅仅是对其它实施例的说明而不是限制，并且此类实施例不限于所示和所描述的特定构造和布置，因为本领域普通技术人员在研究本公开时可以想起各种其它修改。在诸如此类的技术领域中（其中成长快并且不容易预见进一步进展），所公开的实施例可以在布置和细节上容易地可修改，如在不脱离本公开的原理或随附权利要求的范围的情况下通过实现技术进步所促进的。
本公开的一些实施例包括处理器。处理器可以包括：前端，用以接收用于元素阵列和打包位阵列之间的转换的指令；解码器，用以解码所述指令；核，用以执行所述指令；以及引退单元，用以引退所述指令。核可以包括：用以识别要由所述打包位阵列使用的一个或多个位字段长度的逻辑；用以识别所述元素阵列的元素的宽度的逻辑；以及用以同时对于所述元素阵列的多个元素和所述打包位阵列的多个位字段，基于元素的所述宽度和所述位字段长度来在所述元素阵列和所述打包位阵列之间进行转换的逻辑。结合上面实施例的任何一个，处理器还可以包括用以通过将所述元素阵列的元素压缩成要存储在所述打包位阵列中的位字段来执行转换的逻辑。结合上面实施例的任何一个，所述元素从所述宽度压缩成所述一个或多个位字段长度。结合上面实施例的任何一个，处理器还可以包括用以通过将所述打包位阵列的位字段扩展成所述元素阵列的所述元素来执行转换的逻辑。结合上面实施例的任何一个，所述元素从所述一个或多个位字段长度扩展成所述宽度。结合上面实施例的任何一个，所述转换要根据所述打包位阵列的位字段和所述元素阵列的元素的每个对的相同位字段长度来执行。结合上面实施例的任何一个，所述转换要根据存储在向量中的多个不同位字段长度来执行，所述向量用以将长度指派到所述打包位阵列的位字段以及所述元素阵列的元素的对的对应转换。结合上面实施例的任何一个，所述位字段长度要基于所述元素阵列的所有元素的最小表示，所述最小表示仍将保留所述元素阵列的所述元素的准确性。结合上面实施例的任何一个，所述打包位阵列的位字段要与处理器字节表示不对齐。
本公开的一些实施例包括一种***。所述***可以包括：前端，用以接收用于元素阵列和打包位阵列之间的转换的指令；解码器，用以解码所述指令；核，用以执行所述指令；以及引退单元，用以引退所述指令。核可以包括：用以识别要由所述打包位阵列使用的一个或多个位字段长度的逻辑；用以识别所述元素阵列的元素的宽度的逻辑；以及用以同时对于所述元素阵列的多个元素和所述打包位阵列的多个位字段，基于元素的所述宽度和所述位字段长度来在所述元素阵列和所述打包位阵列之间进行转换的逻辑。结合上面实施例的任何一个，***还可以包括用以通过将所述元素阵列的元素压缩成要存储在所述打包位阵列中的位字段来执行转换的逻辑。结合上面实施例的任何一个，所述元素从所述宽度压缩成所述一个或多个位字段长度。结合上面实施例的任何一个，***还可以包括用以通过将所述打包位阵列的位字段扩展成所述元素阵列的所述元素来执行转换的逻辑。结合上面实施例的任何一个，所述元素从所述一个或多个位字段长度扩展成所述宽度。结合上面实施例的任何一个，所述转换要根据所述打包位阵列的位字段和所述元素阵列的元素的每个对的相同位字段长度来执行。结合上面实施例的任何一个，所述转换要根据存储在向量中的多个不同位字段长度来执行，所述向量用以将长度指派到所述打包位阵列的位字段以及所述元素阵列的元素的对的对应转换。结合上面实施例的任何一个，所述位字段长度要基于所述元素阵列的所有元素的最小表示，所述最小表示仍将保留所述元素阵列的所述元素的准确性。结合上面实施例的任何一个，所述打包位阵列的位字段要与处理器字节表示不对齐。
本公开的一些实施例包括一种设备。所述设备可以包括用于接收用于元素阵列和打包位阵列之间的转换的指令、解码所述指令、执行所述指令以及引退所述指令的部件。所述设备可以包括用于识别要由所述打包位阵列使用的一个或多个位字段长度的部件，用于识别元素阵列的元素的宽度的部件，以及同时对于所述元素阵列的多个元素和所述打包位阵列的多个位字段，用于基于元素的所述宽度和所述位字段长度在所述元素阵列和所述打包位阵列之间进行转换的部件。结合上面实施例的任何一个，所述设备还可以包括用于通过将所述元素阵列的元素压缩成要存储在所述打包位阵列中的位字段来执行转换的部件。结合上面实施例的任何一个，所述元素从所述宽度压缩成所述一个或多个位字段长度。结合上面实施例的任何一个，所述设备还可以包括用于通过将所述打包位阵列的位字段扩展成所述元素阵列的所述元素来执行转换的部件。结合上面实施例的任何一个，所述元素从所述一个或多个位字段长度扩展成所述宽度。结合上面实施例的任何一个，所述转换要根据所述打包位阵列的位字段和所述元素阵列的元素的每个对的相同位字段长度来执行。结合上面实施例的任何一个，所述转换要根据存储在向量中的多个不同位字段长度来执行，所述向量用以将长度指派到所述打包位阵列的位字段和所述元素阵列的元素的对的对应转换。结合上面实施例的任何一个，所述位字段长度要基于所述元素阵列的所有元素的最小表示，所述最小表示仍将保留所述元素阵列的所述元素的准确性。结合上面实施例的任何一个，所述打包位阵列的位字段要与处理器字节表示不对齐。
本公开的一些实施例包括一种方法。该方法可以包括：接收用于元素阵列和打包位阵列之间的转换的指令；解码所述指令；执行所述指令以及引退所述指令。所述方法可以包括：识别要由所述打包位阵列使用的一个或多个位字段长度；识别所述元素阵列的元素的宽度；以及同时对于所述元素阵列的多个元素和所述打包位阵列的多个位字段，基于元素的所述宽度和所述位字段长度在所述元素阵列和所述打包位阵列之间进行转换。结合上面实施例的任何一个，该方法还可以包括通过将所述元素阵列的元素压缩成要存储在所述打包位阵列中的位字段来执行转换。结合上面实施例的任何一个，所述元素从所述宽度压缩成所述一个或多个位字段长度。结合上面实施例的任何一个，所述方法还可以包括通过将所述打包位阵列的位字段扩展成所述元素阵列的所述元素来执行转换。结合上面实施例的任何一个，所述元素从所述一个或多个位字段长度扩展成所述宽度。结合上面实施例的任何一个，所述转换要根据所述打包位阵列的位字段和所述元素阵列的元素的每个对的相同位字段长度来执行。结合上面实施例的任何一个，所述转换要根据存储在向量中的多个不同位字段长度来执行，所述向量用以将长度指派到所述打包位阵列的位字段和所述元素阵列的所述元素的对的对应转换。结合上面实施例的任何一个，所述位字段长度要基于所述元素阵列的所有元素的最小表示，所述最小表示仍将保留所述元素阵列的所述元素的准确性。结合上面实施例的任何一个，所述打包位阵列的位字段要与处理器字节表示不对齐。
Claims (22)
1.一种处理器，包括：
前端，用以接收用于元素阵列和打包位阵列之间的转换的指令；
解码器，用以解码所述指令；
核，包括用以执行所述指令，所述核包括：
第一逻辑，用以识别要由所述打包位阵列使用的一个或多个位字段长度；
第二逻辑，用以识别所述元素阵列的元素的宽度；以及
第三逻辑，用以同时对于所述元素阵列的多个元素和所述打包位阵列的多个位字段，基于元素的所述宽度和所述位字段长度来在所述元素阵列和所述打包位阵列之间进行转换；以及
引退单元，用以引退所述指令。
2.根据权利要求1所述的处理器，还包括第五逻辑，用以通过将所述元素阵列的元素压缩成要存储在所述打包位阵列中的位字段来执行转换，其中所述元素从所述宽度压缩成所述一个或多个位字段长度。
3.根据权利要求1所述的处理器，还包括第五逻辑，用以通过将所述打包位阵列的位字段扩展成所述元素阵列的所述元素来执行转换，其中所述元素从所述一个或多个位字段长度扩展成所述宽度。
4.根据权利要求1所述的处理器，其中所述转换要根据所述打包位阵列的位字段和所述元素阵列的元素的每个对的相同位字段长度来执行。
5.根据权利要求1所述的处理器，其中所述转换要根据存储在向量中的多个不同位字段长度来执行，所述向量用以将长度指派到所述打包位阵列的位字段以及所述元素阵列的元素的对的对应转换。
6.根据权利要求1所述的处理器，其中所述位字段长度要基于所述元素阵列的所有元素的最小表示，所述最小表示仍将保留所述元素阵列的所述元素的准确性。
7.根据权利要求1所述的处理器，其中，所述打包位阵列的所述位字段要与处理器字节表示不对齐。
8.一种***，包括：
前端，用以接收用于元素阵列和打包位阵列之间的转换的指令；
解码器，用以解码所述指令；
核，包括用以执行所述指令，所述核包括：
第一逻辑，用以识别要由所述打包位阵列使用的一个或多个位字段长度；
第二逻辑，用以识别所述元素阵列的元素的宽度；以及
第三逻辑，用以同时对于所述元素阵列的多个元素和所述打包位阵列的多个位字段，基于元素的所述宽度和所述位字段长度来在所述元素阵列和所述打包位阵列之间进行转换；以及
引退单元，用以引退所述指令。
9.根据权利要求8所述的***，还包括第五逻辑，用以通过将所述元素阵列的元素压缩成要存储在所述打包位阵列中的位字段来执行转换，其中所述元素从所述宽度压缩成所述一个或多个位字段长度。
10.根据权利要求8所述的***，还包括第五逻辑，用以通过将所述打包位阵列的位字段扩展成所述元素阵列的所述元素来执行转换，其中所述元素从所述一个或多个位字段长度扩展成所述宽度。
11.根据权利要求8所述的***，其中所述转换要根据所述打包位阵列的位字段和所述元素阵列的元素的每个对的相同位字段长度来执行。
12.根据权利要求8所述的***，其中所述转换要根据存储在向量中的多个不同的位字段长度来执行，所述向量用以将长度指派到所述打包位阵列的位字段和所述元素阵列的元素的对的对应转换。
13.根据权利要求8所述的***，其中所述位字段长度要基于所述元素阵列的所有元素的最小表示，所述最小表示仍将保留所述元素阵列的所述元素的准确性。
14.根据权利要求8所述的***，其中，所述打包位阵列的所述位字段要与处理器字节表示不对齐。
15.一种方法，包括：
接收用于元素阵列和打包位阵列之间的转换的指令；
解码所述指令；
执行所述指令，包括：
识别要由所述打包位阵列使用的一个或多个位字段长度；
识别所述元素阵列的元素的宽度；以及
同时对于所述元素阵列的多个元素和所述打包位阵列的多个位字段，基于元素的所述宽度和所述位字段长度来在所述元素阵列和所述打包位阵列之间进行转换；以及
引退所述指令。
16.根据权利要求15所述的方法，还包括通过将所述元素阵列的元素压缩成要存储在所述打包位阵列中的位字段来执行转换，其中所述元素从所述宽度压缩成所述一个或多个位字段长度。
17.根据权利要求15所述的方法，还包括通过将所述打包位阵列的位字段扩展成所述元素阵列的所述元素来执行转换，其中所述元素从所述一个或多个位字段长度扩展成所述宽度。
18.根据权利要求15所述的方法，其中所述转换要根据所述打包位阵列的位字段和所述元素阵列的元素的每个对的相同位字段长度来执行。
19.根据权利要求15所述的方法，其中所述转换要根据存储在向量中的多个不同位字段长度来执行，所述向量用以将长度指派到所述打包位阵列的位字段和所述元素阵列的元素的对的对应转换。
20.根据权利要求15所述的方法，其中所述位字段长度要基于所述元素阵列的所有元素的最小表示，所述最小表示仍将保留所述元素阵列的所述元素的准确性。
21.根据权利要求15所述的方法，其中所述打包位阵列的所述位字段要与处理器字节表示不对齐。
22.一种设备，包括用于执行权利要求15-21的所述方法中的任何方法的部件。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/979,322 US10007519B2 (en) | 2015-12-22 | 2015-12-22 | Instructions and logic for vector bit field compression and expansion |
| US14/979322 | 2015-12-22 | ||
| PCT/US2016/063278 WO2017112242A1 (en) | 2015-12-22 | 2016-11-22 | Instructions and logic for vector bit field compression and expansion |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108292218A true CN108292218A (zh) | 2018-07-17 |
Family
ID=59064353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680068244.0A Pending CN108292218A (zh) | 2015-12-22 | 2016-11-22 | 用于向量位字段压缩和扩展的指令和逻辑 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US10007519B2 (zh) |
| EP (1) | EP3394727A4 (zh) |
| CN (1) | CN108292218A (zh) |
| TW (1) | TWI729029B (zh) |
| WO (1) | WO2017112242A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113450807A (zh) * | 2020-03-25 | 2021-09-28 | 大唐移动通信设备有限公司 | 一种语音数字信号的压缩方法及装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10007519B2 (en) | 2015-12-22 | 2018-06-26 | Intel IP Corporation | Instructions and logic for vector bit field compression and expansion |
| US10795836B2 (en) * | 2017-04-17 | 2020-10-06 | Microsoft Technology Licensing, Llc | Data processing performance enhancement for neural networks using a virtualized data iterator |
| CN112230995B (zh) * | 2020-10-13 | 2024-04-09 | 广东省新一代通信与网络创新研究院 | 一种指令的生成方法、装置以及电子设备 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818536A (en) * | 1995-09-29 | 1998-10-06 | U.S. Philips Corporation | Motion vector selection using a cost function relating accuracy to bit rate |
| CN102004628A (zh) * | 2006-09-20 | 2011-04-06 | 英特尔公司 | 用于执行点积运算的指令和逻辑 |
| US20120254592A1 (en) * | 2011-04-01 | 2012-10-04 | Jesus Corbal San Adrian | Systems, apparatuses, and methods for expanding a memory source into a destination register and compressing a source register into a destination memory location |
| US20130332496A1 (en) * | 2012-06-07 | 2013-12-12 | Via Technologies, Inc. | Saturation detector |
| US20140075233A1 (en) * | 2012-09-10 | 2014-03-13 | Texas Instruments Incorporated | Customizable Backup And Restore From Nonvolatile Logic Array |
| WO2014150913A2 (en) * | 2013-03-15 | 2014-09-25 | Oracle International Corporation | Efficient hardware instructions for single instruction multiple data processors |
| CN104094182A (zh) * | 2011-12-23 | 2014-10-08 | 英特尔公司 | 掩码置换指令的装置和方法 |
| US20140372727A1 (en) * | 2011-12-23 | 2014-12-18 | Intel Corporation | Instruction and logic to provide vector blend and permute functionality |
| US20150186136A1 (en) * | 2013-12-27 | 2015-07-02 | Tal Uliel | Systems, apparatuses, and methods for expand and compress |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2411975B (en) * | 2003-12-09 | 2006-10-04 | Advanced Risc Mach Ltd | Data processing apparatus and method for performing arithmetic operations in SIMD data processing |
| US8667250B2 (en) | 2007-12-26 | 2014-03-04 | Intel Corporation | Methods, apparatus, and instructions for converting vector data |
| EP2798480B1 (en) * | 2011-12-30 | 2018-09-26 | Intel Corporation | Vector frequency compress instruction |
| US9274802B2 (en) | 2013-01-22 | 2016-03-01 | Altera Corporation | Data compression and decompression using SIMD instructions |
| US9715385B2 (en) * | 2013-01-23 | 2017-07-25 | International Business Machines Corporation | Vector exception code |
| KR20150005062A (ko) * | 2013-07-04 | 2015-01-14 | 삼성전자주식회사 | 미니-코어를 사용하는 프로세서 |
| US9766888B2 (en) * | 2014-03-28 | 2017-09-19 | Intel Corporation | Processor instruction to store indexes of source data elements in positions representing a sorted order of the source data elements |
| US10007519B2 (en) | 2015-12-22 | 2018-06-26 | Intel IP Corporation | Instructions and logic for vector bit field compression and expansion |
-
2015
- 2015-12-22 US US14/979,322 patent/US10007519B2/en active Active
-
2016
- 2016-11-18 TW TW105137911A patent/TWI729029B/zh not_active IP Right Cessation
- 2016-11-22 CN CN201680068244.0A patent/CN108292218A/zh active Pending
- 2016-11-22 WO PCT/US2016/063278 patent/WO2017112242A1/en unknown
- 2016-11-22 EP EP16879727.2A patent/EP3394727A4/en not_active Withdrawn
-
2018
- 2018-06-18 US US16/010,908 patent/US10705845B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818536A (en) * | 1995-09-29 | 1998-10-06 | U.S. Philips Corporation | Motion vector selection using a cost function relating accuracy to bit rate |
| CN102004628A (zh) * | 2006-09-20 | 2011-04-06 | 英特尔公司 | 用于执行点积运算的指令和逻辑 |
| US20120254592A1 (en) * | 2011-04-01 | 2012-10-04 | Jesus Corbal San Adrian | Systems, apparatuses, and methods for expanding a memory source into a destination register and compressing a source register into a destination memory location |
| CN104094182A (zh) * | 2011-12-23 | 2014-10-08 | 英特尔公司 | 掩码置换指令的装置和方法 |
| US20140372727A1 (en) * | 2011-12-23 | 2014-12-18 | Intel Corporation | Instruction and logic to provide vector blend and permute functionality |
| US20130332496A1 (en) * | 2012-06-07 | 2013-12-12 | Via Technologies, Inc. | Saturation detector |
| US20140075233A1 (en) * | 2012-09-10 | 2014-03-13 | Texas Instruments Incorporated | Customizable Backup And Restore From Nonvolatile Logic Array |
| WO2014150913A2 (en) * | 2013-03-15 | 2014-09-25 | Oracle International Corporation | Efficient hardware instructions for single instruction multiple data processors |
| US20150186136A1 (en) * | 2013-12-27 | 2015-07-02 | Tal Uliel | Systems, apparatuses, and methods for expand and compress |
Non-Patent Citations (1)
| Title |
|---|
| 李涛;刘应天;乔虹;: "多态并行阵列机中处理单元的设计与实现", 西安邮电大学学报, no. 03, pages 21 - 28 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113450807A (zh) * | 2020-03-25 | 2021-09-28 | 大唐移动通信设备有限公司 | 一种语音数字信号的压缩方法及装置 |
| CN113450807B (zh) * | 2020-03-25 | 2023-03-17 | 大唐移动通信设备有限公司 | 一种语音数字信号的压缩方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201732555A (zh) | 2017-09-16 |
| US20190026109A1 (en) | 2019-01-24 |
| US10007519B2 (en) | 2018-06-26 |
| EP3394727A4 (en) | 2020-04-29 |
| EP3394727A1 (en) | 2018-10-31 |
| TWI729029B (zh) | 2021-06-01 |
| US10705845B2 (en) | 2020-07-07 |
| WO2017112242A1 (en) | 2017-06-29 |
| US20170177342A1 (en) | 2017-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI731892B (zh) | 用於以通道為基礎的跨步儲存操作之指令及邏輯 | |
| CN104321741B (zh) | 双舍入组合浮点乘法和加法 | |
| CN103793201B (zh) | 提供向量压缩和旋转功能的指令和逻辑 | |
| CN103827814B (zh) | 用于提供利用跨越功能的向量加载操作/存储操作的指令和逻辑 | |
| CN103827815B (zh) | 用于提供利用跨越和掩码功能的向量加载和存储的指令和逻辑 | |
| CN108351863A (zh) | 用于可编程结构层级结构和高速缓存的指令和逻辑 | |
| CN108369513A (zh) | 用于加载-索引-和-收集操作的指令和逻辑 | |
| TWI743064B (zh) | 用於取得多重向量元素操作之指令及邏輯 | |
| CN108292229A (zh) | 用于重新出现的相邻聚集的指令和逻辑 | |
| TWI720056B (zh) | 用於設置多重向量元素操作之指令及邏輯 | |
| CN107003921A (zh) | 具有有限状态机控制的可重配置测试访问端口 | |
| TWI715681B (zh) | 用於位元欄位位址和***之指令及邏輯 | |
| CN108351835A (zh) | 用于高速缓存控制操作的指令和逻辑 | |
| CN108351784A (zh) | 用于在乱序处理器中进行有序处理的指令和逻辑 | |
| CN108351781A (zh) | 用于利用monitor和mwait架构的用户级线程同步的方法和设备 | |
| CN107003839A (zh) | 用于移位和乘法器的指令和逻辑 | |
| CN106575219A (zh) | 针对用于处理运算的向量格式的指令和逻辑技术领域 | |
| CN108292271B (zh) | 用于向量置换的指令和逻辑 | |
| CN108701101A (zh) | 处理器***管理中断事件的基于仲裁器的串行化 | |
| CN108351785A (zh) | 用于部分减少操作的指令和逻辑 | |
| TW201723815A (zh) | 用於偶數與奇數向量取得操作之指令及邏輯 | |
| TW201729076A (zh) | 用於合成與排列操作序列之指令及邏輯 | |
| CN107077421A (zh) | 用于页表游走改变位的指令和逻辑 | |
| CN108369510A (zh) | 用于以无序加载的置换的指令和逻辑 | |
| CN108292218A (zh) | 用于向量位字段压缩和扩展的指令和逻辑 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210625 Address after: California, USA Applicant after: INTEL Corp. Address before: California, USA Applicant before: INTEL IP Corp. |
|
| AD01 | Patent right deemed abandoned | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20240507 |