CN108288457A - 像素电路及其驱动方法、显示装置 - Google Patents

像素电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN108288457A
CN108288457A CN201810055682.4A CN201810055682A CN108288457A CN 108288457 A CN108288457 A CN 108288457A CN 201810055682 A CN201810055682 A CN 201810055682A CN 108288457 A CN108288457 A CN 108288457A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
state
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810055682.4A
Other languages
English (en)
Inventor
张九占
金波
朱晖
胡思明
韩珍珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan Guoxian Photoelectric Co Ltd
Priority to CN201810055682.4A priority Critical patent/CN108288457A/zh
Publication of CN108288457A publication Critical patent/CN108288457A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

本申请公开一种像素电路及其驱动方法、显示装置，该像素电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、存储电容以及发光二极管。在该像素电路的发光阶段，当所述像素电路显示处于暗态时，像素电路中只有一条漏电路径，因此，可以提高驱动薄膜晶体管的栅极电压，降低驱动薄膜晶体管产生的电流，进而降低流经发光二极管的电流，这样，由于在像素电路显示处于暗态时，降低了流经发光二极管的电流，因此，可以提高显示装置的对比度。

Description

像素电路及其驱动方法、显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。
背景技术
有机发光显示装置是一种应用有机发光二极管作为发光器件的显示装置，具有对比度高、厚度薄、视角广、反应速度快、低功耗等特点，被越来越多地应用到各个显示以及照明领域。
通常，根据驱动方式的不同，有机发光显示装置可以分为主动矩阵有机发光显示装置以及被动矩阵有机发光显示装置。针对主动矩阵有机发光装置而言，可以包含多个像素电路，每个像素电路可以包含驱动薄膜晶体管、开关薄膜晶体管、存储电容以及发光二极管，其中，在像素电路的发光阶段，存储电容可以作用于驱动薄膜晶体管，使得驱动薄膜晶体管输出电流至发光二极管，驱动发光二极管发光。
然而，在实际应用中，像素电路中的驱动薄膜晶体管不可避免地存在漏电流，这样，在像素电路显示处于暗态时，该漏电流会流经发光二极管，使得发光二极管发出肉眼可辨的光，降低了有机发光显示装置的对比度。
发明内容
本申请实施例提供一种像素电路及其驱动方法、显示装置，用于解决现有的显示装置中，由于驱动薄膜晶体管的漏电流导致的显示装置的对比度较低的问题。
本申请实施例提供一种像素电路，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、存储电容以及发光二极管，其中：
所述第一薄膜晶体管的栅极分别与所述存储电容的一端以及所述第三薄膜晶体管的漏极连接，所述存储电容的另一端分别与所述第五薄膜晶体管的漏极以及第一电源连接；
所述第一薄膜晶体管的漏极分别与所述第五薄膜晶体管的源极以及所述第二薄膜晶体管的漏极连接，所述第二薄膜晶体管的源极与数据线连接；
所述第一薄膜晶体管的源极分别与所述第三薄膜晶体管的源极、所述第四薄膜晶体管的漏极以及所述第六薄膜晶体管的漏极连接，所述第四薄膜晶体管的源极与初始电压信号线连接，所述第六薄膜晶体管的源极与所述发光二极管的阳极连接，所述发光二极管的阴极与第二电源连接。
优选地，所述第一电源，用于为所述第一薄膜晶体管提供电源电压；
所述发光二极管发光时电流流入所述第二电源。
优选地，所述初始电压信号线提供初始电压信号，所述初始电压信号为负电压，用于对所述第一薄膜晶体管的栅极和源极进行初始化。
优选地，所述第五薄膜晶体管的栅极以及所述第六薄膜晶体管的栅极与第一扫描线连接，所述第一扫描线提供的第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于导通状态时，所述发光二极管发光；
所述第三薄膜晶体管的栅极与第二扫描线连接，所述第二扫描线提供的第二扫描信号控制所述第三薄膜晶体管处于导通状态时，对所述第一薄膜晶体管的阈值电压进行补偿；
所述第四薄膜晶体管的栅极与第三扫描线连接，所述第三扫描线提供的第三扫描信号控制所述第四薄膜晶体管处于导通状态时，对所述第一薄膜晶体管的栅极和源极进行初始化；
所述第二薄膜晶体管的栅极与第四扫描线连接，所述第四扫描线提供的第四扫描信号控制所述第二薄膜晶体管处于导通状态时，所述数据线提供的数据电压向所述第一薄膜晶体管的漏极施加电压。
优选地，在所述第一电源向所述第一薄膜晶体管的漏极施加电源电压，且所述像素电路显示处于暗态时，所述第一薄膜晶体管的漏电流流入所述第三薄膜晶体管，提高所述第一薄膜晶体管的栅极电压，增加使用所述像素电路的显示装置的对比度。
优选地，所述第一薄膜晶体管为P型薄膜晶体管；
所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管以及所述第六薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。
本申请实施例提供一种像素电路的驱动方法，该驱动方法用于驱动上述记载的所述像素电路，该驱动方法包括：
第一阶段，第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于截止状态，第二扫描信号控制所述第三薄膜晶体管处于导通状态，第三扫描信号控制所述第四薄膜晶体管处于导通状态，第四扫描信号控制所述第二薄膜晶体管处于截止状态，初始电压信号对所述第一薄膜晶体管的栅极和源极进行初始化；
第二阶段，所述第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于截止状态，所述第二扫描信号控制所述第三薄膜晶体管处于导通状态，所述第三扫描信号控制所述第四薄膜晶体管由导通状态变为截止状态，所述第四扫描信号控制所述第二薄膜晶体管由截止状态变为导通状态，对所述第一薄膜晶体管的阈值电压进行补偿；
第三阶段，所述第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管由截止状态变为导通状态，所述第二扫描信号控制所述第三薄膜晶体管由导通状态变为截止状态，所述第三扫描信号控制所述第四薄膜晶体管处于截止状态，所述第四扫描信号控制所述第二薄膜晶体管由导通状态变为截止状态，电流流入所述发光二极管，所述发光二极管发光。
优选地，在所述第二阶段，所述第一薄膜晶体管的漏极电压为所述数据电压，所述第一薄膜晶体管的栅极电压为Vdata-Vth，实现对所述第一薄膜晶体管的阈值电压的补偿，其中，Vdata为所述数据电压，Vth为所述第一薄膜晶体管的阈值电压。
优选地，在所述第三阶段，所述像素电路显示处于暗态时，所述第一薄膜晶体管的漏电流流入所述第三薄膜晶体管，提高所述第一薄膜晶体管的栅极电压，增加使用所述像素电路的显示装置的对比度。
本申请实施例还提供一种显示装置，该显示装置包括上述记载的所述像素电路。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：
本申请实施例提供的像素电路，在像素电路的发光阶段，当所述像素电路显示处于暗态时，像素电路中只有一条漏电路径，因此，可以提高驱动薄膜晶体管的栅极电压，降低驱动薄膜晶体管产生的电流，进而降低流经发光二极管的电流，这样，由于在像素电路显示处于暗态时，降低了流经发光二极管的电流，因此，可以提高显示装置的对比度。
除此之外，本申请实施例提供的像素电路，还可以实现对驱动薄膜晶体管的阈值电压的补偿。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为现有技术中的一种像素电路的结构示意图；
图2为本申请实施例提供的一种像素电路的结构示意图；
图3为本申请实施例提供的一种像素电路的驱动方法的时序图；
图4为本申请实施例提供的像素电路以及现有技术中的像素电路在显示处于暗态时流经发光二极管的暗态电流的对比图。
具体实施方式
现有的像素电路中，在像素电路显示处于暗态时，例如，在全黑(0灰阶)状态时，由于驱动薄膜晶体管的漏电流的影响，使得发光二极管发出肉眼可辨的光，导致容易出现微亮点的现象。
例如，图1所示的像素电路中，在像素电路的发光阶段，像素电路显示处于暗态时，像素电路中存在图1所示的两条漏电路径，即第三薄膜晶体管T33以及第四薄膜晶体管T34中存在漏电流，使得N2节点的电压降低，即驱动薄膜晶体管T31的栅极电压降低，流经驱动薄膜晶体管T31的电流升高，进而流经发光二极管EL31的电流增大，导致像素电路中存在微亮点的现象，降低了显示装置的对比度。
目前，常用的像素电路中通常均存在漏电流的问题，且漏电路径相对较多(至少为两条)，每条漏电路径的漏电流也比较大，极大降低了显示装置的对比度。
为了解决现有技术中存在的上述问题，本申请实施例提供一种像素电路，及其驱动方法、显示装置，在该像素电路的发光阶段，像素电路显示处于暗态时，像素电路中只有一条漏电路径，因此，可以提高驱动薄膜晶体管的栅极电压，降低流经驱动薄膜晶体管的电流，进而降低流经发光二极管的电流，这样，由于在像素电路显示处于暗态时，降低了流经发光二极管的电流，因此，相较于现有技术而言，可以提高显示装置的对比度。
下面结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，在本申请实施例提供的像素电路中，所述第一薄膜晶体管为驱动薄膜晶体管，具体可以为P型薄膜晶体管；所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管以及所述第六薄膜晶体管可以是均为P型薄膜晶体管，也可以是均为N型薄膜晶体管，还可以是其中至少一个为P型薄膜晶体管，其余的为N型薄膜晶体管，本申请实施例不做具体限定。
所述发光二极管可以是LED，也可以是OLED，这里也不做具体限定。
以下结合附图，详细说明本申请各实施例提供的技术方案。
实施例1
图2为本申请实施例提供的一种像素电路的结构示意图。所述像素电路如下所述。
如图2所示，所述像素电路包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、存储电容Cst以及发光二极管D1。
其中，图2所示的像素电路中，第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5以及第六薄膜晶体管T6均为P型薄膜晶体管，发光二极管D1为OLED。
图2所示的像素电路的电路连接结构如下所述：
第一薄膜晶体管T1的栅极分别与存储电容Cst的一端以及第三薄膜晶体管T3的漏极连接，漏极分别与第五薄膜晶体管T5的源极以及第二薄膜晶体管T2的漏极连接，源极分别与第三薄膜晶体管T3的源极、第四薄膜晶体管T4的漏极以及第六薄膜晶体管T6的漏极连接；
第二薄膜晶体管T2的源极与数据线连接；
第四薄膜晶体管T4的源极与初始电压信号线连接；
第五薄膜晶体管T5的漏极分别与存储电容Cst的另一端以及第一电源VDD连接；
第六薄膜晶体管T6的源极与发光二极管D1的阳极连接；
发光二极管D1的阴极与第二电源VSS连接。
本申请实施例中，所述第一电源VDD可以是高电平电压，并用于为第一薄膜晶体管T1提供电源电压，第一薄膜晶体管T1在第一电源VDD的作用下，可以输出电流，该电流流入发光二极管D1，使得发光二极管D1发光，在发光二极管D1发光时，该电流流入第二电源VSS，第二电源VSS可以是低电平电压。
所述数据线用于提供数据电压Vdata，所述初始电压信号线用于提供初始电压信号Vinit。本申请实施例中，初始电压信号Vinit可以为负电压，并用于对第一薄膜晶体管T1的栅极和源极进行初始化。其中，作为一种可选地方式，初始电压信号Vinit可以是-3V。
图2中，S1为第一扫描线提供的第一扫描信号，S2为第二扫描线提供的第二扫描信号，S3为第三扫描线提供的第三扫描信号，S4为第四扫描线提供的第四扫描信号，其中：
第五薄膜晶体管T5的栅极以及第六薄膜晶体管T6的栅极与第一扫描线连接，第一扫描线提供的第一扫描信号S1用于控制第五薄膜晶体管T5以及第六薄膜晶体管T6处于导通状态或截止状态；
第三薄膜晶体管T3的栅极与第二扫描线连接，第二扫描线提供的第二扫描信号S2用于控制第三薄膜晶体管T3处于导通状态或截止状态；
第四薄膜晶体管T4的栅极与第三扫描线连接，第三扫描线提供的第三扫描信号S3用于控制第四薄膜晶体管T4处于导通状态或截止状态；
第二薄膜晶体管T2的栅极与第四扫描线连接，第四扫描线提供的第四扫描信号S4用于控制第二薄膜晶体管T2处于导通状态或截止状态。
本申请实施中，在第一扫描信号S1控制第五薄膜晶体管T5以及第六薄膜晶体管T6处于导通状态时，第一电源VDD向第一薄膜晶体管T1的漏极施加电压，存储电容Cst作用于第一薄膜晶体管T1的栅极，使得第一薄膜晶体管T1输出电流，该电流流经发光二极管D1，使得发光二极管D1发光。
在第二扫描信号S2控制第三薄膜晶体管T3处于导通状态时，第一薄膜晶体管T1的栅极与源极连接，此时，所述数据线提供的数据电压Vdata可以向第一薄膜晶体管T1的漏极施加电压，并对第一薄膜晶体管T1进行充电，充电完毕后，可以使得第一薄膜晶体管T1的漏极电压为Vdata，栅极电压为Vdata-Vth，实现对第一薄膜晶体管T1阈值电压的补偿，其中，Vth为第一薄膜晶体管T1的阈值电压。
此外，在第二扫描信号S2控制第三薄膜晶体管T3处于导通状态时，第四薄膜晶体管T4可以处于导通状态，此时，初始电压信号Vinit还可以通过第三薄膜晶体管T3以及第四薄膜晶体管T4，对第一薄膜晶体管T1的栅极以及存储Cst进行初始化。
在第三扫描信号S3控制第四薄膜晶体管T4处于导通状态时，所述初始电压信号线提供的初始电压信号Vinit可以对第一薄膜晶体管T1的源极进行初始化。本申请实施例中，在第四薄膜晶体管T4处于导通状态时，第三薄膜晶体管T3也可以处于导通状态，此时，初始电压信号Vinit还可以对第一薄膜晶体管T1的栅极以及存储电容Cst进行初始化。初始化后，第一薄膜晶体管T1的源极电压和栅极电压均为Vinit，存储电容Cst的下极板(即图2中的N点)电压等于第一薄膜晶体管T1的栅极电压，即为Vinit。
在第四扫描信号S4控制第二薄膜晶体管T2处于导通状态时，数据电压Vdata可以向第一薄膜晶体管T1的漏极施加电压，此时，第三薄膜晶体管T3可以处于导通状态，这样，可以按照上述记载的方法实现对第一薄膜晶体管T1的阈值电压的补偿。
本申请实施例提供的像素电路，相较于现有技术而言，还可以提高使用该像素电路的显示装置的对比度，具体包括：
在所述第一电源VDD向第一薄膜晶体管T1的漏极施加电源电压时，所述像素电路可以处于发光阶段，此时，若所述像素电路显示处于暗态，则第一薄膜晶体管T1的漏电流可以流入第三薄膜晶体管T3，这样，由于相较于现有技术而言，本申请实施例的像素电路中只有第三薄膜晶体管T3中存在漏电流，减少了像素电路中的漏电路径，即漏电流只沿着T3、T4、Vinit流动，因此，可以提高第一薄膜晶体管T1的栅极电压，降低第一薄膜晶体管T1产生的电流，进而降低流经发光二极管D1的电流，增加使用所述像素电路的显示装置的对比度。
总之，本申请实施例提供的像素电路，在像素电路的发光阶段，当该像素电路显示处于暗态时，像素电路中只有一条漏电路径，因此，可以提高驱动薄膜晶体管的栅极电压，降低驱动薄膜晶体管产生的电流，进而降低流经发光二极管的电流，这样，由于在像素电路显示处于暗态时，降低了流经发光二极管的电流，因此，可以提高显示装置的对比度。
除此之外，除此之外，本申请实施例提供的像素电路，还可以实现对驱动薄膜晶体管的阈值电压的补偿。
实施例2
图3为本申请实施例提供的一种像素电路的驱动方法的时序图，所述时序图对应的像素电路的驱动方法可以用于驱动图2所示的像素电路。
图3所示的时序图对应的像素电路的驱动方法可以包括三个阶段：第一阶段t1、第二阶段t2以及第三阶段t3，其中，S1为第一扫描线提供的第一扫描信号，可以用于控制图2所示的第五薄膜晶体管T5以及第六薄膜晶体管T6处于导通状态或截止状态，S2为第二扫描线提供的第二扫描信号，可以用于控制图2所示的第三薄膜晶体管T3处于导通状态或截止状态，S3为第三扫描线提供的第三扫描信号，可以用于控制图2所示的第四薄膜晶体管T4处于导通状态或截止状态，S4为第四扫描线提供的第四扫描信号，可以用于控制图2所示的第二薄膜晶体管T2处于导通状态或截止状态，Vdata为数据线提供的数据电压。
图3所示的时序图对应的像素电路的驱动方法，具体包括：
第一阶段t1，第一扫描信号S1控制第五薄膜晶体管T5以及第六薄膜晶体管T6处于截止状态，第二扫描信号S2控制第三薄膜晶体管T3处于导通状态，第三扫描信号S3控制第四薄膜晶体管T4处于导通状态，第四扫描信号S4控制第二薄膜晶体管T2处于截止状态，初始电压信号Vinit对第一薄膜晶体管T1的栅极和源极进行初始化；
第二阶段t2，第一扫描信号S1控制第五薄膜晶体管T5以及第六薄膜晶体管T6处于截止状态，第二扫描信号S2控制第三薄膜晶体管T3处于导通状态，第三扫描信号S3控制第四薄膜晶体管T4由导通状态变为截止状态，第四扫描信号S4控制第二薄膜晶体管T2由截止状态变为导通状态，对第一薄膜晶体管T1的阈值电压进行补偿；
第三阶段t3，第一扫描信号S1控制第五薄膜晶体管T5以及第六薄膜晶体管T6由截止状态变为导通状态，第二扫描信号S2控制第三薄膜晶体管T3由导通状态变为截止状态，第三扫描信号S3控制第四薄膜晶体管T4处于截止状态，第四扫描信号S4控制第二薄膜晶体管T2由导通状态变为截止状态，电流流入发光二极管D1，发光二极管D1发光。
下面分别针对上述三个阶段进行具体分析：
针对第一阶段t1：
由于第一扫描信号S1保持高电平，第二扫描信号S2由高电平变为低电平，第三扫描信号S3由高电平变为低电平，第四扫描信号S4保持高电平，因此，第五薄膜晶体管T5以及第六薄膜晶体管T6处于截止状态，第三薄膜晶体管T3处于导通状态，第四薄膜晶体管T4由截止状态变为导通状态，第二薄膜晶体管T2保持截止状态。
此时，初始电压信号Vinit通过第四薄膜晶体管T4施加至第一薄膜晶体管T1的源极，通过第四薄膜晶体管T4以及第三薄膜晶体管T3施加至第一薄膜晶体管T1的栅极以及存储电容Cst，可以实现对第一薄膜晶体管T1的栅极和源极的初始化，以及对存储电容Cst的初始化。
在初始化后，第一薄膜晶体管T1的源极电压和源极电压等于Vinit，存储电容Cst的下极板电压(图2所示的N点的电压)也为Vinit。
针对第二阶段t2：
由于第一扫描信号S1保持高电平，第二扫描信号S2保持低电平，第三扫描信号S3由低电平变为高电平，第四扫描信号S4由高电平变为低电平，因此，第五薄膜晶体管T5以及第六薄膜晶体管T6仍处于截止状态，第三薄膜晶体管T3仍处于导通状态，第四薄膜晶体管T4由导通状态变为截止状态，第二薄膜晶体管T2由截止状态变为导通状态。
此时，第一薄膜晶体管T1的栅极与源极连接，数据电压Vdata向第一薄膜晶体管T1的漏极施加电压，并对第一薄膜晶体管T1进行充电，充电完毕后，第一薄膜晶体管T1的漏极电压为Vdata，栅极电压为Vdata-Vth，这样，可以实现对第一薄膜晶体管T1阈值电压的补偿，其中，Vth为第一薄膜晶体管T1的阈值电压。
针对第三阶段t3：
由于第一扫描信号S1由高电平变为低电平，第二扫描信号S2由低电平变为高电平，第三扫描信号S3保持高电平，第四扫描信号S4由低电平变为高电平，因此，第五薄膜晶体管T5以及第六薄膜晶体管T6由截止状态变为导通状态，第三薄膜晶体管T3由导通状态变为截止状态，第四薄膜晶体管T4仍处于截止状态，第二薄膜晶体管T2由导通状态变为截止状态。
此时，第一电源VDD向第一薄膜晶体管T1的漏极施加电压，存储电容Cst作用在第一薄膜晶体管T1的栅极，使得第一薄膜晶体管T1产生灰阶电流，该电流流入发光二极管D1，使得发光二极管D1发光，其中，该电流可以表示为：
其中，μ为第一薄膜晶体管T1的电子迁移率，Cox为第一薄膜晶体管T1单位面积的栅氧化层电容，W/L为第一薄膜晶体管T1的宽长比。
由上述公式可知，流经发光二极管D1的电流与第一薄膜晶体管T1的阈值电压无关，实现了对第一薄膜晶体管T1的阈值电压的补偿。
本申请实施例中，在第三阶段t3，当所述像素电路显示处于暗态时，第一薄膜晶体管T1的漏电流流入第三薄膜晶体管T3，即漏电流只沿着T3、T4、Vinit流动，这样，相较于现有技术而言，由于该像素电路中只有第三薄膜晶体管T3中存在漏电流，减少了像素电路中的漏电路径，因此，可以提高第一薄膜晶体管T1的栅极电压，降低第一薄膜晶体管T1产生的电流，进而降低流经发光二极管D1的电流，增加使用所述像素电路的显示装置的对比度。
图4为本申请实施例提供的像素电路以及现有技术中的像素电路在显示处于暗态时流经发光二极管的暗态电流的对比图。
图4中，黑色三角形标记代表的是本申请实施例提供的像素电路中数据电压在0至6V之间变化时，像素电路显示处于暗态时流经发光二极管的暗态电流，灰色正方形标记代表的图1所示的像素电路中数据电压在0至6V之间变化时，像素电路显示处于暗态时流经发光二极管的暗态电流，其中，纵坐标的电流单位为纳安。
从图4可以看出，本申请实施例提供的像素电路在显示处于暗态时，流经发光二极管的电流较低，因此，可以有效提高显示装置的对比度。
实施例3
本申请实施例还提供一种显示装置，所述显示装置可以包括实施例1中记载的所述像素电路。
本领域的技术人员应明白，尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种像素电路，其特征在于，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、存储电容以及发光二极管，其中：
所述第一薄膜晶体管的栅极分别与所述存储电容的一端以及所述第三薄膜晶体管的漏极连接，所述存储电容的另一端分别与所述第五薄膜晶体管的漏极以及第一电源连接；
所述第一薄膜晶体管的漏极分别与所述第五薄膜晶体管的源极以及所述第二薄膜晶体管的漏极连接，所述第二薄膜晶体管的源极与数据线连接；
所述第一薄膜晶体管的源极分别与所述第三薄膜晶体管的源极、所述第四薄膜晶体管的漏极以及所述第六薄膜晶体管的漏极连接，所述第四薄膜晶体管的源极与初始电压信号线连接，所述第六薄膜晶体管的源极与所述发光二极管的阳极连接，所述发光二极管的阴极与第二电源连接。
2.如权利要求1所述的像素电路，其特征在于，
所述第一电源，用于为所述第一薄膜晶体管提供电源电压；
所述发光二极管发光时电流流入所述第二电源。
3.如权利要求2所述的像素电路，其特征在于，
所述初始电压信号线提供初始电压信号，所述初始电压信号为负电压，用于对所述第一薄膜晶体管的栅极和源极进行初始化。
4.如权利要求3所述的像素电路，其特征在于，
所述第五薄膜晶体管的栅极以及所述第六薄膜晶体管的栅极与第一扫描线连接，所述第一扫描线提供的第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于导通状态时，所述发光二极管发光；
所述第三薄膜晶体管的栅极与第二扫描线连接，所述第二扫描线提供的第二扫描信号控制所述第三薄膜晶体管处于导通状态时，对所述第一薄膜晶体管的阈值电压进行补偿；
所述第四薄膜晶体管的栅极与第三扫描线连接，所述第三扫描线提供的第三扫描信号控制所述第四薄膜晶体管处于导通状态时，对所述第一薄膜晶体管的栅极和源极进行初始化；
所述第二薄膜晶体管的栅极与第四扫描线连接，所述第四扫描线提供的第四扫描信号控制所述第二薄膜晶体管处于导通状态时，所述数据线提供的数据电压向所述第一薄膜晶体管的漏极施加电压。
5.如权利要求4所述的像素电路，其特征在于，
在所述第一电源向所述第一薄膜晶体管的漏极施加电源电压，所述像素电路显示处于暗态时，所述第一薄膜晶体管的漏电流流入所述第三薄膜晶体管，提高所述第一薄膜晶体管的栅极电压，增加使用所述像素电路的显示装置的对比度。
6.如权利要求1至5所述的像素电路，其特征在于，
所述第一薄膜晶体管为P型薄膜晶体管；
所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管以及所述第六薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。
7.一种如权利要求1至6任一项所述的像素电路的驱动方法，其特征在于，包括：
第一阶段，第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于截止状态，第二扫描信号控制所述第三薄膜晶体管处于导通状态，第三扫描信号控制所述第四薄膜晶体管处于导通状态，第四扫描信号控制所述第二薄膜晶体管处于截止状态，初始电压信号对所述第一薄膜晶体管的栅极和源极进行初始化；
第二阶段，所述第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管处于截止状态，所述第二扫描信号控制所述第三薄膜晶体管处于导通状态，所述第三扫描信号控制所述第四薄膜晶体管由导通状态变为截止状态，所述第四扫描信号控制所述第二薄膜晶体管由截止状态变为导通状态，对所述第一薄膜晶体管的阈值电压进行补偿；
第三阶段，所述第一扫描信号控制所述第五薄膜晶体管以及所述第六薄膜晶体管由截止状态变为导通状态，所述第二扫描信号控制所述第三薄膜晶体管由导通状态变为截止状态，所述第三扫描信号控制所述第四薄膜晶体管处于截止状态，所述第四扫描信号控制所述第二薄膜晶体管由导通状态变为截止状态，电流流入所述发光二极管，所述发光二极管发光。
8.如权利要求7所述的像素电路的驱动方法，其特征在于，
在所述第二阶段，所述第一薄膜晶体管的漏极电压为所述数据电压，所述第一薄膜晶体管的栅极电压为Vdata-Vth，实现对所述第一薄膜晶体管的阈值电压的补偿，其中，Vdata为所述数据电压，Vth为所述第一薄膜晶体管的阈值电压。
9.如权利要求7所述的像素电路的驱动方法，其特征在于，
在所述第三阶段，所述像素电路显示处于暗态时，所述第一薄膜晶体管的漏电流流入所述第三薄膜晶体管，提高所述第一薄膜晶体管的栅极电压，增加使用所述像素电路的显示装置的对比度。
10.一种显示装置，其特征在于，包括：如权利要求1至6任一项所述的像素电路。
CN201810055682.4A 2018-01-19 2018-01-19 像素电路及其驱动方法、显示装置 Pending CN108288457A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810055682.4A CN108288457A (zh) 2018-01-19 2018-01-19 像素电路及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810055682.4A CN108288457A (zh) 2018-01-19 2018-01-19 像素电路及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN108288457A true CN108288457A (zh) 2018-07-17

Family

ID=62835415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810055682.4A Pending CN108288457A (zh) 2018-01-19 2018-01-19 像素电路及其驱动方法、显示装置

Country Status (1)

Country Link
CN (1) CN108288457A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109215585A (zh) * 2018-11-26 2019-01-15 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
CN110223640A (zh) * 2019-06-26 2019-09-10 昆山国显光电有限公司 一种像素驱动电路及显示装置
CN111243526A (zh) * 2020-01-19 2020-06-05 京东方科技集团股份有限公司 像素电路、显示装置及驱动方法
WO2020220613A1 (zh) * 2019-04-29 2020-11-05 云谷（固安）科技有限公司 像素驱动电路及其驱动方法
WO2022016722A1 (zh) * 2020-07-24 2022-01-27 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法
CN114120881A (zh) * 2021-12-13 2022-03-01 武汉华星光电半导体显示技术有限公司 像素电路、显示装置及其驱动方法
WO2023185740A1 (zh) * 2022-04-02 2023-10-05 华为技术有限公司 驱动电路和显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106448554A (zh) * 2016-11-30 2017-02-22 武汉华星光电技术有限公司 Oled驱动电路及oled显示面板
CN107123397A (zh) * 2017-06-14 2017-09-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN107301842A (zh) * 2017-08-17 2017-10-27 深圳市华星光电半导体显示技术有限公司 一种oled像素驱动电路及像素驱动方法
CN107331352A (zh) * 2017-08-16 2017-11-07 深圳市华星光电半导体显示技术有限公司 一种oled像素驱动电路及像素驱动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106448554A (zh) * 2016-11-30 2017-02-22 武汉华星光电技术有限公司 Oled驱动电路及oled显示面板
CN107123397A (zh) * 2017-06-14 2017-09-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN107331352A (zh) * 2017-08-16 2017-11-07 深圳市华星光电半导体显示技术有限公司 一种oled像素驱动电路及像素驱动方法
CN107301842A (zh) * 2017-08-17 2017-10-27 深圳市华星光电半导体显示技术有限公司 一种oled像素驱动电路及像素驱动方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109215585A (zh) * 2018-11-26 2019-01-15 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
WO2020220613A1 (zh) * 2019-04-29 2020-11-05 云谷（固安）科技有限公司 像素驱动电路及其驱动方法
CN110223640A (zh) * 2019-06-26 2019-09-10 昆山国显光电有限公司 一种像素驱动电路及显示装置
CN111243526A (zh) * 2020-01-19 2020-06-05 京东方科技集团股份有限公司 像素电路、显示装置及驱动方法
US11830427B2 (en) 2020-01-19 2023-11-28 Ordos Yuansheng Optoelectronics Co., Ltd. Pixel circuit, display apparatus and driving method
WO2022016722A1 (zh) * 2020-07-24 2022-01-27 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法
US11798461B2 (en) 2020-07-24 2023-10-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel circuit and driving method thereof
CN114120881A (zh) * 2021-12-13 2022-03-01 武汉华星光电半导体显示技术有限公司 像素电路、显示装置及其驱动方法
WO2023185740A1 (zh) * 2022-04-02 2023-10-05 华为技术有限公司 驱动电路和显示设备

Similar Documents

Publication Publication Date Title
CN108288457A (zh) 像素电路及其驱动方法、显示装置
CN104933993B (zh) 像素驱动电路及其驱动方法、显示装置
CN207352944U (zh) 一种像素电路和显示装置
CN106448557B (zh) 发光驱动电路及有机发光显示器
CN106531067B (zh) 一种像素电路及其显示装置
CN108320709A (zh) 像素电路及其驱动方法、显示装置
CN107358915A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN108053792B (zh) 一种像素电路及其驱动方法、显示装置
CN207503616U (zh) 一种像素电路和显示装置
CN109243369A (zh) 显示面板、像素电路的驱动方法及显示装置
CN207474026U (zh) 一种像素电路和显示装置
CN105448234B (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
CN103700338A (zh) 像素电路及其驱动方法及采用该电路的有机发光显示装置
CN107025883A (zh) 显示面板、像素驱动电路及其驱动方法
CN108154840A (zh) 一种像素电路及其驱动方法、显示装置
CN109147676A (zh) 像素电路及其控制方法、显示面板、显示装置
CN108335671B (zh) Amoled像素驱动电路及驱动方法
CN107516488A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN108182907A (zh) 像素电路及其驱动方法、显示装置
CN109559686A (zh) 像素电路、驱动方法、电致发光显示面板及显示装置
CN106128365B (zh) 像素驱动电路及其驱动方法和显示装置
CN207474028U (zh) 一种像素电路和显示装置
CN106409229A (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
CN108172171A (zh) 像素驱动电路及有机发光二极管显示器
CN109166522A (zh) 像素电路、其驱动方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180717

RJ01 Rejection of invention patent application after publication