CN108270416B - 一种高阶插值滤波器及方法 - Google Patents
一种高阶插值滤波器及方法 Download PDFInfo
- Publication number
- CN108270416B CN108270416B CN201611257498.5A CN201611257498A CN108270416B CN 108270416 B CN108270416 B CN 108270416B CN 201611257498 A CN201611257498 A CN 201611257498A CN 108270416 B CN108270416 B CN 108270416B
- Authority
- CN
- China
- Prior art keywords
- data
- filter
- frequency
- interpolation
- interpolation filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0211—Frequency selective networks using specific transformation algorithms, e.g. WALSH functions, Fermat transforms, Mersenne transforms, polynomial transforms, Hilbert transforms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0211—Frequency selective networks using specific transformation algorithms, e.g. WALSH functions, Fermat transforms, Mersenne transforms, polynomial transforms, Hilbert transforms
- H03H17/0213—Frequency domain filters using Fourier transforms
- H03H2017/0214—Frequency domain filters using Fourier transforms with input-sampling frequency and output-delivery frequency which differ, e.g. interpolation, extrapolation; anti-aliasing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
本发明公开了一种高阶插值滤波器及方法。高阶插值滤波器包括:0频滤波单元,用于对输入数据进行下变频处理,以使输入数据的中心频率搬移至零点频率;插值滤波单元,用于将搬移至零点频率后的数据通过高阶插值滤波器进行插值滤波处理;高阶插值滤波器包括N个长度为L的低通滤波器,L和N均为正整数;低通滤波器的采样速率为高阶插值滤波器预设采样速率的1/N,系数分别为高阶插值滤波器预设系数每L个值采样一次获得;频率搬移单元,用于将插值滤波后的数据进行上变频处理,以使数据的中心频率搬移至输入数据的中心频率。本发明用低通滤波器组代替高阶插值滤波器,保证了插值效果,降低了插值算法的运算量和滤波器设计的复杂程度。
Description
技术领域
本发明涉及数据信号处理技术领域,尤其涉及一种高阶插值滤波器及方法。
背景技术
在数字信号处理***中,插值滤波器是重要组成部分,特别是在数字上变频信号处理中,插值滤波器是其中的核心模块。为了达到满意的滤波效果,一般要求滤波器的阶数较高。然而,在实际工程应用中,由于DSP等处理器运算速度的限制,高阶插值滤波器的实现非常困难,特别是在单一处理器***中,采用单级滤波的方法根本无法实现高阶插值滤波器。因此,在处理器运算速度有限的条件下,如何简单高效地对带通数据实现高阶数插值滤波是目前所要解决的一个技术问题。
发明内容
本发明实施例提供一种的高阶插值滤波器及方法,旨在解决如何简单高效地对带通数据实现高阶数插值滤波的问题。
为了实现上述发明目的,本发明采用下述的技术方案:
依据本发明的一个方面,提供一种基于0频滤波的高阶插值滤波器,包括:
0频滤波单元,用于对输入数据进行下变频处理,以使所述输入数据的中心频率搬移至零点频率;
插值滤波单元,用于将搬移至零点频率后的数据通过高阶插值滤波器进行插值滤波处理;其中,所述高阶插值滤波器包括N个长度为L的低通滤波器,L和N均为正整数;所述低通滤波器的采样速率为所述高阶插值滤波器预设采样速率的1/N,系数分别为所述高阶插值滤波器预设系数每N个值采样一次获得;
频率搬移单元,用于将插值滤波后的数据进行上变频处理,以使所述数据的中心频率搬移至所述输入数据的中心频率。
可选的,所述0频滤波单元,具体包括:
延迟器,用于将所述输入数据进行延迟处理,得到数据I;
希尔伯特滤波器,用于将所述输入数据进行正交移相,得到所述数据I的正交分量数据Q;
第一余弦表,用于将所述数据I、所述数据Q分别与对应的系数相乘;
第一正弦表,用于将所述数据I、所述数据Q分别与对应的系数相乘;
第一减法器,用于将所述数据I与第一余弦表的乘积、以及所述数据Q与第一正弦表的乘积进行减法运算,获得的差值为搬移至零点频率后的同相分量数据I1;
加法器,用于将所述数据I与第一正弦表的乘积、以及所述数据Q与第一余弦表的乘积进行加运算,获得的和值为所述同相分量数据I1的正交分量数据Q1。
可选的,所述希尔伯特滤波器的阶数至少覆盖3.7个信号周期。
可选的,所述插值滤波单元,具体用于在插值滤波处理时,将所述搬移至零点频率后的数据与每个低通滤波器分别进行一次卷积运算,运算后的结果即为插值滤波后的数据。
可选的,所述频率搬移单元,具体包括:
第二余弦表,用于将所述同相分量数据I1插值滤波后的数据与对应的系数相乘;其中,所述第二正弦表与所述第一正弦表的频率互为相反数;
第二正弦表,用于将所述正交分量数据Q1插值滤波后的数据与对应的系数相乘;其中,所述第二余弦表与所述第一余弦表的频率互为相反数;
第二减法器,用于将获得的两个乘积进行减法运算,所得的差值即为上变频处理后的数据。
依据本发明的一个方面,提供一种高阶插值滤波方法,包括:
对输入数据进行下变频处理,以使所述输入数据的中心频率搬移至零点频率;
将搬移至零点频率后的数据通过高阶插值滤波器进行插值滤波处理;其中,所述高阶插值滤波器包括N个长度为L的低通滤波器,L和N均为正整数;所述低通滤波器的采样速率为所述高阶插值滤波器预设采样速率的1/N,系数分别为所述高阶插值滤波器预设系数每N个值采样一次获得;
将插值滤波后的数据进行上变频处理,以使所述数据的中心频率搬移至所述输入数据的中心频率。
可选的,在对输入数据进行下变频处理时,具体包括:
将所述输入数据经过延时器后得到数据I,经过希尔伯特滤波器后得到所述数据I的正交分量数据Q;
将所述数据I与所述第一余弦表对应系数相乘,以及将所述数据Q与所述第一正弦表对应系数相乘,两个乘积的差值为搬移至零点频率后的同相分量数据I1;
将所述数据I与所述第一正弦表对应系数相乘,以及将所述数据Q与所述第一余弦表对应系数相乘,两个乘积的和值为所述同相分量数据I1的正交分量数据Q1。
可选的,所述希尔伯特滤波器的阶数至少覆盖3.7个信号周期。
可选的,在将搬移至零点频率后的数据通过高阶插值滤波器进行插值滤波处理,具体包括:
将所述搬移至零点频率后的数据与每个低通滤波器分别进行一次卷积运算,运算后的结果即为插值滤波后的数据。
可选的,在将插值滤波后的数据进行上变频处理时,具体包括:
将所述同相分量数据I1插值滤波后的数据与第二余弦表对应系数相乘,以及将所述正交分量数据Q1插值滤波后的数据与第二正弦表对应系数相乘;其中,所述第二正弦表与所述第一正弦表的频率互为相反数;所述第二余弦表与所述第一余弦表的频率互为相反数;
将获得的两个乘积进行减法运算,所得的差值即为上变频处理后的数据。
本发明有益效果如下:
本发明实施例所提供的高阶插值滤波器及方法,使得对带通信号的处理算法转变为低通信号处理算法,从而降低了插值滤波器设计的难度,很好地保留了有用信息,同时最大限度地抑制了带外噪声;同时将用低通滤波器组代替高阶插值滤波器,不仅保证了插值效果,同时降低了插值算法的运算量和滤波器设计的复杂程度,便于工程实现。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例中高阶插值滤波器的结构原理框图;
图2为本发明一具体实施例中高阶插值滤波器的结构原理框图;
图3为本发明实施例中0频滤波和频率搬回示意图;
图4为本发明实施例中高阶插值滤波器分解与插值滤波示意图;
图5为本发明一实施例中高阶插值滤波方法的流程图;
图6a为高阶插值滤波器分解前的幅频特性曲线;
图6b为高阶插值滤波器分解后的幅频特性曲线。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明实施例所提供的高阶插值滤波器,包括:
0频滤波单元11,用于对输入数据进行下变频处理,以使输入数据的中心频率搬移至零点频率;
插值滤波单元12,用于将搬移至零点频率后的数据通过高阶插值滤波器进行插值滤波处理;其中,高阶插值滤波器包括N个长度为L的低通滤波器,L和N均为正整数;低通滤波器的采样速率为高阶插值滤波器预设采样速率的1/N,系数分别为高阶插值滤波器预设系数每N个值采样一次获得;
频率搬移单元13,用于将插值滤波后的数据进行上变频处理,以使数据的中心频率搬移至输入数据的中心频率。
可知,本发明实施例所提供的高阶插值滤波器,使得对带通信号的处理算法转变为低通信号处理算法,从而降低了插值滤波器设计的难度,很好地保留了有用信息,同时最大限度地抑制了带外噪声;同时将用低通滤波器组代替高阶插值滤波器,不仅保证了插值效果,同时降低了插值算法的运算量和滤波器设计的复杂程度,便于工程实现。
下面结合附图2和具体实施例对本发明中高阶插值滤波器的各个单元的实现方式进行详细介绍。
本发明中0频滤波单元11包括延迟器、希尔伯特滤波器,余弦表1,正弦表1、减法器和加法器。其中,延迟器,用于将输入数据进行延迟处理,得到数据I;希尔伯特滤波器,用于将输入数据进行正交移相,得到数据I的正交分量数据Q;余弦表1,用于将数据I、数据Q分别与对应的系数相乘;正弦表1,用于将数据I、数据Q分别与对应的系数相乘;减法器,用于将数据I与第一余弦表的乘积、以及数据Q与第一正弦表的乘积进行减法运算,获得的差值为搬零频之后的同相分量数据I1;加法器,用于将数据I与第一正弦表的乘积、以及数据Q与第一余弦表的乘积进行减法运算,获得的和值为同相分量数据I1的正交分量数据Q1;其中,同相分量数据I1和正交分量数据Q1即为搬移至零点频率后的数据。
可选的,希尔伯特滤波器是采用窗函数法设计实现的。该方法设计的希尔伯特滤波器存在误差,但在实际工程应用中,只要保证IQ信号在误差允许范围内正交即可。由于影响I/Q信号正交性的主要因素是滤波器的阶数,只要某一阶数的滤波器能够对最小频率的信号实现正交变换,就能保证对所有频率的信号实现正交变换。本发明中通过试验得出了希尔伯特滤波器阶数至少要覆盖3.7个信号(输入数据)周期才能确保I/Q信号正交。
本发明中0频滤波单元12的作用实际上是数字下变频,它将某一频率范围内的数据均匀搬移到0频两侧,如图3所示。例如,图3中待处理数据的频率范围为6KHz至10KHz,0频滤波后将该数据下变频8KHz(对应图2中的余弦表1和正弦表1的频率为-8KHz)后,便均匀分布在0频两侧4KHz的带宽内。本发明通过0频滤波,使得对后续带通插值滤波器的设计转化为对低通插值滤波器的设计,有效简化了滤波器的设计难度。
本发明实施例中高阶插值滤波器是通过将传统的高阶插值滤波器分解成若干个低通滤波器来实现的,如图4所示。这里,设计的高阶插值滤波器FLowpass的长度为LN,N为插值倍数,L和N均为正整数;采样速率为Fs1;滤波器系数为f(i),其中i=0,1,2,...,LN-1。x(n)为插值前的数据,x'(n)为插值后的数据。
在滤波器设计过程中,将高阶插值滤波器FLowpass分解为一个由N个低通滤波器Fn组成的滤波器组F={F1,F2,F3,..,FN},每个滤波器Fn的长度为L,采样速率为fs2,fs2与待插值数据(同相分量数据I1/正交分量数据Q1)的采样速率相同。具体地,Fs1与fs2的关系如公式(1)所示:
fs1=N*fs2 (1)
滤波器Fn的系数是通过将高阶插值滤波器的系数分别从f(0),f(1),f(2)……f(LN-1)开始每隔N个值采样一次获得;具体地,每隔N个值取一个值,一共取L个值作为一组滤波器的系数;然后再取第二组滤波器的L个系数,直到最后取第N个滤波器的L个系数,即,每个滤波器的系数为(f(n-1),f(2n-1)……f(Ln-1))其中,n≤N。所有Fn的系数组成一个系数矩阵,如公式(2)所示。
基于上述获取的N个低通滤波器组成的滤波器组,进行插值运算。待插值数据为X=[x(0),x(1),x(2),x(3),...,x(L-1)]。将数据X分别与N个低通滤波器做卷积,得到的N个值Y=[y(0),y(1),y(2),y(3),...,y(N-1)]即为N倍插值结果,获取的Y的采样速率是插值前的N倍。
对于每一组数据X,都要与滤波器组F中的每个滤波器Fn进行一次卷积运算,从而得到N个结果,完成N倍内插,插值运算公式如下:
X F=Y (3)
图2中,同相分量数据I1和正交分量数据Q1分别需要经过高阶插值滤波器的插值滤波后转变成高采样速率数据。高采样速率数据需要通过频率搬移单元13将频率搬移至输入数据的频率。
具体地,频率搬移单元13包括余弦表2、正弦表2以及减法器2;其中,
余弦表2,用于将同相分量数据I1插值滤波后的数据与对应的系数相乘;其中,正弦表2与正弦表1的频率互为相反数;正弦表2,用于将正交分量数据Q1插值滤波后的数据与对应的系数相乘;其中,余弦表2与余弦表1的频率互为相反数;减法器,用于将获得的两个乘积进行减法运算,所得的差值即为上变频处理后的数据。
基于上述的高阶插值滤波器,本发明还提供了一种高阶插值滤波方法,如图5所示,具体包括如下步骤:
步骤501,对输入数据进行下变频处理,以使输入数据的中心频率搬移至零点频率;
可选的,在对输入数据进行下变频处理时,具体包括:
将输入数据经过延时器后得到数据I,经过希尔伯特滤波器后得到数据I的正交分量数据Q;
将数据I与第一余弦表对应系数相乘,以及将数据Q与第一正弦表对应系数相乘,两个乘积的差值为搬零频之后的同相分量数据I1;
将数据I与第一正弦表对应系数相乘,以及将数据Q与上述第一余弦表对应系数相乘,两个乘积的差值为同相分量数据I1的正交分量数据Q1;
同相分量数据I1和正交分量数据Q1即为搬移至零点频率后的数据。
其中,希尔伯特滤波器的阶数至少覆盖3.7个信号周期。
步骤502,将搬移至零点频率后的数据通过高阶插值滤波器进行插值滤波处理;其中,高阶插值滤波器包括N个长度为L的低通滤波器,L和N均为正整数;低通滤波器的采样速率为高阶插值滤波器预设采样速率的1/N,系数分别为高阶插值滤波器预设系数每N个值采样一次获得。
可选的,在将搬移至零点频率后的数据通过高阶插值滤波器进行插值滤波处理,具体包括:
在插值滤波处理时,将搬移至零点频率后的数据与每个低通滤波器分别进行一次卷积运算,运算后的结果插值滤波后的数据。
步骤503,将插值滤波后的数据进行上变频处理,以使数据的中心频率搬移至输入数据的中心频率。
可选的,在将插值滤波后的数据进行上变频处理时,具体包括:
将同相分量数据I1插值滤波后的数据与第二余弦表对应系数相乘,以及将正交分量数据Q1插值滤波后的数据与第二正弦表对应系数相乘;其中,第二正弦表与第一正弦表的频率互为相反数;第二余弦表与第一余弦表的频率互为相反数;将获得的两个乘积进行减法运算,所得的差值即为上变频处理后的数据。下面分别从频率特性和运算速度两个方面对本发明的有益效果进行说明。
首先,从频率特性进行对比。如图6a和图6b所示,分别为分解前后FLowpass与Fn的幅频特性曲线。其中,滤波器插值倍数N=16,FLowpass滤波器的截止频率为2KHz,滤波器长度为1600,采样速率为768Ksps;Fn滤波器的截止频率为2KHz,滤波器长度为100,采样速率为48Ksps。可知,滤波器分解前后的截止频率不变;分解后滤波器的长度变为原来的1/N,所以减小了运算量;分解后滤波器的采样速率变为原来的1/N,所以精度不如分解前的高,但由于采用了低通滤波器组,将总的误差平均分配到N个滤波器上,最终保证了滤波的效果。
其次,从运算速度进行对比。传统插值方法是将插值后的数据x'(n)与滤波器FLowpass做卷积运算,如图3所示,因此得到一个插值点的运算量为LN个乘加运算。本发明是将插值前的数据x(n)与滤波器组F中的每个滤波器Fn做卷积运算,因此得到一个插值点的运算量为L个乘加运算。所以本发明的运算量是传统方法运算量的1/N,插值倍数越高,运算速度提高的效果越明显。运算速度对比如表1所示。
表1
举例说明,假设DSP处理器的主频为400MHz,AD的采样速率为48Ksps,插值滤波器的插值倍数为16,Fn的长度为100,那么采用本发明完成1秒采样数据的插值运算需要的DSP时钟周期数为153.6M(48000*100*16*2),小于DSP的主频,可以实现实时运算;如果采用单级滤波器方法,需要的时钟周期数为2457.6M(48K*16*16000*2),远大于DSP的主频,无法完成实时运算。从中可以看出本发明既实现了高阶数滤波器很好的滤波效果,又具有较小的运算量,便于工程实现。
综上所述,本发明实施例所提供的高阶插值滤波器通过低通滤波器组代替高阶插值滤波器,不仅保证了插值效果,同时降低了插值算法的运算量和滤波器设计的复杂程度;通过采用0频率波对输入数据进行处理,使得对带通信号的处理算法转变为低通信号处理算法,从而降低了插值滤波器设计的难度;通过对希尔伯特滤波器的长度进行量化处理,保证了IQ信号的正交性。
另外,本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种高阶插值滤波器,其特征在于,包括:
0频滤波单元,用于对输入数据进行下变频处理,以使所述输入数据的中心频率搬移至零点频率;
插值滤波单元,用于将搬移至零点频率后的数据通过高阶插值滤波器进行插值滤波处理;其中,所述高阶插值滤波器包括N个长度为L的低通滤波器,L和N均为正整数;所述低通滤波器的采样速率为所述高阶插值滤波器预设采样速率的1/N,系数分别为所述高阶插值滤波器预设系数每N个值采样一次获得;
频率搬移单元,用于将插值滤波后的数据进行上变频处理,以使所述数据的中心频率搬移至所述输入数据的中心频率;
所述0频滤波单元,具体包括:
延迟器,用于将所述输入数据进行延迟处理,得到数据I;
希尔伯特滤波器,用于将所述输入数据进行正交移相,得到所述数据I的正交分量数据Q;
第一余弦表,用于将所述数据I、所述数据Q分别与对应的系数相乘;
第一正弦表,用于将所述数据I、所述数据Q分别与对应的系数相乘;
第一减法器,用于将所述数据I与第一余弦表的乘积、以及所述数据Q与第一正弦表的乘积进行减法运算,获得的差值为搬移至零点频率后的同相分量数据I1;
加法器,用于将所述数据I与所述第一正弦表的乘积、以及所述数据Q与所述第一余弦表的乘积进行加运算,获得的和值为所述同相分量数据I1的正交分量数据Q1;
所述希尔伯特滤波器的阶数至少覆盖3.7个信号周期。
2.如权利要求1所述的高阶插值滤波器,其特征在于,所述插值滤波单元,具体用于在插值滤波处理时,将所述搬移至零点频率后的数据与每个低通滤波器分别进行一次卷积运算,运算后的结果即为插值滤波后的数据。
3.如权利要求1所述的高阶插值滤波器,其特征在于,所述频率搬移单元,具体包括:
第二余弦表,用于将所述同相分量数据I1插值滤波后的数据与对应的系数相乘;其中,所述第二余弦表与所述第一余弦表的频率互为相反数;
第二正弦表,用于将所述正交分量数据Q1插值滤波后的数据与对应的系数相乘;其中,所述第二正弦表与所述第一正弦表的频率互为相反数;
第二减法器,用于将获得的两个乘积进行减法运算,所得的差值即为上变频处理后的数据。
4.一种高阶插值滤波方法,其特征在于,包括:
对输入数据进行下变频处理,以使所述输入数据的中心频率搬移至零点频率;
将搬移至零点频率后的数据通过高阶插值滤波器进行插值滤波处理;其中,所述高阶插值滤波器包括N个长度为L的低通滤波器,L和N均为正整数;所述低通滤波器的采样速率为所述高阶插值滤波器预设采样速率的1/N,系数分别为所述高阶插值滤波器预设系数每N个值采样一次获得;
将插值滤波后的数据进行上变频处理,以使所述数据的中心频率搬移至所述输入数据的中心频率;
在对输入数据进行下变频处理时,具体包括:
将所述输入数据经过延时器后得到数据I,经过希尔伯特滤波器后得到所述数据I的正交分量数据Q;
将所述数据I与第一余弦表对应系数相乘,以及将所述数据Q与第一正弦表对应系数相乘,两个乘积的差值为搬移至零点频率后的同相分量数据I1;
将所述数据I与所述第一正弦表对应系数相乘,以及将所述数据Q与所述第一余弦表对应系数相乘,两个乘积的和值为所述同相分量数据I1的正交分量数据Q1;
所述希尔伯特滤波器的阶数至少覆盖3.7个信号周期。
5.如权利要求4所述的方法,其特征在于,在将搬移至零点频率后的数据通过高阶插值滤波器进行插值滤波处理,具体包括:
将所述搬移至零点频率后的数据与每个低通滤波器分别进行一次卷积运算,运算后的结果即为插值滤波后的数据。
6.如权利要求4所述的方法,其特征在于,在将插值滤波后的数据进行上变频处理时,具体包括:
将所述同相分量数据I1插值滤波后的数据与第二余弦表对应系数相乘,以及将所述正交分量数据Q1插值滤波后的数据与第二正弦表对应系数相乘;其中,所述第二正弦表与所述第一正弦表的频率互为相反数;所述第二余弦表与所述第一余弦表的频率互为相反数;
将获得的两个乘积进行减法运算,所得的差值即为上变频处理后的数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611257498.5A CN108270416B (zh) | 2016-12-30 | 2016-12-30 | 一种高阶插值滤波器及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611257498.5A CN108270416B (zh) | 2016-12-30 | 2016-12-30 | 一种高阶插值滤波器及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108270416A CN108270416A (zh) | 2018-07-10 |
CN108270416B true CN108270416B (zh) | 2021-09-03 |
Family
ID=62754589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611257498.5A Active CN108270416B (zh) | 2016-12-30 | 2016-12-30 | 一种高阶插值滤波器及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108270416B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109889185B (zh) * | 2019-02-28 | 2023-03-28 | 深圳信息职业技术学院 | 一种信号插值滤波方法及插值滤波器 |
CN112511180B (zh) * | 2020-12-29 | 2022-02-15 | 重庆电子工程职业学院 | 基带信号镜像干扰抑制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1102043A (zh) * | 1993-02-08 | 1995-04-26 | 齐尼思电子公司 | 误差跟踪环路 |
CN101834824A (zh) * | 2010-03-22 | 2010-09-15 | 深圳市云海通讯股份有限公司 | 一种多载波滤波方法、***及直放站 |
CN102148679A (zh) * | 2010-02-05 | 2011-08-10 | 西瑞克斯(北京)通信设备有限公司 | 低复杂度的宽带信号数字选频方法 |
CN105406836A (zh) * | 2015-10-28 | 2016-03-16 | 飞依诺科技(苏州)有限公司 | 一种降采样解调滤波方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02206216A (ja) * | 1989-02-03 | 1990-08-16 | Sony Corp | 補間フィルタ |
US6414682B1 (en) * | 1998-12-28 | 2002-07-02 | Microsoft Corporation | System and method for transitioning between two filters, allowing for the use of higher order interpolation |
CN1166058C (zh) * | 2000-06-13 | 2004-09-08 | 华为技术有限公司 | 一种实现n阶插值滤波的方法与装置 |
JP2002271204A (ja) * | 2001-03-07 | 2002-09-20 | Sakai Yasue | 補間関数生成装置および方法、デジタル−アナログ変換装置、データ補間装置、プログラム並びに記録媒体 |
CN100459430C (zh) * | 2003-08-30 | 2009-02-04 | 华为技术有限公司 | N阶半带插值滤波器 |
JP4972742B2 (ja) * | 2006-10-17 | 2012-07-11 | 国立大学法人九州工業大学 | 高域信号補間方法及び高域信号補間装置 |
CN101257349B (zh) * | 2007-02-26 | 2011-05-11 | 富士通株式会社 | 数字相位估计器、数字锁相环以及光相干接收机 |
KR100881918B1 (ko) * | 2007-06-07 | 2009-02-06 | 삼성전자주식회사 | 고차의 저주파 필터링 회로 및 그 방법 |
CN100574098C (zh) * | 2008-01-22 | 2009-12-23 | 中兴通讯股份有限公司 | 基于可编程逻辑器件的插值cic滤波器及实现方法 |
JP5293832B2 (ja) * | 2008-11-28 | 2013-09-18 | 富士通株式会社 | 位相雑音の統計的特性をモニタする装置および方法、並びにコヒーレント光通信受信器 |
CN102340296B (zh) * | 2011-07-21 | 2013-12-25 | 东北大学秦皇岛分校 | 一种基于gpu的高阶数字fir滤波器频域并行处理实现方法 |
-
2016
- 2016-12-30 CN CN201611257498.5A patent/CN108270416B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1102043A (zh) * | 1993-02-08 | 1995-04-26 | 齐尼思电子公司 | 误差跟踪环路 |
CN102148679A (zh) * | 2010-02-05 | 2011-08-10 | 西瑞克斯(北京)通信设备有限公司 | 低复杂度的宽带信号数字选频方法 |
CN101834824A (zh) * | 2010-03-22 | 2010-09-15 | 深圳市云海通讯股份有限公司 | 一种多载波滤波方法、***及直放站 |
CN105406836A (zh) * | 2015-10-28 | 2016-03-16 | 飞依诺科技(苏州)有限公司 | 一种降采样解调滤波方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108270416A (zh) | 2018-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3872290A (en) | Finite impulse response digital filter with reduced storage | |
CN108270416B (zh) | 一种高阶插值滤波器及方法 | |
Pei et al. | Fractional bilinear transform for analog-to-digital conversion | |
US4920507A (en) | Recursive digital filter with less no-signal noise | |
US9608598B1 (en) | Cascaded integrator-comb filter as a non-integer sample rate converter | |
JPH08508374A (ja) | デシメーション・フィルター | |
Orfanidis | High-order digital parametric equalizer design | |
CA2624629A1 (en) | Reduction of digital filter delay | |
CN114142830A (zh) | 全精度低通iir滤波器的fpga实现方法 | |
Bhakthavatchalu et al. | Design of optimized CIC decimator and interpolator in FPGA | |
US7415493B2 (en) | Asynchronous sampling rate conversion | |
US7242326B1 (en) | Sample rate conversion combined with filter | |
JP4968850B2 (ja) | フィルタ、フィルタの設計システム及び設計方法及び設計プログラム | |
GB2282303A (en) | Process for the digital generation of a complex baseband signal | |
Weiss et al. | Noise and digital signal processing | |
Mehra et al. | Optimized design of decimator for alias removal in multirate DSP applications | |
Andrea et al. | Averaged Lagrange Method for interpolation filter | |
Kumar et al. | Design of cosine modulated pseudo QMF bank using modified Dolph-Chebyshev window | |
Krishan et al. | Noise detection in IIR digital filter using MATLAB | |
CN110518894B (zh) | 高速低复杂度的二阶全通滤波器 | |
Johansson et al. | Two-Rate Based Structures for Computationally Efficient Wide-Band FIR Systems | |
Rao et al. | Audio equalizer with fractional order Butterworth filter | |
Singh et al. | Analysis of quantised digital FIR filter using different windowing techniques | |
Fouda et al. | Toward a group delay reduction in digital filtering | |
Haresh et al. | Maximally flat compensated-comb decimation filter with filter sharpening technique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 102209 Room 408, 4 / F, shengfeifan, building B, China electronic network security and information industry base, South District, future science and Technology City, Changping District, Beijing Applicant after: CLP Great Wall SHENGFEI Information System Co.,Ltd. Address before: 102209 Room 408, 4 / F, shengfeifan, building B, China electronic network security and information industry base, South District, future science and Technology City, Changping District, Beijing Applicant before: BEIJING SHENGFEIFAN ELECTRONIC SYSTEM TECHNOLOGY DEVELOPMENT Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |