CN108232000A - 一种制造超小型磁性随机存储记忆单元的方法 - Google Patents

一种制造超小型磁性随机存储记忆单元的方法 Download PDF

Info

Publication number
CN108232000A
CN108232000A CN201611191871.1A CN201611191871A CN108232000A CN 108232000 A CN108232000 A CN 108232000A CN 201611191871 A CN201611191871 A CN 201611191871A CN 108232000 A CN108232000 A CN 108232000A
Authority
CN
China
Prior art keywords
layer
etching
memory
memory unit
magnetic random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611191871.1A
Other languages
English (en)
Inventor
肖荣福
张云森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201611191871.1A priority Critical patent/CN108232000A/zh
Publication of CN108232000A publication Critical patent/CN108232000A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供了一种制造超小型磁性随机存储记忆单元的方法，首先采用刻蚀技术对记忆层进行刻蚀；在刻蚀记忆层的时候，并不完全刻蚀记忆层使之留下超薄记忆层在势垒层上；然后采用氧化工艺，对刻蚀后暴露出来的记忆层周边进行氧化。由于采用了刻蚀和氧化并用的方法，不仅缩小了记忆层的导电截面积，而且彻底消除了磁性随机存储器记忆层和参考层短路通道的形成，有利于MRAM回路磁性性能、电学性能和产品良率的提升。

Description

一种制造超小型磁性随机存储记忆单元的方法
技术领域
本发明涉及一种磁性随机存储记忆单元，具体涉及一种制造超小型磁性随机存储记忆单元的方法，属于磁性随机存储器(MRAM，Magnetic Radom Access Memory)制造技术领域。
背景技术
近年来，采用磁性隧道结(MTJ，Magnetic Tunnel Junction)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。
为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。
同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。
在现在的MRAM制造工艺中，一般采用一步刻蚀工艺对磁性隧道结，即：对记忆层、势垒层和参考层进行刻蚀。具体的方案可以采用反应离子刻蚀(RIE，Reactive IonEtching)或离子束刻蚀(IBE，Ion Beam Etching)的方法来实现，刻蚀带来的物理损伤，化学损伤以及由于刻蚀副产物的再次沉积造成的参考层和记忆层之间的短路都是不可避免的问题，这将会影响MRAM器件的磁性和电学性能，不利于MRAM回路良率的提高。
发明内容
为了解决上述问题，本发明提供了一种制造超小型磁性随机存储记忆单元的方法，首先采用刻蚀技术对记忆层进行刻蚀，在刻蚀记忆层的时候，并不完全刻蚀记忆层使之留下超薄记忆层在势垒层上，然后采用氧化工艺，对刻蚀后暴露出来的超薄记忆层周边进行氧化，缩小其导电截面积。具体步骤如下：
步骤一：在表面抛光的CMOS基底上，依次形成底电极、磁性隧道结和硬掩模膜层；磁性隧道结是由参考层、势垒层和记忆层依次叠加的多层膜结构；
步骤二：图形化定义磁性隧道结图案，并转移图案到磁性隧道结的顶部；
步骤三：反应离子刻蚀记忆层，并保留一层超薄记忆层以防止记忆层被刻穿；
步骤四：氧化超薄记忆层、参考层和硬掩模膜层的侧壁及底部暴露部分，形成电绝缘层；
步骤五：对被氧化的超薄记忆层底部、势垒层、被氧化的参考层和底电极进行离子束刻蚀；
步骤六：电介质填充刻蚀空隙，并采用化学机械抛光磨平直到未被氧化的硬掩模膜层的顶部。
本发明的有益效果：由于采用了刻蚀和氧化并用的方法，不仅缩小了记忆层的导电截面积而且彻底消除了磁性随机存储器记忆层和参考层短路通道的形成，有利于MRAM回路磁性性能、电学性能和产品良率的提升。
附图说明
图1是本发明的一个较佳实施例的制造工艺的流程图；
图2是本发明的一个较佳实施例中，在表面抛光的CMOS基底上依次形成底电极、磁性隧道结和硬掩模膜层之后的示意图；
图3是本发明的一个较佳实施例中，图形化定义磁性隧道结图案，并转移图案到磁性隧道结顶部之后的示意图；
图4是本发明的一个较佳实施例中，反应离子刻蚀记忆层，并保留一层超薄记忆层以防止记忆层被刻穿的示意图；
图5是本发明的一个较佳实施例中，用蚀刻后的硬掩模作为保护层对超薄记忆层以及其下的参考层的侧壁进行深度横向氧化，缩小记忆层垂直通电的横截面的示意图；
图6是本发明的一个较佳实施例中，以硬掩模和氧化后的记忆层侧壁为掩模，对被氧化的超薄记忆层、势垒层、被氧化的参考层和底电极进行离子束刻蚀之后的示意图；
图7是本发明的一个较佳实施例中，电介质填充未被刻蚀的硬掩模周围的空隙，并采用化学机械抛光磨平直到未被氧化的硬掩模顶部之后的示意图；
图中所示：1-表面抛光的CMOS衬底，2-底电极，3-参考层，4-势垒层，5-记忆层，50-超薄记忆层，6-硬掩模膜层，7-电绝缘层，8-电解质。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的一种制造超小型磁性随机存储记忆单元的方法，包括但不只限于制备磁性随机存储器(MRAM)，也不限于任何工艺顺序或流程，只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似。如图1所示，该方法包括以下步骤：
步骤一：如图2所示，在表面抛光的CMOS基底1上，依次沉积底电极2、参考层3、势垒层4、记忆层5和硬掩模膜层6。其中底电极2包括种子层和导电层。种子层为Ta、TaN、W、WN、Ti或TiN，种子层的厚度为0.5nm～5nm。导电层为Cu、CuN、Mo、W或者Ru，导电层的厚度为5nm～30nm。
作为优选，磁性隧道结(MTJ)多层膜的总厚度为15nm～40nm，为由参考层3、势垒层4和记忆层5依次向上叠加的Bottom Pinned结构。
进一步地，参考层3具有磁极化不变性，根据其是面内型(iSTT-MRAM)或垂直型(pSTT-MRAM)结构有所不同。面内型(iSTT-MRAM)的参考层一般具有(IrMn或PtMn)/CoFe/Ru/CoFe结构，其优选总厚度为10nm～30nm。垂直型(pSTT-MRAM)的参考层一般具有TbCoFe或[Co/Pt]nCo/Ru/[CoPt]m超晶格多层膜结构，其优选总厚度为8nm～20nm。
进一步地，势垒层4为非磁性金属氧化物，优选MgO、MgZnO或Al2O3，其厚度为0.5nm～3nm。
进一步地，记忆层5具有可变磁极化，根据其是面内型(iSTT-MRAM)或垂直型(pSTT-MRAM)结构又所不同。面内型(iSTT-MRAM)的记忆层一般为CoFe/CoFeB或CoFe/NiFe，其优选厚度为2nm～6nm。垂直型(pSTT-MRAM)记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB/(Ta，W，Mo)/CoFeB，其优选厚度为0.8nm～2nm。
作为优选，硬掩模膜层6的厚度为40nm～100nm，沉积材料选择为Ta或W，以期在F元素电浆中获得更好的轮廓。
步骤二：图形化定义磁性隧道结图案，并转移图案到如图3所示的磁性隧道结顶部。在此过程中，采用一次光刻一次刻蚀(LE，lithography-etching)或者两次光刻两次刻蚀(LELE，lithography-etching-lithography-etching)的方法完成对磁性隧道结的定义和硬掩模膜层6的反应离子(RIE)刻蚀，并同时采用RIE工艺除去残留的聚合物，以使图案转移到磁性隧道结的顶部。
步骤三：硬掩模膜层6为掩模用反应离子刻蚀记忆层5，并保留一层超薄记忆层50以防止记忆层被刻穿，如图4所示。
优选地，反应离子刻蚀(RIE)所选用的气体压强为1mTorr～100mTorr；所采用的主刻蚀气体为CH3OH或C2H5OH，CO/NH3等，其流量为5sccm～100sccm，也可以添加H2、N2、He、Ar、Kr或Xe等，其流量为10sccm～200sccm；产生并维持等离子的射频电源功率为200W～3000W；产生并维持偏压的射频电源功率为0W～1500W；晶圆控制台温度为20℃～200℃。
作为优选，选用发射光谱仪(OES，Optical Emission Spectroscopy)来监测RIE刻蚀记忆层5元素光谱信号的变化。严格控制RIE工艺参数和刻蚀时间，防止势垒层被刻穿，同时，留下一层超薄记忆层50来做为缓冲。
步骤四：氧化超薄记忆层50以及其下面的参考层3和刻蚀后留存硬掩模侧壁及底部暴露部分，将其变为电绝缘层7，以缩小记忆层5的垂直导电截面积，如图5所示。
氧化工艺可以采用离子注入(IIT，Ion Implantation Technology)、离子束刻蚀(IBE，Ion Beam Etching)、反应离子刻蚀(RIE，Reactive Ion Etching)或遥控等离子刻蚀技术(RPE，Remote Plasma Etching)等；其中，氧化工艺可以采用其中一种或者几种，以调整氧原子/氧离子，纯化学反应/物理轰击比例，以获得对暴露在外的侧壁和底部记忆层的最大氧化；作为优选，可以进一步氧化超薄记忆层50下面的参考层3以获得更好绝缘性能。
作为优选，氧化工艺结束后，在真空环境中，对部分加工的磁性隧道结单元阵列进行250℃～500℃的高温热退火，以修复在氧化过程中产生的损伤或缺陷，其中，退火时间为30秒到30分钟；
步骤五：以硬掩模及氧化后的记忆层侧壁为掩模，对被氧化的超薄记忆层50、势垒层4、被氧化的参考层3和底电极2进行离子束刻蚀，如图6所示；同时，采用发射光谱仪或者二次离子质谱的方法侦测刻蚀终点。
优选地，离子束刻蚀(IBE)采用He、Ne、Ar、Kr或者Xe等作为离子源，其流量为10sccm～200sccm，比如：10sccm、30sccm、50sccm、100sccm或者200sccm等；产生并维持等离子的射频电源的功率为100Watt～3000Watt，离子束加速电压为50V～1000V，离子束的方向角为0°～90°，比如：0°或者5°等，晶圆控制台旋转的速度为0～60rpm，比如：0rpm，30rpm或者60rpm等。
步骤六：电介质8填充未被刻蚀的硬掩模周围的空隙，并采用化学机械抛光磨平直到未被氧化的硬掩模顶部，如图7所示。其中，电介质8为SiO2、SiN、SiON、SiC、SiCN、Al2O3或者MgO中的一种。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种制造磁性随机存储记忆单元的方法，其特征在于，在刻蚀记忆层时不完全刻蚀而留下超薄记忆层，然后对所述超薄记忆层周边进行氧化。
2.根据权利要求1所述的一种制造磁性随机存储记忆单元的方法，其特征在于，包括如下步骤：
步骤一：在表面抛光的CMOS基底上，依次形成底电极、磁性隧道结和硬掩模膜层；所述磁性隧道结是由参考层、势垒层和记忆层依次叠加的多层膜结构；
步骤二：图形化定义磁性隧道结图案，并转移所述图案到所述磁性隧道结的顶部；
步骤三：反应离子刻蚀所述记忆层，并保留一层所述超薄记忆层以防止所述记忆层被刻穿；
步骤四：氧化所述超薄记忆层、所述参考层和所述硬掩模膜层的侧壁及底部暴露部分，形成电绝缘层；
步骤五：对被氧化的所述超薄记忆层底部、所述势垒层、被氧化的所述参考层和所述底电极进行离子束刻蚀；
步骤六：电介质填充刻蚀空隙，并采用化学机械抛光磨平直到未被氧化的所述硬掩模膜层的顶部。
3.根据权利要求2所述的一种制造磁性随机存储记忆单元的方法，其特征在于，所述底电极包括种子层和导电层，所述种子层的厚度为0.5nm～5nm，所述导电层的厚度为5nm～30nm。
4.根据权利要求2所述的一种制造磁性随机存储记忆单元的方法，其特征在于，所述磁性隧道结多层膜结构的总厚度为15nm～40nm。
5.根据权利要求2所述的一种制造磁性随机存储记忆单元的方法，其特征在于，所述硬掩模膜层的厚度为40nm～100nm，沉积材料选自Ta或W。
6.根据权利要求2所述的一种制造磁性随机存储记忆单元的方法，其特征在于，所述反应离子刻蚀的主刻蚀气体为CH3OH、C2H5OH或CO/NH3，气体压强为1mTorr～100mTorr，气体流量为5sccm～100sccm；在所述主刻蚀气体中添加H2、N2、He、Ar、Kr或Xe，添加的气体流量为10sccm～200sccm。
7.根据权利要求2所述的一种制造磁性随机存储记忆单元的方法，其特征在于，选用发射光谱仪来监测刻蚀所述记忆层时元素光谱信号的变化，控制刻蚀工艺参数和刻蚀时间，留下所述超薄记忆层。
8.根据权利要求2所述的一种制造磁性随机存储记忆单元的方法，其特征在于，所述氧化采用离子注入、离子束刻蚀、反应离子刻蚀、遥控等离子刻蚀之中的一种或者多种工艺。
9.根据权利要求2所述的一种制造磁性随机存储记忆单元的方法，其特征在于，步骤五中所述离子束刻蚀气体选用He、Ne、Ar、Kr或Xe的一种或者几种。
10.根据权利要求2所述的一种制造磁性随机存储记忆单元的方法，其特征在于，步骤六中所述电介质包括SiO2、SiN、SiON、SiC、SiCN、Al2O3或者MgO中的一种；并采用化学机械抛光磨平直到未被氧化的所述硬掩模膜层的顶部，以保证整个记忆体电路的导通。
CN201611191871.1A 2016-12-21 2016-12-21 一种制造超小型磁性随机存储记忆单元的方法 Pending CN108232000A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611191871.1A CN108232000A (zh) 2016-12-21 2016-12-21 一种制造超小型磁性随机存储记忆单元的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611191871.1A CN108232000A (zh) 2016-12-21 2016-12-21 一种制造超小型磁性随机存储记忆单元的方法

Publications (1)

Publication Number Publication Date
CN108232000A true CN108232000A (zh) 2018-06-29

Family

ID=62651833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611191871.1A Pending CN108232000A (zh) 2016-12-21 2016-12-21 一种制造超小型磁性随机存储记忆单元的方法

Country Status (1)

Country Link
CN (1) CN108232000A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020093681A1 (zh) * 2018-11-08 2020-05-14 江苏鲁汶仪器有限公司 一种半导体器件制作方法
CN111613719A (zh) * 2019-02-22 2020-09-01 上海磁宇信息科技有限公司 一种制作磁性随机存储器单元阵列的方法
CN111864058A (zh) * 2020-07-29 2020-10-30 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法
CN112531106A (zh) * 2019-09-18 2021-03-19 中电海康集团有限公司 磁性隧道结的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120244639A1 (en) * 2011-03-22 2012-09-27 Yuichi Ohsawa Method of manufacturing magnetic memory
US20140227801A1 (en) * 2013-02-08 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of Forming a Magnetic Tunnel Junction Device
WO2015153107A1 (en) * 2014-04-02 2015-10-08 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (mtj) etch
CN104995685A (zh) * 2013-01-11 2015-10-21 海德威科技公司 用以改善磁隧道结元件短路的不连续镁***层
WO2016126750A1 (en) * 2015-02-04 2016-08-11 Everspin Technologies, Inc. Magnetoresistive stack/structure and method of manufacturing same
CN107785485A (zh) * 2016-08-31 2018-03-09 中电海康集团有限公司 一种磁性隧道结的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120244639A1 (en) * 2011-03-22 2012-09-27 Yuichi Ohsawa Method of manufacturing magnetic memory
CN104995685A (zh) * 2013-01-11 2015-10-21 海德威科技公司 用以改善磁隧道结元件短路的不连续镁***层
US20140227801A1 (en) * 2013-02-08 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of Forming a Magnetic Tunnel Junction Device
WO2015153107A1 (en) * 2014-04-02 2015-10-08 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (mtj) etch
WO2016126750A1 (en) * 2015-02-04 2016-08-11 Everspin Technologies, Inc. Magnetoresistive stack/structure and method of manufacturing same
CN107785485A (zh) * 2016-08-31 2018-03-09 中电海康集团有限公司 一种磁性隧道结的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020093681A1 (zh) * 2018-11-08 2020-05-14 江苏鲁汶仪器有限公司 一种半导体器件制作方法
US11877519B2 (en) 2018-11-08 2024-01-16 Jiangsu Leuven Instruments Co. Ltd Semiconductor device manufacturing method
CN111613719A (zh) * 2019-02-22 2020-09-01 上海磁宇信息科技有限公司 一种制作磁性随机存储器单元阵列的方法
CN111613719B (zh) * 2019-02-22 2023-09-22 上海磁宇信息科技有限公司 一种制作磁性随机存储器单元阵列的方法
CN112531106A (zh) * 2019-09-18 2021-03-19 中电海康集团有限公司 磁性隧道结的制备方法
CN111864058A (zh) * 2020-07-29 2020-10-30 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法

Similar Documents

Publication Publication Date Title
US9362490B1 (en) Method of patterning MTJ cell without sidewall damage
CN108242502B (zh) 一种制备磁性隧道结的方法
CN108232009A (zh) 一种制作磁性随机存储器的方法
CN108232002B (zh) 一种制备磁性隧道结阵列的方法
US8772845B2 (en) Technique for smoothing an interface between layers of a semiconductor device
CN107623069B (zh) 一种刻蚀磁性隧道结及其底电极的方法
CN108232008B (zh) 一种磁性随机存储器底电极接触及其制备方法
CN108063184A (zh) 一种防止磁性随机存储器记忆层和参考层短路的制造方法
CN107658324A (zh) 一种磁性隧道结的对准和形成方法
CN109994602A (zh) 一种制备磁性随机存储器存储单元与逻辑单元的方法
CN108232000A (zh) 一种制造超小型磁性随机存储记忆单元的方法
US20230380293A1 (en) Semiconductor structure and method for forming the same
CN108075037B (zh) 一种制备磁性隧道结的方法
CN110061029A (zh) 一种磁性随机存储器记忆单元及其制造方法
CN108232010B (zh) 一种气体团簇离子束平坦化磁性隧道结底电极的方法
CN109713120A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109994600B (zh) 一种磁性随机存储器的制作方法
CN110098216A (zh) 一种制作作为磁性随机存储器顶电极的导电硬掩模的方法
CN110098321B (zh) 一种制备磁性随机存储器导电硬掩模的方法
CN111490151B (zh) 一种制作超小型磁性随机存储器阵列的方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
CN111613571B (zh) 一种制作磁性随机存储器单元阵列的方法
CN109935681B (zh) 一种制备磁性隧道结阵列的方法
CN108231821B (zh) 一种氧气气体团簇离子束制备磁性隧道结阵列的方法
CN108735893B (zh) 一种磁性随机存储器底电极接触及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180629