CN108231747A - 半导体器件及其制作方法、电子装置 - Google Patents
半导体器件及其制作方法、电子装置 Download PDFInfo
- Publication number
- CN108231747A CN108231747A CN201611192743.9A CN201611192743A CN108231747A CN 108231747 A CN108231747 A CN 108231747A CN 201611192743 A CN201611192743 A CN 201611192743A CN 108231747 A CN108231747 A CN 108231747A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- semiconductor devices
- dielectric
- production method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明提供一种半导体器件及其制作方法、电子装置,该制作方法包括:提供器件晶圆,在所述器件晶圆上形成隔离层,在所述隔离层上形成多层层叠结构,每层所述层叠结构包括一层金属层和一层覆盖该金属层的介质层,多层所述金属层形成至少一个电感线圈结构,在所述层叠结构与所述电感线圈结构中心区域对应的位置形成磁芯。该制作方法可以提高电感器件的感应系数和电感值,进而提高诸如RF器件等半导体器件的射频性能。该半导体器件及电子装置具体类似的优点。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
随着无线移动通信技术的迅猛发展,射频集成电路变得越来越重要,射频集成电路是一种工作在300MHz~300GHz频率范围内的集成电路。在射频集成电路中,电感器起着非常重要的作用,成为一种关键的电子元器件而广泛地应用在各种射频集成电路中,例如电压控振荡器、低噪声放大器以及混频器等都需要使用电感器,以满足低损耗、高集成的要求。
而在目前的半导体器件中集成的电感,其感应系数一般都较低,这是因为电感器件面积较小,圈数较少,并且内部薄膜的磁性能较低,这不利于满足射频等集成电路对电感器件越来越高的要求。目前的制作工艺中,为了获得更大的电感值,需要制作更多的环形线圈结构,这将占用非常多的芯片面积,不利于芯片的集成。
因此,需要提出一种半导体器件及其制作方法、电子装置,以至少部分地解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足,本发明提出一种半导体器件及其制作方法,其可以提高电感器件的感应系数和电感值,进而提高诸如RF器件等半导体器件的射频性能。
为了克服目前存在的问题,本发明一方面提供一种半导体器件的制作方法,其包括:提供器件晶圆,在所述器件晶圆上形成隔离层,在所述隔离层上形成多层层叠结构,每层所述层叠结构包括一层金属层和一层覆盖该金属层的介质层,多层所述金属层形成至少一个电感线圈结构,在所述层叠结构与所述电感线圈结构中心区域对应的位置形成磁芯。
进一步地,每层所述层叠结构通过下述步骤形成:在所述隔离层或下层介质层上形成第一阻挡层和/或第一种子层;在所述第一阻挡层和/或第一种子层上形成图形化的光刻胶层,所述图形化的光刻胶层用于定义每层所述金属层的图案;以所述图形化的光刻胶层为掩膜进行铜电镀工艺,以形成所述金属层;去除所述图形化的光刻胶层;去除位于所述金属层底部之外的所述第一阻挡层和/或第一种子层;形成覆盖所述金属层的介质层,并对所述介质层进行图形化,从而在所述介质层中形成用于与下方金属层连接的第一通孔,以及在所述介质层中与所述电感线圈结构中心区域对应的位置形成用于填充磁性材料的第二通孔。
进一步地,每层介质层中对应的第二通孔依次连通。
进一步地,所述介质层为聚酰亚胺。
进一步地,形成覆盖所述金属层的介质层,并对所述介质层进行图形化的步骤包括:在所述金属层上涂覆聚酰亚胺薄膜,通过曝光和显影对所述聚酰亚胺薄膜进行图形化,从而在所述聚酰亚胺薄膜中形成用于与下方金属层连接的第一通孔,以及在所述聚酰亚胺薄膜中与所述电感线圈结构中心区域对应的位置形成用于填充磁性材料的第二通孔;对所述聚酰亚胺薄膜进行烘烤,以使所述聚酰亚胺薄膜具有介电性质。
进一步地,在所述层叠结构与所述电感线圈结构中心区域对应的位置形成磁芯的步骤包括:在所述层叠结构的表面和所述第二通孔的底部形成第二阻挡层和/或第二种子层;在所述第二阻挡层和/或第二种子层上形成图形的光刻胶层,所述图形化的光刻胶层具有与所述第二通孔对应的开口;以所述图形化的光刻胶层为掩膜进行磁性材料的电镀工艺,以在所述第二通孔中填充磁性材料,形成磁芯。
进一步地,所述磁芯包括铁和镍。
进一步地,所述磁芯的含铁量为10%~80%。
进一步地,还包括:在所述层叠结构的表面形成用于封装的焊盘或凸块。
根据本发明的半导体器件的制作方法,通过多层层叠的金属层形成电感器件,增加了电感器件的线圈数量,并且在电感器件的中心区域通过添加磁性材料形成磁芯,从而进一步提高了电感系数,使得电感器件的电感能力大大提高。
本发明又一方面提供一种半导体器件,其包括:器件晶圆,在所述器件晶圆上形成有隔离层,在所述隔离层上形成有多层层叠结构,每层层叠结构包括一层金属层和一层覆盖该金属层的介质层,多层所述金属层形成至少一个电感线圈结构,在所述介质层中与每个所述电感线圈结构的中心区域对应的位置形成磁芯。
进一步地,所述介质层为聚酰亚胺。
进一步地,所述磁芯包括铁和镍。
进一步地,所述磁性材料的含铁量为10%~80%。
本发明提出的半导体器件,通过多层金属层层叠增加电感器件的线圈数量,并且通过在线圈中心区域形成磁芯来增加感应系数,从而大大提高了器件的电感能力,进而提高诸如RF器件等半导体器件的射频性能。
本发明再一方面提供一种电子装置,其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置,由于所包含的半导体器件电感能力大大提高,因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1示出了根据本发明的一实施方式的半导体器件的制作方法的示意性步骤流程图;
图2A~图2G示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的示意性剖面示意图;
图3示出了根据本发明一实施方式的半导体器件的示意性俯视图;
图4示出了根据本发明一实施方式的半导体器件的剖视图;
图5示出了根据本发明一实施方式的电子装置的结构示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
如前所述,目前半导体器件中集成的电感器件电感系数较低,制约器件发展,本发明基于此提出一种半导体器件的制作方法,用于制作电感器件,该制作方法包括:提供器件晶圆,在所述器件晶圆上形成隔离层,在所述隔离层上形成多层层叠结构,每层所述层叠结构包括一层金属层和一层覆盖该金属层的介质层,多层所述金属层形成至少一个电感线圈结构,在所述层叠结构与所述电感线圈结构中心区域对应的位置形成磁芯。
根据本发明的半导体器件的制作方法,通过多层层叠的金属层形成电感器件,增加了电感器件的线圈数量,并且在电感器件的中心区域通过添加磁性材料形成磁芯,从而进一步提高了电感系数,使得电感器件的电感能力大大提高。
为了彻底理解本发明,将在下列的描述中提出详细的结构及步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面将参图1、图2A~图2G以及图3对本发明一实施方式的半导体器件的制作方法做详细描述。
首先,执行步骤101,提供器件晶圆,所述包括器件晶圆包括半导体衬底200和器件层201,在所述器件晶圆上形成隔离层202,在所述隔离层上形成第一阻挡层和/或种子层203,在所述第一阻挡层和/或种子层203上形成图形的化的光刻胶层204,以所述图形的化的光刻胶层204为掩膜进行铜电镀工艺,以形成第一金属层205,所形成的结构如图2A所示。
半导体衬底200可以是以下所提到的材料中的至少一种:Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体,还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例,在本实施例中,半导体衬底200的构成材料选用单晶硅。器件层201可以形成有各种半导体器件和互连结构,例如可以包括诸如NMOS、PMOS晶体管组成的各种电路结构,互连层可以为各种互连结构,用于各半导体器件的电性连接。此外,在半导体衬底中还可以形成有隔离结构,所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。
隔离层202可以采用各种介电或介质材料,例如氧化物、氮化物等,其可以通过热氧化法、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等常用方法形成。
第一阻挡层和/或种子层203根据金属层的材料选用合适的材料。示例性地,在本实施例中,金属层采用铜,因此第一阻挡层和/或种子层203示例性地采用氮化钛阻挡层和铜种子层。当然在其它实施例中,也可以根据需要仅采用挡层或种子层。
图形的化的光刻胶层204通过本领域常用的光刻工艺形成,例如光刻胶层涂覆、曝光、显影等操作形成,图形的化的光刻胶层204用于定义第一金属层205的图案,也即定义电感线圈的形状或结构。示例性,如图3所示,第一金属层205可以采用如图3中300所示的线圈形状和结构。
第一金属层205为电感器件的第一层线圈,其通过图形的化的光刻胶层204为掩膜,通过铜电镀工艺形成,铜电镀工艺为本领域常用的成熟工艺,在此不做赘述。
接着,执行步骤102,去除图形的化的光刻胶层204,以及第一阻挡层和/或种子层203位于第一金属层205之外的部分,所形成的结构如图2B所示。
图形的化的光刻胶层204可以通过合适的光刻胶溶剂或灰化(Ash)等方法去除。
第一阻挡层和/或种子层203位于第一金属层205之外的部分可以通过湿法工艺去除,例如通过采用氢氟酸、硝酸、磷酸、醋酸、双氧水、水等一种或几种混合液进行的湿法工艺去除。
接着,执行步骤103,形成覆盖第一金属层205的第一介质层206,在所述第一介质层206中形成用于与第一金属层连接的第一通孔207,并且在所述第一介质层206与第一金属层205的中心区域对应的位置形成用于填充磁性材料的第二通孔208,所形成的结构如图2C所示。
第一介质层206可以采用各种介质材料,例如氧化物、氮化物、氮氧化物等。在本实施例中,为了更好地集成铜电镀工艺和磁性材料电镀工艺,第一介质层206采用聚酰亚胺(Polyimide)。第一介质层206示例性地通过下述步骤形成:
首先,在隔离层202和第一金属层205上涂覆聚酰亚胺材料,以覆盖第一金属层205和隔离层202的覆聚酰亚胺薄膜;然后,通过曝光、显影等操作在聚酰亚胺薄膜中形成用于与第一金属层连接的第一通孔207,以及在聚酰亚胺薄膜中与金属层205的中心区域对应的位置形成用于填充磁性材料的第二通孔208;最后执行烘烤工艺,使聚酰亚胺薄膜呈现介质层的性质,以可以用作介质层,使相邻的金属层彼此电隔离。
接着,执行步骤104,即重复步骤101~103,以形成多层层叠结构。
示例性地,在本实施例中重复步骤101~103,以形成第二金属层209和第二介质层210。其中第二金属层209的图案参考图3中线圈300所示,在第二介质层210中形成有用于与第二金属层连接的第一通孔211,并且在所述第二介质层210与第二金属层209的中心区域对应的位置形成用于填充磁性材料的第二通孔208。第一介质层206和第二介质层210中的第二通孔208彼此连通,共同构成用于填充磁性材料的第二通孔,所形成的结构如图2D所示。
可以理解的是,金属层和介质层的数量可以根据电感线圈的设计形成多层结构,例如2-4层,在本实施例中,仅示意性地给出2两层金属层和介质层,但其不构成对本发明的限定。
接着,执行步骤105,在所述第二通孔208中填充磁性材料,以形成磁芯215,所形成的结构如图2E所示。
首先,在第二介质层210表面和第二通孔208底部形成第二阻挡层/或种子层212,第二阻挡层/或种子层212示例性为铁/镍阻挡层/或种子层。
然后,在第二阻挡层/或种子层212上形成图形化的光刻胶层213,图形化的光刻胶213具有与第二通孔208对应的开口214。然后以图形化的光刻胶层213为掩膜通过电镀工艺填充磁性材料,以形成磁芯215。
其中,磁性材料例如铁和镍组成的磁性材料,其中铁含量例如为10%~80%,示例性地,例如铁含量为25%。
可以理解的是磁芯215的数量电感器件或线圈的数量设置,附图2A~图2G中仅示意性给出一个,如图3所示,当包括两个电感线圈300时,可以在每个电感线圈300结构的中心区域形成一个磁芯301。
接着,执行步骤106,去除图形化的光刻胶层213,以及第二阻挡层/或种子层212位于磁芯215底部之外的部分,所形成的结构如图2F所述。
图形化的光刻胶层213可以通过合适的光刻胶溶剂或灰化方法去除,第二阻挡层/或种子层212位于磁芯215底部之外的部分可以通过合适的湿法工艺去除,例如采用氢氟酸、硝酸、磷酸、醋酸、双氧水、水等一种或几种混合液进行的湿法工艺去除。
进一步,在此过程中,还同时去除位于第一通孔211中的光刻胶或阻挡层/种子层等。
最后,执行步骤107,在顶部介质层的第一通孔中形成用于封装的铜柱或凸块,所形成的结构如图2G所示。
示例性地,在本实施例中,在第二介质层210的第一通孔211中形成用于封装的铜柱216,铜柱216通过常用的光刻、电镀、湿法工艺形成,在此不再赘述。
示例性地,在本实施例中,铜柱216包括位于下方的铜柱部分,和位于铜柱至少的锡焊球部分。
至此,完成了根据本发明实施例的方法实施的工艺步骤,可以理解的是,本实施例半导体器件制作方法不仅包括上述步骤,在上述步骤之前、之中或之后还可包括其他需要的步骤。
可以理解的是,虽然在本实施的制作方法中,形成的多层金属层和介质层用于形成电感器件结构,但是在其它实施例中,除了形成电感器件结构之外,还可以形成与下方的互连层或器件层连接的互连线。
还可以理解的是,虽然在本实施例中采用聚酰亚胺作为介质层,但是在其它实施例中,也可根据需要采用其他介质层,例如氧化物、氮化物等。
本实施例提出的半导体器件的制作方法,通过集成光刻胶铜电镀工艺和铁等材料电镀工艺,并且采用聚酰亚胺作为介质层,来形成多层金属层和介质层的层叠结构,其中金属层呈电感线圈结构,在介质层中与电感线圈中心区域对应的位置形成通孔,并填充磁性材料形成磁芯,这样不仅增加了电感器件的线圈数量,而且由于在电感线圈的中心区域形成有磁芯,大大提高了电感器件的感应系数,使得器件的电感能力提高。
实施例二
本发明还提供一种半导体器件,如图4所示,该半导体器件包括:器件晶圆,所述器件晶圆包括半导体衬底400和器件层401,在所述器件晶圆上形成有隔离层402,在所述隔离层402上形成有多层层叠结构,每层层叠结构包括一层金属层403和一层覆盖该金属层的介质层404,多层所述金属层403形成至少一个电感线圈结构,在所述介质层404中与每个所述电感线圈结构的中心区域对应的位置形成磁芯405。
其中,半导体衬底400可以是以下所提到的材料中的至少一种:Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体,还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例,在本实施例中,半导体衬底400的构成材料选用单晶硅。在半导体衬底400上形成有器件层401,器件层401包括诸如NMOS、PMOS晶体管、电阻、电容组成的各种电路结构以及用于连接这些器件的互连结构,用于各种器件实现电性连接。此外,在半导体衬底中还可以形成有隔离结构,所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。
金属层403可以采用各种合适的金属材料,例如铜和铝,在本实施例中,示例性地,金属层403采用铜金属材料。
介质层404可以为各种合适的介质材料,例如氧化物、氮化物或有机物等。示例性地,在本实施例中,采用聚酰亚胺作为介质层404。
磁芯405可以采用各种磁性材料,例如铁和镍,示例性地磁芯405的含铁量为10%~80%,例如25%。
本实施例的半导体器件通过多层金属层层叠增加电感器件的线圈数量,并且通过在线圈中心区域形成磁芯来增加感应系数,从而大大提高了器件的电感能力。
实施例三
本发明的再一个实施例提供一种电子装置,包括半导体器件以及与所述半导体器件相连的电子组件。其中,该半导体器件包括:器件晶圆,在所述器件晶圆上形成有隔离层,在所述隔离层上形成有多层层叠结构,每层层叠结构包括一层金属层和一层覆盖该金属层的介质层,多层所述金属层形成至少一个电感线圈结构,在所述介质层中与每个所述电感线圈结构的中心区域对应的位置形成磁芯。
其中,器件晶圆包括半导体衬底和器件层。半导体衬底可以是以下所提到的材料中的至少一种:Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体,还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件,例如NMOS和/或PMOS等。同样,半导体衬底中还可以形成有导电构件,导电构件可以是晶体管的栅极、源极或漏极,也可以是与晶体管电连接的金属互连结构,等等。此外,在半导体衬底中还可以形成有隔离结构,所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例,在本实施例中,半导体衬底的构成材料选用单晶硅。
其中,该电子组件,可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可为任何包括该半导体器件的中间产品。
其中,图5示出手机的示例。手机500的外部设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。
本发明实施例的电子装置,由于所包含的半导体器件电感能力大大提高,因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种半导体器件的制作方法,其特征在于,包括:
提供器件晶圆,在所述器件晶圆上形成隔离层,在所述隔离层上形成多层层叠结构,每层所述层叠结构包括一层金属层和一层覆盖该金属层的介质层,多层所述金属层形成至少一个电感线圈结构,在所述层叠结构与所述电感线圈结构中心区域对应的位置形成磁芯。
2.根据权利要求1所述的制作方法,其特征在于,每层所述层叠结构通过下述步骤形成:
在所述隔离层或下层介质层上形成第一阻挡层和/或第一种子层;
在所述第一阻挡层和/或第一种子层上形成图形化的光刻胶层,所述图形化的光刻胶层用于定义每层所述金属层的图案;
以所述图形化的光刻胶层为掩膜进行铜电镀工艺,以形成所述金属层;
去除所述图形化的光刻胶层;
去除位于所述金属层底部之外的所述第一阻挡层和/或第一种子层;
形成覆盖所述金属层的介质层,并对所述介质层进行图形化,从而在所述介质层中形成用于与下方金属层连接的第一通孔,以及在所述介质层中与所述电感线圈结构中心区域对应的位置形成用于填充磁性材料的第二通孔。
3.根据权利要求2所述的制作方法,其特征在于,每层介质层中对应的第二通孔依次连通。
4.根据权利要求2所述的制作方法,其特征在于,所述介质层为聚酰亚胺。
5.根据权利要求4所述的制作方法,其特征在于,形成覆盖所述金属层的介质层,并对所述介质层进行图形化的步骤包括:
在所述金属层上涂覆聚酰亚胺薄膜,
通过曝光和显影对所述聚酰亚胺薄膜进行图形化,从而在所述聚酰亚胺薄膜中形成用于与下方金属层连接的第一通孔,以及在所述聚酰亚胺薄膜中与所述电感线圈结构中心区域对应的位置形成用于填充磁性材料的第二通孔;
对所述聚酰亚胺薄膜进行烘烤,以使所述聚酰亚胺薄膜具有介电性质。
6.根据权利要求2所述的制作方法,其特征在于,在所述层叠结构与所述电感线圈结构中心区域对应的位置形成磁芯的步骤包括:
在所述层叠结构的表面和所述第二通孔的底部形成第二阻挡层和/或第二种子层;
在所述第二阻挡层和/或第二种子层上形成图形的光刻胶层,所述图形化的光刻胶层具有与所述第二通孔对应的开口;
以所述图形化的光刻胶层为掩膜进行磁性材料的电镀工艺,以在所述第二通孔中填充磁性材料,形成磁芯。
7.根据权利要求1所述的制作方法,其特征在于,所述磁芯包括铁和镍。
8.根据权利要求7所述的制作方法,其特征在于,所述磁芯的含铁量为10%~80%。
9.根据权利要求1所述的制作方法,其特征在于,还包括:
在所述层叠结构的表面形成用于封装的焊盘或凸块。
10.一种半导体器件,其特征在于,包括:器件晶圆,在所述器件晶圆上形成有隔离层,在所述隔离层上形成有多层层叠结构,每层层叠结构包括一层金属层和一层覆盖该金属层的介质层,多层所述金属层形成至少一个电感线圈结构,在所述介质层中与每个所述电感线圈结构的中心区域对应的位置形成磁芯。
11.根据权利要求10所述的半导体器件,其特征在于,所述介质层为聚酰亚胺。
12.根据权利要求10所述的半导体器件,其特征在于,所述磁芯包括铁和镍。
13.根据权利要求12所述的半导体器件,其特征在于,所述磁性材料的含铁量为10%~80%。
14.一种电子装置,其特征在于,包括如权利要求10-13中的任意一项所述的半导体器件以及与所述半导体器件相连接的及电子组件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611192743.9A CN108231747A (zh) | 2016-12-21 | 2016-12-21 | 半导体器件及其制作方法、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611192743.9A CN108231747A (zh) | 2016-12-21 | 2016-12-21 | 半导体器件及其制作方法、电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108231747A true CN108231747A (zh) | 2018-06-29 |
Family
ID=62655797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611192743.9A Pending CN108231747A (zh) | 2016-12-21 | 2016-12-21 | 半导体器件及其制作方法、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108231747A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113539650A (zh) * | 2020-04-17 | 2021-10-22 | 深南电路股份有限公司 | 印刷线路板内加工电感器件的方法及印刷线路板 |
CN113690214A (zh) * | 2020-05-19 | 2021-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
CN113963935A (zh) * | 2021-09-30 | 2022-01-21 | 厦门云天半导体科技有限公司 | 一种电感结构及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170669A (ja) * | 2008-01-16 | 2009-07-30 | Fujitsu Microelectronics Ltd | 配線基板及び半導体装置 |
CN101523526A (zh) * | 2006-08-01 | 2009-09-02 | 日本电气株式会社 | 电感器元件、电感器元件制造方法以及具有在其上安装的电感器元件的半导体器件 |
CN101752226A (zh) * | 2008-12-09 | 2010-06-23 | 上海华虹Nec电子有限公司 | 集成电路中的电感及制作方法 |
CN103974896A (zh) * | 2011-10-20 | 2014-08-06 | 高通Mems科技公司 | 用于垂直集成的堆叠式通孔 |
CN105655316A (zh) * | 2014-11-27 | 2016-06-08 | 珠海越亚封装基板技术股份有限公司 | 具有与电容器串联的至少一个通孔的芯片用聚合物框架 |
-
2016
- 2016-12-21 CN CN201611192743.9A patent/CN108231747A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101523526A (zh) * | 2006-08-01 | 2009-09-02 | 日本电气株式会社 | 电感器元件、电感器元件制造方法以及具有在其上安装的电感器元件的半导体器件 |
JP2009170669A (ja) * | 2008-01-16 | 2009-07-30 | Fujitsu Microelectronics Ltd | 配線基板及び半導体装置 |
CN101752226A (zh) * | 2008-12-09 | 2010-06-23 | 上海华虹Nec电子有限公司 | 集成电路中的电感及制作方法 |
CN103974896A (zh) * | 2011-10-20 | 2014-08-06 | 高通Mems科技公司 | 用于垂直集成的堆叠式通孔 |
CN105655316A (zh) * | 2014-11-27 | 2016-06-08 | 珠海越亚封装基板技术股份有限公司 | 具有与电容器串联的至少一个通孔的芯片用聚合物框架 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113539650A (zh) * | 2020-04-17 | 2021-10-22 | 深南电路股份有限公司 | 印刷线路板内加工电感器件的方法及印刷线路板 |
CN113539650B (zh) * | 2020-04-17 | 2024-01-05 | 深南电路股份有限公司 | 印刷线路板内加工电感器件的方法及印刷线路板 |
CN113690214A (zh) * | 2020-05-19 | 2021-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
CN113963935A (zh) * | 2021-09-30 | 2022-01-21 | 厦门云天半导体科技有限公司 | 一种电感结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7107666B2 (en) | Method of manufacturing an ultra-miniature magnetic device | |
US9190201B2 (en) | Magnetic film enhanced inductor | |
US8344478B2 (en) | Inductors having inductor axis parallel to substrate surface | |
US7202152B2 (en) | Semiconductor device with inductive component and method of making | |
Ebefors et al. | The development and evaluation of RF TSV for 3D IPD applications | |
US20050190035A1 (en) | Compact inductor with stacked via magnetic cores for integrated circuits | |
US10796989B2 (en) | 3D interconnect multi-die inductors with through-substrate via cores | |
US7078784B2 (en) | Semiconductor device with inductive component and method of making | |
US9735102B2 (en) | High voltage device | |
US9184113B1 (en) | Methods of forming coaxial feedthroughs for 3D integrated circuits | |
CN108231747A (zh) | 半导体器件及其制作方法、电子装置 | |
US9613897B2 (en) | Integrated circuits including magnetic core inductors and methods for fabricating the same | |
US6853079B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
US6864581B1 (en) | Etched metal trace with reduced RF impendance resulting from the skin effect | |
CN107316855A (zh) | 一种半导体器件及其制造方法和电子装置 | |
JPH1154705A (ja) | 半導体集積回路装置及びその製造方法 | |
US6740956B1 (en) | Metal trace with reduced RF impedance resulting from the skin effect | |
KR100596779B1 (ko) | 반도체 인덕터와 그의 제조 방법 | |
US20060125046A1 (en) | Integrated inductor and method of fabricating the same | |
TW493187B (en) | Spiral inductor containing erect capacitor structures inside | |
KR100575872B1 (ko) | 반도체 인덕터의 제조 방법 | |
JPH11135721A (ja) | インダクタ、インダクタの製造方法および半導体集積回路装置 | |
JP2003051546A (ja) | 半導体装置及び半導体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180629 |