CN108226741B - 一种dma自测试电路 - Google Patents

一种dma自测试电路 Download PDF

Info

Publication number
CN108226741B
CN108226741B CN201611153107.5A CN201611153107A CN108226741B CN 108226741 B CN108226741 B CN 108226741B CN 201611153107 A CN201611153107 A CN 201611153107A CN 108226741 B CN108226741 B CN 108226741B
Authority
CN
China
Prior art keywords
dma
host
test
self
information exchange
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611153107.5A
Other languages
English (en)
Other versions
CN108226741A (zh
Inventor
张荣华
田泽
郭亮
刘浩
张亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201611153107.5A priority Critical patent/CN108226741B/zh
Publication of CN108226741A publication Critical patent/CN108226741A/zh
Application granted granted Critical
Publication of CN108226741B publication Critical patent/CN108226741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供了一种对FC‑AE‑ASM协议处理芯片主机接口功能以及FC协议处理功能进行隔离测试的DMA自测试电路。DMA自测试电路包括自测试寄存器控制、主机DMA接口读写测试以及发送接收DMA测试以及信息交互区。其中主机DMA接口读写测试电路与主机DMA接口连接，发送接收DMA测试与发送接口通道电路连接。本发明可以对FC‑AE‑ASM芯片FC帧的收发功能以及主机接口DMA功能进行相对独立的隔离测试。

Description

一种DMA自测试电路
技术领域
本发明涉及一种检测电路，特别涉及一种DMA自测试电路。
背景技术
自测试电路大量的运用于芯片设计中，通过自测试电路功能可以在不需要芯片***电路的情况下，完成对芯片一些基本功能的测试。通过自测试可以判断芯片基本功能的是否正常。对于一些功能复杂的芯片如果出现自测试失败，通常不能对芯片故障定位。
发明内容
本发明的目的：提供一种能够实现故障定位的DMA自测试电路。
本发明的技术方案：一种DMA自测试电路，所述的测试电路检测DMA通道功能，其特征为：自测试电路通过试发送数据的方式验证每条DMA通道功能是否正常。
优选地，所述的自测试电路包括信息交换区和主机读BIST控制模块，主机读BIST控制模块向PCIe发送DMA接口发起DMA读请求，待主机接口响应后，信息交换区接收来自主机接口的数据并存储，主机根据信息交换区是否存储有DMA测试数据判断该DMA通道功能是否正常。
优选地，所述的自测试电路包括信息交换区和主机写BIST控制模块，主机写BIST控制模块向PCIe接收DMA接口发起DMA写请求，待主机接口响应后，主机主存接收来自信息交换区的测试数据，主机根据相应主存地址空间中是否存有DMA测试数据判断该DMA通道功能是否正常。
优选地，所述的自测试电路包括信息交换区和发送BIST控制模块，发送BIST控制模块将信息交换区中的测试数据通过FC发送通道发送，通过FC分析仪记录测试数据，根据FC分析仪是否接收到测试数据判断该DMA通道功能是否正常。
优选地，所述的自测试电路包括信息交换区和接收BIST控制模块，接收BIST控制模块将FC接收通道的数据存储到信息交换区，根据信息交换区是否接收到测试数据判断该DMA通道功能是否正常。
优选地，所述的信息交换区分为两个地址空间，从主机获取的数据与发送至FC通道的数据共用同一地址空间；从FC通道获取的数据与发送至主机的数据共用同一地址空间。
本发明的有益效果：根据配置的模式自测试电路向每条DMA通道试发送数据以验证该通道功能是否正常。该技术方案可以完成主机读写测试以及发送接收测试隔离测试，一旦芯片出现故障同时不好定位故障时可以通过这几种测试模式来定位故障到底出现在发送通道、接收通道或者主机接口中。
附图说明
图1为DMA自测试电路结构。
具体实施方式
请参阅图1，处理器通过寄存器接口配置BIST寄存器控制模块中的模式寄存器，可以配置为正常模式、发送BIST(自测试)模式、接收BIST模式、主机读BIST模式以及主机写BIST模式，同时可以配置测试长度(小于4K)寄存器以及测试地址寄存器以及自测试使能寄存器，其中测试长度寄存器用于除过接收BIST模式的其他所有BIST模式，测试地址寄存器指的是主存中的地址，用于主机读写BIST模式，自测试使能信号为脉冲信号，用于除过接收BIST模式的其他所有BIST模式。
正常模式下，自测试电路不工作。主机(PCIe)发送DMA接口直接和发送DMA通道相连接，主机(PCIe)接收DMA接口直接和接收DMA通道相连接。
主机读BIST模式：处理配置测试模式为主机读BIST模式、配置地址寄存器、以及长度寄存器，同时主机在相应的地址空间准备相应长度的测试数据，配置测试使能寄存器。测试电路开始工作，根据配置的信息向PCIe发送DMA接口发起DMA请求，等待主机接口响应，同时接收来自主机接口的数据依次从信息交互区的0地址开始写直到本次DMA传输完成。此模式可以完成对主机接口发送DMA通道功能的测试。
主机写BIST模式：处理配置测试模式为主机写BIST模式、配置地址寄存器、以及长度寄存器，同时处理器在信息交互区的高4K地址空间准备测试数据，配置测试使能寄存器。测试电路开始工作，测试电路根据配置的信息向PCIe接收DMA接口发起DMA接收请求，等待主机接口响应，检测到主机接口的DMA读使能信号时，控制该信号从信息交互区高4K地址开始依次读取数据送给PCIeDMA接收接口。此模式可以完成对主机接口接收DMA通道功能测试。
发送BIST模式：首先处理器将需要的测试的从信息交互区的0地址开始数据依次写到信息交互区，根据测试的长度配置测试长度寄存器，配置测试模式为发送BIST模式，同时配置测试使能寄存器，发送BIST电路开始工作。发送DMA通道电路接收到发送BIST发送属性，开始根据发起DMA请求，其中请求长度为配置的自测试长度，测试电路接收到来自发送DMA通道的DMA请求，同时根据请求长度信息，从信息交互区的0地址开始依次读取请求长度的数据送给发送DMA通道同时驱动对应的数据使能信号。发送DMA通道将接到的数据通过FC-ASM模块发送出去。此模式可以完成发送通道功能的测试。
接收BIST模式：处理配置测试模式为接收BIST模式，接收来之接收DMA通道的DMA请求，根据请求的长度信息驱动读使能信号，测试电路将读取的数据一次存放到信息交互区的高4K地址空间，传输完成后驱动接收一帧的标志信号送给BIST寄存器控制模块。此模式可以完成接收通道功能的测试。

Claims (3)

1.一种DMA自测试电路，所述的测试电路检测DMA通道功能，其特征为：自测试电路通过试发送数据的方式验证每条DMA通道功能是否正常；
所述的自测试电路包括信息交换区和主机读BIST控制模块，主机读BIST控制模块向PCIe发送DMA接口发起DMA读请求，待主机接口响应后，信息交换区接收来自主机接口的数据并存储，主机根据信息交换区是否存储有DMA测试数据判断该DMA通道功能是否正常；
所述的自测试电路包括信息交换区和主机写BIST控制模块，主机写BIST控制模块向PCIe接收DMA接口发起DMA写请求，待主机接口响应后，主机主存接收来自信息交换区的测试数据，主机根据相应主存地址空间中是否存有DMA测试数据判断该DMA通道功能是否正常。
2.根据权利要求1所述的一种DMA自测试电路，其特征为：所述的自测试电路包括信息交换区和发送BIST控制模块，发送BIST控制模块将信息交换区中的测试数据通过FC发送通道发送，通过FC分析仪记录测试数据，根据FC分析仪是否接收到测试数据判断该DMA通道功能是否正常；
所述的自测试电路包括信息交换区和接收BIST控制模块，接收BIST控制模块将FC接收通道的数据存储到信息交换区，根据信息交换区是否接收到测试数据判断该DMA通道功能是否正常。
3.根据权利要求2所述DMA自测试电路，其特征为：所述的信息交换区分为两个地址空间，从主机获取的数据与发送至FC通道的数据共用同一地址空间；从FC通道获取的数据与发送至主机的数据共用同一地址空间。
CN201611153107.5A 2016-12-14 2016-12-14 一种dma自测试电路 Active CN108226741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611153107.5A CN108226741B (zh) 2016-12-14 2016-12-14 一种dma自测试电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611153107.5A CN108226741B (zh) 2016-12-14 2016-12-14 一种dma自测试电路

Publications (2)

Publication Number Publication Date
CN108226741A CN108226741A (zh) 2018-06-29
CN108226741B true CN108226741B (zh) 2020-06-09

Family

ID=62638464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611153107.5A Active CN108226741B (zh) 2016-12-14 2016-12-14 一种dma自测试电路

Country Status (1)

Country Link
CN (1) CN108226741B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112162890B (zh) * 2020-09-24 2021-09-21 深圳市航顺芯片技术研发有限公司 一种mcu的dma压力测试方法、设备及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465332A (en) * 1992-09-21 1995-11-07 International Business Machines Corporation Selectable 8/16 bit DMA channels for "ISA" bus
US5668815A (en) * 1996-08-14 1997-09-16 Advanced Micro Devices, Inc. Method for testing integrated memory using an integrated DMA controller
CN100342359C (zh) * 2004-12-24 2007-10-10 华为技术有限公司 采用直接存储器访问方式进行数据交换的方法
US20090248910A1 (en) * 2008-04-01 2009-10-01 Apple Inc. Central dma with arbitrary processing functions
CN201465098U (zh) * 2009-07-14 2010-05-12 浪潮电子信息产业股份有限公司 一种多通道交叉的dma
CN101996265B (zh) * 2009-08-25 2012-11-21 安凯(广州)微电子技术有限公司 一种存储器控制器验证***及方法
CN102567168A (zh) * 2010-12-27 2012-07-11 北京国睿中数科技股份有限公司 一种针对phy高速接口电路的bist自动测试电路及测试方法
CN102928009A (zh) * 2012-09-05 2013-02-13 成都华太航空科技有限公司 Dma-37a测距机***测试台
CN103198001B (zh) * 2013-04-25 2017-02-01 加弘科技咨询(上海)有限公司 能够自测pcie接口的存储***及测试方法

Also Published As

Publication number Publication date
CN108226741A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
US8140900B2 (en) Establishing a connection between a testing and/or debugging interface and a connector
CN104516843B (zh) 基于fpga的非安装型存储器测试装置
CN103915119B (zh) 数据储存装置以及快闪存储器控制方法
CN110865909B (zh) 一种基于fpga的emmc接口测试设备与方法
US9411700B2 (en) Storage tester capable of individual control for a plurality of storage
US9196321B2 (en) On-die termination apparatuses and methods
JP2013531329A (ja) コンピュータメモリデバイス及びシリアルｉｏポートのマルチサイト検査
US11828787B2 (en) Eye diagram capture test during production
US20190114242A1 (en) Usb-testing method and testing fixture board for usb device
US20200034321A1 (en) Host device and removable system
CN110737552B (zh) 一种基于fpga的sfc接口测试设备与方法
CN110780189B (zh) 一种基于fpga的sdio接口测试设备与方法
US20140164845A1 (en) Host computer and method for testing sas expanders
CN108226741B (zh) 一种dma自测试电路
US9350831B2 (en) System and method for enabling a dual-wire protocol
US20130231888A1 (en) Test apparatus and test module
US20140225633A1 (en) Fixture, system and method for performing functional test
US20140325285A1 (en) Serial attached scsi expander and method for debugging faults thereof
CN106030544B (zh) 计算机设备内存的检测方法和计算机设备
US10283214B2 (en) Semiconductor device and semiconductor integrated system
US9362005B2 (en) Semiconductor device for parallel bit test and test method thereof
TW201504650A (zh) Sas擴展卡、實現sas擴展卡的檢修控制系統及方法
WO2016184170A1 (zh) Smi接口器件的调试装置及方法、存储介质
CN103176926A (zh) 调试屏障事务
CN215642683U (zh) I2c总线数据传输监测装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221010

Address after: Room S303, Innovation Building, No. 25, Gaoxin 1st Road, Xi'an, Shaanxi 710075

Patentee after: XI'AN XIANGTENG MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: No.15, Jinye 2nd Road, Xi'an, Shaanxi 710000

Patentee before: AVIC XI''AN AERONAUTICS COMPUTING TECHNIQUE RESEARCH INSTITUTE