CN108207083A - 线路板的制作方法及其结构 - Google Patents
线路板的制作方法及其结构 Download PDFInfo
- Publication number
- CN108207083A CN108207083A CN201611176648.XA CN201611176648A CN108207083A CN 108207083 A CN108207083 A CN 108207083A CN 201611176648 A CN201611176648 A CN 201611176648A CN 108207083 A CN108207083 A CN 108207083A
- Authority
- CN
- China
- Prior art keywords
- layer
- line layer
- patterned line
- patterned
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0531—Decalcomania, i.e. transfer of a pattern detached from its carrier before affixing the pattern to the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明提供一种线路板的制作方法及其结构。本发明线路板的制作方法包括形成第一图案化线路层于线路基板的表面上,并且第一图案化线路层暴露出部分线路基板的表面。形成图案化线路层于第一图案化线路层所暴露出的部分线路基板的表面上。转印第二图案化线路层于对应的图案化黏着层上。本发明能以线路转印的方式制作出具有厚金属细线路层的线路板结构,以及具有不同线宽的图案化厚金属细线路层配置于线路基板上。
Description
技术领域
本发明涉及一种线路板的制作方法及其结构,且特别是涉及一种厚金属细线路结构的线路板的制作方法及其结构。
背景技术
在印刷线路板的制程中,为了制作线路板的细线图案,改良式半加成制程(modified semi-additive process,MSAP)常被用来在线路基板上制作线宽为40微米(μm)以下的线路层。然而,前述的制程需要高额的设备及材料的投资使得印刷线路板的制作过程所需的材料及制作成本大幅地增加。除此之外,厚金属线路层,例如厚铜层,难以藉由上述的改良式半加成制程的方式来制作完成,使得厚金属线路层的应用在细线路结构的制作上受到限制。
发明内容
本发明提供一种线路板的制造方法,其以线路转印的方式制作出具有厚金属细线路层的线路板结构。
本发明提供一种线路板结构,其具有不同线宽的图案化厚金属细线路层配置于线路基板上。
本发明的线路板的制作方法包括形成第一图案化线路层于线路基板的表面上,并且第一图案化线路层暴露出部分线路基板的表面。形成图案化线路层于第一图案化线路层所暴露出的部分线路基板的表面。转印第二图案化线路层于对应的图案化黏着层上。
本发明的线路板结构包括线路基板、第一图案化线路层、图案化黏着层以及第二图案化线路层。第一图案化线路层配置于线路基板的表面上,并且暴露出部分线路基板的表面。图案化黏着层配置于第一图案化线路层所暴露出的部分线路基板的表面上。第二图案化线路层对应配置于图案化黏着层上。此外,第二图案化线路层的线宽小于第一图案化线路层的线宽。
在本发明的一实施例中,上述的线路板的制作方法还包括在转印第二图案化线路层于对应的图案化黏着层之前,形成第二图案化线路层于一离型层上。
在本发明的一实施例中,上述的线路基板具有第一对位点,而离型层具第二对位图案,并且在转印第二图案化线路层于对应的黏着层上之前,先将第一对位图案与第二对位图案进行对位。
在本发明的一实施例中,上述的线路板的制作方法还包括形成介电层于线路基板上。介电层覆盖于第一图案化线路层及第二图案化线路层上,并填充于第一图案化线路层及第二图案化线路层之间。
在本发明的一实施例中,上述的形成图案化黏着层的方法包括网板印刷或喷印。
在本发明的一实施例中,上述的第一图案化线路层的表面与第二图案化线路层的表面相互齐平。
在本发明的一实施例中,上述的第二图案化线路层的线宽小于第一图案化线路层的线宽。
在本发明的一实施例中,上述的第一图案化线路层的线宽大于或等于第一图案化线路层的线路之间的线距。
基于上述,在本发明的多个实施例的线路板的制作方法中,第一图案化线路层可形成于线路基板上。接着,图案化黏着层可形成于第一图案化线路层所暴露出的部分线路基板的表面上。然后,第二图案化线路层可藉由转印的方式对应地形成于图案化黏着层上。因此,在本发明的多个实施例中,第一图案化线路层及第二图案化线路层可分别以不同的制程方式形成于线路基板上。特别是,第二图案化线路层是以转印的方式形成于线路基板上,使得第二图案化线路层可具有较第一图案化线路层微小的线宽,并缩小第一图案化线路层与第二图案化线路层之间的线距。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所示附图作详细说明如下。
附图说明
图1是依照本发明的一实施例的线路板的结构示意图;
图2是依照本发明的另一实施例的线路板的结构示意图;
图3A至图3I是图1及图2的线路板的制作方法的流程示意图。
附图标记说明:
10:黏着剂
50:网板
60:离型层
62:第二对位图案
50a:网格开口
100:线路板
110:线路基板
110a:上表面
110b:下表面
112:第一对位标记
120:第一图案化线路层
130:图案化黏着层
140:第二图案化线路层
150:介电层
160:第三图案化线路层
170:导电通孔
d1、d3:线宽
d2、d4:线距
具体实施方式
图1是依照本发明的一实施例的线路板结构的示意图。在本实施例中,线路板100包括线路基板110、第一图案化线路层120、图案化黏着层130以及第二图案化线路层140。如图1所示,在本实施例中,第一图案化线路层120可同时形成于线路基板110的上表面110a以及下表面110b上。此外,图案化黏着层130配置于第一图案化线路层120所暴露出的部分线路基板110上。例如,图案化黏着层130可配置于第一图案化线路层120的线路之间的间隙。再者,第二图案化线路层140对应地配置于图案化黏着层130上。
如图1所示,第一图案化线路层120的线路之间的线距d2大于或等于第一图案化线路层120的线宽d1。举例而言,第一图案化线路层120的线路之间的线距d2相对于第一图案化线路层120的线宽d1的比值是落在1至5的范围内。在本实施例中,第二图案化线路层140的线路两侧分别与第一图案化线路层120之间的线距d4与第二图案化线路层140的线宽d3的和等于第一图案化线路层120本身的线路之间的线距d2。在本实施例中,第二图案化线路层140的线宽d3相对于第一图案化线路层120的线宽d1的比值例如是落在0.8至1.2的范围内。此外,第一图案化线路层120与第二图案化线路层140之间的线距d4小于第二图案化线路层140的线宽d3。
举例而言,第一图案化线路层120的线宽d1可小于30微米。再者,第一图案化线路层120与第二图案化线路层140之间的线距d4可小于或等于10微米。
除此之外,在本实施例中,第一图案化线路层120的厚度相对于第二图案化线路层140的厚度的比值例如是落在0.8至1.2的范围内。在一般的实施方式中,图1中的黏着层130的厚度相对于第二图案化线路层140的厚度而言极薄,因此,第二图案化线路层140的厚度可约略等于第一图案化线路层120的厚度。在本实施例中,第一图案化线路层120的厚度例如是大于50微米。
因此,在本实施例中,线路基板110上一方面可形成具有较厚的线路厚度的第一图案化线路层120及第二图案化线路层140,且另一方面,第二图案化线路层140可相较第一图案化线路层具有更窄的线宽d3。此外,相较以单一图案化制程所形成的线路层而言,第一图案化线路层120与第二图案化线路层140之间可具有较窄的线距d4(例如是小于10微米)。
请再参考图1,在本实施例中,线路基板110还具有第一对位标记112,以在经由例如是网板印刷的方式形成图案化黏着层130时,进行网板与线路基板110之间的对位,以增进网板印刷制成的对位精确度。此外,在本实施例中,图案化黏着层130也可以喷墨的方式形成。
图2是依照本发明的另一实施例的线路板结构的示意图。本实施例的与图1的时实施例的差异仅在于线路基板110上的第一图案化线路层120与第二图案化线路层140上方可进一步形成介电层150。介电层150覆盖第一图案化线路层120及第二图案化线路层140,并且充填于其之间。此外,第三图案化线路层160可对应第一图案介电层120形成于介电层150上。再者,导电通孔170可形成于介电层150中并且贯穿介电层150,以电性连接配置于介电层150表面上的第三图案化线路层160以及覆盖于介电层150下方的第一图案化线路层120。在本实施例中,介电层150、贯穿其中的导电通孔170以及第三图案化线路层160可重复地叠置形成于第一图案化线路层120与第二图案化线路层140上方,以形成具有多层叠层结构的线路板100。
图3A至图3I是图1及图2的线路板的制作方法的流程示意图。在本实施例中,形成线路板100的方法包括下述的步骤。如图3A所示,分别形成第一图案化线路层120于线路基板110的上表面110a及下表面110b,其中第一图案化线路层120的线路之间的线距d2相对于线路的线宽d1的比值是落在1至5的范围内。一般而言,线距d2与线宽d1的比值大小可为3。接着,请参考图3B,于第一图案化线路层120所暴露出的线路基板110的部分表面上,也就是如图所示的第一图案化线路层120的线路之间的间隙,以例如是网板印刷或是喷墨的方式形成图案化黏着层130。
详细而言,如图3B所示,在本实施例中,黏着剂10可透过网板50网印于第一图案化线路层120的线路之间。黏着剂10可沿图中箭头方向涂布,并且透过网板50的网格开口50a注入第一图案化线路层120的线路之间的部分上表面110a,以于线路基板110的上表面110a形成图案化黏着层130。因此,图案化黏着层130可暴露于第一图案化线路层120的线路之间的间隙中。此外,线路基板110的下表面110b上可重复与上述相同的网印制程步骤,以在线路基板110的下表面110b上也形成图案化黏着层130。
请参考图3C,当图案化黏着层130形成之后,网板50可被移除,以继续进行后续的制程步骤。接着,请参考图3D,第二图案化线路层140可先经由像是雷射图案化的制程方式形成于离型层60上。此外,如图3D所示,离型层60具有第二对位图案62,以供离型层60与线路基板110进行对位。
然后,如图3E所示,将离型层60上的第二图案化线路层140沿箭头方向转印至线路基板110的上表面110a上,并于线路基板110的下表面110b上重复相同步骤。详细而言,在进行上述的转印制程之前,离型层60可先以例如是影像对位的方式,将第二对位图案62与线路基板110上的第一对位图案112以进行对位。接着,离型层60上的第二图案化线路层140可对应地配置于图案化黏着层130上,使得第二图案化线路层140经由图案化黏着层130贴附在暴露于第一图案化线路层120的线路之间的部分线路基板110的表面上。
接着,如图3F所示,离型层60可藉由加热或是紫外光照射的方式来移除。在本实施例中,由于图案化黏着层130的黏着剂10对于第二图案化线路层140的黏着力量大于离型层60与第二图案化线路层140之间的接着力,因此,离型层60经加热或紫外光照射后,可轻易地自第二图案化线路层140的表面移除,并且不会造成第二图案化线路层140于线路基板110的表面上产生剥离的现象。
如图3G所示,当离型层60移除后,即完成线路基板110的上表面110a及下表面110b上的第一图案化线路层120及第二图案化线路层140的制作。
在本实施例中,经由上述的制程方式可于线路基板110上形成具有不同线宽的第一图案化线路层120及第二图案化线路层140,并且第一图案化线路层120及第二图案化线路层140例如是由铜等金属材料所组成。详细而言,如图1及图3G所示,第二图案化线路层140的线宽d3相对于第一图案化线路层120的线宽d1的比值例如是落在0.8至1.2的范围内,并且第一图案化线路层120的厚度相对于第二图案化线路层140的厚度的比值例如是落在0.8至1.2的范围内。此外,第一图案化线路层120的线宽例如是小于30微米,而第一图案化线路层120与第二图案化线路层140之间的间隙例如是小于20微米。换言之,相较于以单一图案化制程步骤形成的线路层,藉由本实施例的制程方式可制作具有较窄的线宽及线距但仍保有较厚的线厚(例如是大于50微米)的金属线路层,其克服一般改良式半加成制程不利于制作厚金属细线路层的缺点。
请参考图3H,制作完成的第一图案化线路层120及第二图化线路层140上方可进一步形成介电层150。介电层150覆盖第一图案化线路层120与第二图案化线路层140并且充填于其之间的间隙。在本实施例中,介电层150的组成材料例如是但不限制于感光成像介电(photo imagable dielectric,PID)树脂。
接着,如图3I所示,在本实施例中,介电层150可以机械钻孔或雷射钻孔的方式对应第一图案化线路层120形成多个贯孔,并经由于贯孔中进行金属层电镀以及蚀刻等制程形成导电通孔170。此外,第三图案化线路层160可对应第一图案化线路层120及导电通孔170形成于介电层150上。第一图案化线路层120经由导电通孔170与第三图案化线路层160电性连接。在本实施例中,上述的介电层150、导电通孔170以及第三图案化导电层160的制程方式可重复地施加于第一图案化线路层120及第二图案化线路层140上方,以形成具有重复叠层结构的线路板100。
综上所述,本发明的多个实施例的线路板的制作方法中,第一图案化线路层与第二图案化线路层分别以不同的制程方式形成于线路基板上。第二图案化线路层可以转印的方式形成在具有已制作完成的第一图案化线路层的线路基板上。由于第二图案化线路层是以转印的方式形成于线路基板上,因此,相较于以单一图案化制程步骤形成图案化线路层的方式,第一及第二图案化线路层之间可具有较小的线距。此外,本发明的多个实施例的线路板制程方法使得第一图案化线路层及第二图案化线路层线路厚度可不受限于其之间线距大小,而使得线路板的线路结构在线距缩小的同时,仍可保有较厚的线路厚度。因此,本发明的多个实施例的线路板制程方法可应用在具有厚金属细线路结构的线路板的制作上。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种线路板的制作方法,其特征在于,包括:
形成第一图案化线路层于线路基板的表面上,并且所述第一图案化线路层暴露出部分所述线路基板的表面;
形成图案化黏着层于所述第一图案化线路层所暴露出的部分所述线路基板的表面;以及
转印第二图案化线路层于对应的所述图案化黏着层上。
2.根据权利要求1所述的线路板的制作方法,其特征在于,还包括在转印所述第二图案化线路层于对应的所述图案化黏着层上之前,形成所述第二图案化线路层于离型层上。
3.根据权利要求2所述的线路板的制作方法,其特征在于,所述线路基板具有多个第一对位图案,而所述离型层具有多个第二对位图案,并且在转印所述第二图案化线路层于对应的所述黏着层上之前,先将所述多个第一对位图案与所述多个第二对位图案进行对位。
4.根据权利要求1所述的线路板的制作方法,其特征在于,还包括形成介电层于所述线路基板上,其中所述介电层覆盖于所述第一图案化线路层及所述第二图案化线路层上,并且填充于所述第一图案化线路层及所述第二化线路层之间。
5.根据权利要求1所述的线路板的制作方法,其特征在于,形成所述图案化黏着层的方法包括网板印刷或喷墨。
6.根据权利要求1所述的线路板的制作方法,其特征在于,所述第一图案化线路层的厚度相对于所述第二图案化线路层的厚度的比值是落在0.8至1.2的范围内。
7.根据权利要求1所述的线路板的制作方法,其特征在于,所述第二图案化线路层的线宽相对于所述第一图案化线路层的线宽的比值是落在0.8至1.2的范围内。
8.一种线路板结构,其特征在于,包括:
线路基板;
第一图案化线路层,配置于所述线路基板的表面上,并且暴露出部分所述线路基板的表面;
图案化黏着层,配置于所述第一图案化线路层所暴露出的部分所述线路基板的表面上;以及
第二图案化线路层,对应配置于所述图案化黏着层上,其中所述第二图案化线路层的线宽相对于所述第一图案化线路层的线宽的比值是落在0.8至1.2的范围内。
9.根据权利要求8所述的线路板结构,其特征在于,所述第一图案化线路层的厚度相对于所述第二图案化线路层的厚度的比值是落在0.8至1.2的范围内。
10.根据权利要求8所述的线路板结构,其特征在于,所述第一图案化线路层的线路之间的线距相对于所述第一图案化线路层的线宽的比值是落在1至5的范围内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611176648.XA CN108207083A (zh) | 2016-12-19 | 2016-12-19 | 线路板的制作方法及其结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611176648.XA CN108207083A (zh) | 2016-12-19 | 2016-12-19 | 线路板的制作方法及其结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108207083A true CN108207083A (zh) | 2018-06-26 |
Family
ID=62601815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611176648.XA Withdrawn CN108207083A (zh) | 2016-12-19 | 2016-12-19 | 线路板的制作方法及其结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108207083A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1585591A (zh) * | 2003-07-30 | 2005-02-23 | 日本东北先锋公司 | 半导体芯片安装用挠性布线基板及半导体芯片的安装方法 |
CN101686599A (zh) * | 2008-09-24 | 2010-03-31 | 欣兴电子股份有限公司 | 线路板的线路结构及其制作方法 |
US20150319868A1 (en) * | 2014-05-01 | 2015-11-05 | Tong Hsing Electronic Industries, Ltd. | Multilayer circuit board and method for manufacturing the same |
CN105592640A (zh) * | 2014-10-22 | 2016-05-18 | 中国科学院理化技术研究所 | 一种柔性印制电路的制备方法 |
JP2016111301A (ja) * | 2014-12-10 | 2016-06-20 | 富士通株式会社 | 配線基板およびその製造方法 |
-
2016
- 2016-12-19 CN CN201611176648.XA patent/CN108207083A/zh not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1585591A (zh) * | 2003-07-30 | 2005-02-23 | 日本东北先锋公司 | 半导体芯片安装用挠性布线基板及半导体芯片的安装方法 |
CN101686599A (zh) * | 2008-09-24 | 2010-03-31 | 欣兴电子股份有限公司 | 线路板的线路结构及其制作方法 |
US20150319868A1 (en) * | 2014-05-01 | 2015-11-05 | Tong Hsing Electronic Industries, Ltd. | Multilayer circuit board and method for manufacturing the same |
CN105592640A (zh) * | 2014-10-22 | 2016-05-18 | 中国科学院理化技术研究所 | 一种柔性印制电路的制备方法 |
JP2016111301A (ja) * | 2014-12-10 | 2016-06-20 | 富士通株式会社 | 配線基板およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106376184B (zh) | 埋入式线路制作方法和封装基板 | |
TWI663898B (zh) | 可撓性印刷電路板之製造方法 | |
US9674967B2 (en) | Via in a printed circuit board | |
US9532466B2 (en) | Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method | |
CN102835196A (zh) | 多层印刷电路板的改进的反钻 | |
JP2006229115A (ja) | 配線基板製造用金属部材と、それを用いた配線基板の製造方法 | |
TWI414224B (zh) | 雙面線路板之製作方法 | |
US9301405B1 (en) | Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole | |
US20170273195A1 (en) | Recessed cavity in printed circuit board protected by lpi | |
JP2010087168A (ja) | 多層プリント配線板の製造方法 | |
JP2008227309A (ja) | 配線基板およびその製造方法 | |
CN102196668A (zh) | 电路板制作方法 | |
JP2008078343A (ja) | プリント配線板及びその製造方法 | |
US20160192491A1 (en) | Printed circuit board and method of manufacturing the same | |
JPH0766552A (ja) | 配線基板の製造方法 | |
US20150053457A1 (en) | Printed circuit board and method of manufacturing the same | |
CN103025068A (zh) | 制造印刷电路板的方法和使用该方法制造的印刷电路板 | |
CN108207083A (zh) | 线路板的制作方法及其结构 | |
TWI691243B (zh) | 印刷電路板的製造方法 | |
US20180160543A1 (en) | Manufacturing method of circuit board and structure thereof | |
JP2008302567A (ja) | 印刷用メタルマスク | |
US20030215566A1 (en) | Fine patterning and fine solid via process for multi-layer substrate | |
CN107592746A (zh) | 一种fpc阻焊曝光对位方法 | |
KR102054198B1 (ko) | 배선 기판의 제조 방법 | |
JP5023796B2 (ja) | プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180626 |