CN108199969B - 查表型硬件搜索引擎 - Google Patents

查表型硬件搜索引擎 Download PDF

Info

Publication number
CN108199969B
CN108199969B CN201711402362.3A CN201711402362A CN108199969B CN 108199969 B CN108199969 B CN 108199969B CN 201711402362 A CN201711402362 A CN 201711402362A CN 108199969 B CN108199969 B CN 108199969B
Authority
CN
China
Prior art keywords
lsl
bit
tcam
line
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711402362.3A
Other languages
English (en)
Other versions
CN108199969A (zh
Inventor
张建伟
吴国强
陈晓明
喻言
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian University of Technology
Original Assignee
Dalian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian University of Technology filed Critical Dalian University of Technology
Priority to CN201711402362.3A priority Critical patent/CN108199969B/zh
Publication of CN108199969A publication Critical patent/CN108199969A/zh
Application granted granted Critical
Publication of CN108199969B publication Critical patent/CN108199969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • H04L45/74591—Address table lookup; Address filtering using content-addressable memories [CAM]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Static Random-Access Memory (AREA)

Abstract

查表型硬件搜索引擎，属于信息技术领域，用于改造传统TCAM硬件搜索引擎，使得电路性能更高。技术要点是：包括SL译码器、TL‑TCAM阵列，所述TL‑TCAM硬件搜索引擎中存储的数据由对应的TCAM硬件搜索引擎中存储的数据查表得到，所述的译码器用于将搜索字译码并将其送入TL‑TCAM硬件搜索引擎阵列，所述译码为使对应于TCAM硬件搜索引擎表格中数据的搜索字SL转换为对应于TL‑TCAM硬件搜索引擎表格数据的搜索字LSL，效果是：TCAM增加译码器，配合译码器并以查表方式将TCAM表格数据转换成能够适应于增加了搜索线的新电路单元。

Description

查表型硬件搜索引擎
技术领域
本发明属于信息技术领域，涉及一种硬件搜索引擎。
背景技术
TCAM(Ternary Content-Addressable Memory)是一种高速的硬件搜索引擎，广泛的应用于搜索密集型操作中，如Internet中的主干网/边沿网的路由器中，实现路由表查找及数据包转发。
BiCAM(Binary CAM)只能存储1bit数据0或1。而TCAM可以存储0、1、X三个值，这里X是通配符，既可以表示0，也可以表示1。根据工作原理的区别，TCAM匹配线主要分为NOR型和NAND型两种，如图1所示。它主要由存储单元、匹配线ML、搜索线SL、比较管M1-M4组成，其中，存储单元是6管SRAM单元，图1省略了2个读写访问管，单元电路的功能描述见表1。
表1 TCAM单元编码
Figure GDA0002405300670000011
NOR型TCAM字电路是将NOR型TCAM单元并行的连接在一起组成。NAND型TCAM字电路是将NAND型TCAM单元串联在一起组成。见图2。其中NOR型匹配线结构是将NOR型TCAM单元的匹配线ML并行连接，而NAND型匹配线是将NAND型TCAM单元串行连接。TCAM就是由字电路组成的阵列、译码器、优先级编码器组成，见图3。TCAM工作时，所有的字电路同时启动，导致TCAM的功耗很高，一个典型的TCAM芯片功耗为25瓦左右。如何在不影响搜索速度的情况下降低功耗是国内外学者的一个主要研究方向。
2007年N.Mohan等人提出了一种NOR型低寄生电容的TCAM单元结构(详见[1]N.Mohan,et al.,“Low-capacitance and charge-shared match lines for low-energyhigh-performance TCAMs,”IEEE JSSC,vol.42,no.9,pp.2054-2060,Sept 2007.)，见图4。其匹配线ML上只有一个管子M1，而传统的16T NOR型TCAM单元(见图1(a))的ML上连接了2个管子M1和M2。寄生电容降低，功耗也就得到了降低，电路速度也能加快。
发明人在此电路上继续研究发现，若将TCAM单元Tcell每2位组合，优化形成新的电路单元TL-Tcell，可以使匹配线寄生电容降低一半，搜索线翻转耗电的概率降低一半，搜索性能大幅提高。TL-Tcell单元中存储的数据需要从TCAM中处理得到。
发明内容
为了降低匹配线寄生电容，降低搜索线翻转耗电概率，提高搜索性能，本发明提出如下方案：一种查表型TL-TCAM硬件搜索引擎，包括SL译码器、TL-TCAM阵列，所述TL-TCAM硬件搜索引擎中存储的数据由对应的TCAM硬件搜索引擎中存储的数据查表得到，所述的译码器用于将搜索字译码并将其送入TL-TCAM硬件搜索引擎阵列，所述译码为使对应于TCAM硬件搜索引擎表格中数据的搜索字SL转换为对应于TL-TCAM硬件搜索引擎表格数据的搜索字LSL。
有益效果：本发明能够降低匹配线寄生电容，降低搜索线翻转耗电概率，提高搜索性能。TL-Tcell单元中存储的数据需要从TCAM中查表得到。
附图说明
图1是TCAM单元示意图，其中：(a)为NOR型TCAM单元，(b)为NAND型TCAM单元；
图2是TCAM字电路结构示意图，其中：(a)为NOR型匹配线，(b)为NAND型匹配线；
图3是简单的CAM框图；
图4是低寄生电容TCAM结构示意图；
图5是TCAM和TL-TCAM的数据互转举例示意图；
图6是TL-TCAM硬件搜索引擎的电路框图；
图7是NOR型TL-TCAM硬件搜索引擎的单元电路示意图；
图8是NAND型TL-TCAM硬件搜索引擎的单元电路示意图；
图9是NOR型TL-TCAM硬件搜索引擎的字电路示意图；
图10是NAND型TL-TCAM硬件搜索引擎的字电路示意图；
图11是TCAM硬件搜索引擎的表分割示意图；
图12是TL-TCAM硬件搜索引擎的表分割示意图。
具体实施方式
本发明对其使用的部分术语作出定义或中文翻译：TCAM(Ternary Content-Addressable Memory)是硬件搜索引擎；TL-TCAM是本发明改进型的硬件搜索引擎。
在一种实施例中，一种查表型TL-TCAM硬件搜索引擎，包括SL译码器、TL-TCAM阵列，所述TL-TCAM硬件搜索引擎中存储的数据由对应的TCAM硬件搜索引擎中存储的数据查表得到，所述的译码器用于将搜索字译码并将其送入TL-TCAM阵列，所述译码为使对应于TCAM硬件搜索引擎表格中数据的搜索字SL转换为对应于TL-TCAM硬件搜索引擎表格数据的搜索字LSL。
在一种方案中，TL-TCAM硬件搜索引擎中存储的数据由对应的TCAM硬件搜索引擎中存储的数据查表得到，TCAM硬件搜索引擎的数据由所述的TL-TCAM硬件搜索引擎中存储的数据映射的方式得到；由此，下述方案将具体阐明本发明的TL-TCAM硬件搜索引擎与现有TCAM硬件搜索引擎的数据转换方式：
TCAM硬件搜索引擎表格中的每一位(设为T-bit)都是三值的，可以是0、1、X。在电路实现上，它实际上是由2bit SRAM组成，即T-bit＝(SRAM1,SRAM2)，例如0＝(0,1)，1＝(1,0)，X＝(0,0)。
TL-TCAM硬件搜索引擎将TCAM表格平均分割，在每个字电路(一行称为一个字电路)中，每2个T-bit位组一个分组(T_block)，见图11，需要说明的是：这里的每一位T-bit是三值的。
图11示出了TCAM硬件搜索引擎的表分割的方式。在字电路中每2个T-bit位组成一个分组T_block。T-bit是三值的，即T-bit＝(SRAM1,SRAM2)。
然后将每个T_block做变换，转换成TL-TCAM的块TL_block，见图12。需要说明的是：这里的每一位B-bit是二值的。
图12示出了TL-TCAM硬件搜索引擎的表的组成。每个块TL_block的大小为1行×4列，这里B-bit是二值的。因此T_block和TL_block存储容量是一样的。
转换的主要操作如下：
针对每一个分组T_block执行如下操作：
用00在分组T_block中进行查表运算，是否“命中”的结果作为对应的分组TL_block中的第一个二值比特B-bit的值，记为B-bit[1]，“命中”时B-bit[1]＝1，否则B-bit[1]＝0；
用01在分组T_block中进行查表运算，是否“命中”的结果作为对应的分组TL_block中的第二个二值比特B-bit的值，记为B-bit[2]，“命中”时B-bit[2]＝1，否则B-bit[2]＝0；
用10在分组T_block中进行查表运算，是否“命中”的结果作为对应的分组TL_block中的第三个二值比特B-bit的值，记为B-bit[3]，“命中”时B-bit[3]＝1，否则B-bit[3]＝0；
用11在分组T_block中进行查表运算，是否“命中”的结果作为对应的分组TL_block中的第四个二值比特B-bit的值，记为B-bit[4]，“命中”时B-bit[4]＝1，否则B-bit[4]＝0。
TCAM到TL-TCAM的转换伪代码描述如下：
Figure GDA0002405300670000031
需要说明的是：由于TCAM的一位实际上是由2bit SRAM组成，因此，TCAM到TL-TCAM的变换没有引起任何额外位的增加，即面积没有额外增加。
反之，也可以将TL-TCAM硬件搜索引擎的表中的数据转换成TCAM硬件搜索引擎的表中的数据。
转换的主要过程如下：
针对每一个分组TL_block执行如下操作：
生成两个数据A和B，A＝第一列和第二列的“或”，B＝第三列和第四列的“或”
如果{A，B}＝11；则TCAM表的第一列的值T-bit[1]＝X；
如果{A，B}＝10；则TCAM表的第一列的值T-bit[1]＝0；
如果{A，B}＝01；则TCAM表的第一列的值T-bit[1]＝1；
再生成两个数据M和N，M＝第一列和第三列的“或”，N＝第二列和第四列的“或”。
如果{M，N}＝11；则TCAM表的第二列的值T-bit[2]＝X；
如果{M，N}＝10；则TCAM表的第二列的值T-bit[2]＝0；
如果{M，N}＝01；则TCAM表的第二列的值T-bit[2]＝1。
TL-TCAM到TCAM的表中数据转换的转换伪代码描述如下：
Figure GDA0002405300670000032
图5示出了不同硬件搜索引擎之间数据转换的举例。
在一个实施例中，查表型TL-TCAM硬件搜索引擎的电路见图6所示，因为TL-TCAM硬件搜索引擎是从TCAM硬件搜索引擎转换而来，因此送入到TL-TCAM阵列(TL-TCAM array)的搜索字SL需要经过译码。对应TCAM硬件搜索引擎的分组T_block，搜索线SL每2位要译码一次。
所述TL-TCAM阵列主要由TL-TCAM硬件搜索引擎的字电路组成，每个字电路主要由多个NOR型TL-TCAM硬件搜索引擎单元NORTL-Tcell并联在匹配线ML上组成或由多个NAND型TL-TCAM硬件搜索引擎单元NANDTL-Tcell串行连接组成，TL-Tcell由搜索数据线及全局屏蔽线连接于译码器。
在一个实施例中，对于SL译码器(SL decoder)的功能伪代码描述如下：
Figure GDA0002405300670000041
对于译码器描述如下：
(1).当SL[2n:2n+1]是两个全局X(global X)时，即{XX}时，搜索数据线LSL_00、LSL_01、LSL_10、LSL_11都为0，全局屏蔽线GLX和GLX_h都为1；
(2).当SL[2n:2n+1]只有一个全局X(即{0X}、{1X}、{X0}、{X1})，全局屏蔽线GLX和GLX_h都为0，搜索数据线LSL_00、LSL_01、LSL_10、LSL_11为真值表表4所示：
表4：SL[2n:2n+1]只有一个全局X时的LSL译码真值表
SL[2n:2n+1] LSL_00 LSL_11 LSL_10 LSL_01
0X 1 1
1X 1 1
X0 1 1
X1 1 1
(3).当SL[2n:2n+1]没有全局X时：
全局屏蔽线GLX和GLX_h都为0；SL[2n:2n+1]＝00时，搜索数据线LSL_00＝1；SL[2n:2n+1]＝01时，搜索数据线LSL_01＝1；SL[2n:2n+1]＝10时，搜索数据线LSL_10＝1；SL[2n:2n+1]＝11时，搜索数据线LSL_11＝1。
对于TL-TCAM阵列(TL-TCAM array)的单元电路，根据结构形式可以分为NOR型、NAND型。
TL-TCAM阵列主要由TL-TCAM硬件搜索引擎字电路(TL-TCAM word)(如图9)组成，对于NOR型单元电路，每个字电路又由很多TL-TCAM硬件搜索引擎单元(TL-Tcell)并联在匹配线ML上组成。M即TL-TCAM的存储单元B-bit，M#表示M的逻辑非。M＝1表示匹配，M＝0表示失配。如图7所示，NOR TL-Tcell包括反相器T1～T8、NMOS管M1～M4、NMOS管N1～N4、搜索数据线LSL_00、LSL_01、LSL_10、LSL_11、全局屏蔽线GLX、GLX_h、局部匹配线LML、LMR、全局匹配线ML；
反相器T1的输入端与反相器T2的输出端相连作为B-bit[1]的数据存储端M[1]，反相器T1的输出端与反相器T2的输入端相连作为B-bit[1]的逻辑“非”的数据存储端M[1]#，M#端是M端的逻辑“非”；MOS管M1的源极与M[1]#端相连，MOS管M1的栅极与搜索数据线LSL_00连接，MOS管M1的漏极连接于局部匹配线LML；
反相器T3的输入端与反相器T4的输出端相连作为B-bit[2]的数据存储端M[2]，反相器T3的输出端与反相器T4的输入端相连作为B-bit[2]的逻辑“非”的数据存储端M[2]#，M[2]#端是M[2]端的逻辑“非”，MOS管M2的漏极与M[2]#端相连，MOS管M2的栅极与搜索数据线LSL_01连接，MOS管M2的源极连接于局部匹配线LMR；
反相器T5的输入端与反相器T6的输出端相连作为B-bit[3]的数据存储端M[3]，反相器T5的输出端与反相器T6的输入端相连作为B-bit[3]的逻辑“非”的数据存储端M[3]#，M[3]#是M[3]的逻辑“非”，MOS管M3的源极与M[3]#端相连，MOS管M3的栅极与搜索数据线LSL_10连接，MOS管M3的漏极连接于局部匹配线LMR；
反相器T7的输入端与反相器T8的的输出端相连作为B-bit[4]的数据存储端M[4]，反相器T7的输出端与反相器T8的输入端相连作为B-bit[4]的逻辑“非”的数据存储端M[4]#，M[4]#是M[4]的逻辑“非”，MOS管M4的漏极与M[4]#端相连，MOS管M4的栅极与搜索数据线LSL_11连接，MOS管M4的源极连接于局部匹配线LML；
MOS管N1的栅极连接全局屏蔽线GLX，MOS管N1的源极接地，MOS管N1的漏极连接于匹配线LMR；MOS管N3的栅极连接于全局屏蔽线GLX_h，MOS管N3的源极连接于局部匹配线LMR，MOS管N3的漏极连接于局部匹配线LML；MOS管N2的栅极连接于局部匹配线LMR，MOS管N2的源极接地；MOS管N4的栅极连接于局部匹配线LML，MOS管N4的源极连接MOS管N2的漏极，MOS管N4的漏极连接于全局匹配线ML。
该NOR型单元电路的工作原理如下：
A、SL[2n:2n+1]没有全局X时：
全局屏蔽线GLX＝0，GLX_h＝1，NMOS管N1关闭，NMOS管N3打开，此时局部匹配线LML和LMR电位相等；
根据SL decoder,搜索数据线LSL_00、LSL_01、LSL_10、LSL_11只有一根为1，会把相应的M#(即B-bit的“非”)送出；比如SL[2n:2n+1]＝{0,0}，则LSL_00＝1，M1打开，B-bit[1]的“非”值送到LML上。
如果被送出的M#＝0(M＝1)，则局部匹配线LML＝0、LMR＝0，NMOS管N2和N4关闭，TL-Tcell的搜索结果为匹配，若字电路中所有的TL-Tcell单元的结果都是匹配，则整个字电路给出匹配的搜索结果，由于所有TL-Tcell单元的NMOS管N2、N4都被关闭，此时全局匹配线ML的所有放电通道都被关闭；如果被送出的M#＝1(M＝0)，局部匹配线LML＝1，LMR＝1，NMOS管N2和N4打开，TL-Tcell单元的搜索结果为失配，若字电路中所有的TL-Tcell中至少有一个的结果是失配，则整个字电路给出失配的搜索结果，由于至少有一个TL-Tcell单元的NMOS管N2、N4同时打开，此时全局匹配线ML的有至少一条放电通道打开；
B、SL[2n:2n+1]有一个全局X时：
由译码器可知，全局屏蔽线GLX＝0，GLX_h＝0，NMOS管N1和N3都关闭，局部匹配线LML、LMR各自有自己的电位；同时，同时由表7可见，搜索数据线LSL_00和LSL_11中肯定有一根线被选中，而搜索数据线LSL_01和LSL_10中肯定也有一根线被选中，NMOS管M1、M4中肯定有一个管子打开，NMOS管M2、M3中也肯定有一个管子打开；例如，SL[2n:2n+1]＝{0，X}，则LSL_00和LSL_01被选中(＝1)，M1和M2打开，B-bit[1]#的值被选出到LML上，B-bit[2]#的值被选出到LMR上，局部匹配线LML和LMR中至少一根为0时，NMOS管N2和N4中至少有一个关闭，全局匹配线ML下拉通道关闭，单元比较结果为匹配；只有当局部匹配线LML、LMR都为1时，NMOS管N2和N4同时打开，全局匹配线ML下拉通道打开，单元比较结果为失配；
C、SL[2n:2n+1]有两个全局X时：
由译码器可知，搜索数据线LSL_00、LSL_01、LSL_10、LSL_11都为0，NMOS管M1、M2、M3、M4都关闭；全局屏蔽线GLX＝1，GLX_h＝1，NMOS管N1和N3都打开，局部匹配线LML和LMR都为0；NMOS管此时N2和N4都关闭，全局匹配线ML下拉通道关闭，单元比较结果为匹配。
NAND型TL-TCAM阵列主要由NAND型TL-TCAM硬件搜索引擎字电路(NAND TL-TCAMword)组成(如图10)，对于NAND型单元电路，每个字电路又由很多TL-TCAM硬件搜索引擎单元(TL-Tcell)串行连接组成。M即TL-TCAM的存储单元B-bit，M#表示M的逻辑非。M＝1表示匹配，M＝0表示失配。如图8，NAND TL-Tcell包括反相器T1～T8、NMOS管M1～M4、NMOS管N1～N4、搜索数据线LSL_00、LSL_01、LSL_10、LSL_11、全局屏蔽线GLX、GLX_h、局部匹配线LML、LMR、全局匹配线ML_L、ML_R；
反相器T1的输入端与反相器T2的输出端相连作为B-bit[1]的数据存储端M[1]，反相器T1的输出端与反相器T2的输入端相连作为B-bit[1]的逻辑“非”的数据存储端M[1]#，M#端是M端的逻辑“非”；MOS管M1的源极与M[1]端相连，MOS管M1的栅极与搜索数据线LSL_00连接，MOS管M1的漏极连接于局部匹配线LML；
反相器T3的输入端与反相器T4的输出端相连作为B-bit[2]的数据存储端M[2]，反相器T3的输出端与反相器T4的输入端相连作为B-bit[2]的逻辑“非”的数据存储端M[2]#，M[2]#端是M[2]端的逻辑“非”，MOS管M2的漏极与M[2]端相连，MOS管M2的栅极与搜索数据线LSL_01连接，MOS管M2的源极连接于局部匹配线LMR；
反相器T5的输入端与反相器T6的输出端相连作为B-bit[3]的数据存储端M[3]，反相器T5的输出端与反相器T6的输入端相连作为B-bit[3]的逻辑“非”的数据存储端M[3]#，M[3]#是M[3]的逻辑“非”，MOS管M3的源极与M[3]端相连，MOS管M3的栅极与搜索数据线LSL_10连接，MOS管M3的漏极连接于局部匹配线LMR；
反相器T7的输入端与反相器T8的的输出端相连作为B-bit[4]的数据存储端M[4]，反相器T7的输出端与反相器T8的输入端相连作为B-bit[4]的逻辑“非”的数据存储端M[4]#，M[4]#是M[4]的逻辑“非”，MOS管M4的漏极与M[4]端相连，MOS管M4的栅极与搜索数据线LSL_11连接，MOS管M4的源极连接于局部匹配线LML；
MOS管N1的栅极连接于全局屏蔽线GLX，MOS管N1的源极接电源，MOS管N1的漏极连接于局部匹配线LMR；MOS管N3的栅极连接于全局屏蔽线GLX_h，MOS管N3的源极连接于匹配线LMR，MOS管N3的漏极连接于匹配线LML；MOS管N2的栅极连接于匹配线LMR，MOS管N4的栅极连接于局部匹配线LML，MOS管N2、N4的漏极相连接，MOS管N2、N4的源极的相连接，全局匹配线ML_L与MOS管N2、N4的漏极的相连接，全局匹配线ML_R与MOS管N2、N4的源极的相连接。
该NAND型单元电路的工作原理如下：
A、SL[2n:2n+1]没有全局X时：
全局屏蔽线GLX＝0，GLX_h＝1，NMOS管N1关闭，N3打开，此时局部匹配线LML和LMR电位相等；
搜索数据线LSL_00、LSL_01、LSL_10、LSL_11只有一根为1，会把相应的M送出；
如果被送出的M＝1，则局部匹配线LML＝1、LMR＝1，NMOS管N2和N4都打开，TL-Tcell单元的搜索结果为匹配，若字电路中所有的TL-Tcell单元的结果都是匹配，则整个字电路给出匹配的搜索结果；如果被送出的M＝0，局部匹配线LML＝0，LMR＝0，NMOS管N2和N4都关闭，TL-Tcell单元的搜索结果为失配，若字电路中所有的TL-Tcell单元中至少有一个的结果是失配，则整个字电路给出失配的搜索结果。
B、SL[2n:2n+1]有一个全局X时：
由译码器可知，全局屏蔽线GLX＝0，GLX_h＝0，NMOS管N1和N3都关闭，局部匹配线LML、LMR各自有自己的电位；同时，搜索数据线LSL_00和LSL_11中肯定有一根线被选中，而搜索数据线LSL_01和LSL_10中肯定也有一根线被选中，NMOS管M1、M4中肯定有一个管子打开，NMOS管M2、M3中也肯定有一个管子打开；局部匹配线LML和LMR中至少一根为1时，NMOS管N2和N4中至少有一个打开，单元比较结果为匹配；只有当局部匹配线LML、LMR都为0时，NMOS管N2和N4同时关闭，单元比较结果为失配；
C、SL[2n:2n+1]有两个全局X时：
由译码器可知，搜索数据线LSL_00、LSL_01、LSL_10、LSL_11都为0，NMOS管M1、M2、M3、M4都关闭；全局屏蔽线GLX＝1，GLX_h＝1，NMOS管N1和N3都打开，局部匹配线LML和LMR都为1；此时NMOS管N2和N4都打开，单元比较结果为匹配。
上述各实施例中，将图4的现有的TCAM硬件搜索引擎的单元电路Tcell和本发明提出的TL-TCAM硬件搜索引擎的单元电路TL-Tcell在电路结构以对比。一、搜索线功耗降低。Tcell是1bit TCAM单元，而一个TL-Tcell等效为2bit Tcell。由于全局X出现的几率较低，因此这里我们只考虑没有全局X时的功耗。由于SL＝{SL，SL#},SL#是SL的严格逻辑“非”，比如SL＝0＝{0,1}，SL＝1＝{1,0}。按照平均概率来算，每个时钟周期SL为0和为1的概率相等，即每个周期都有{0,1}到{1,0}或者{1,0}到{0,1}的翻转。按照0到1是耗电的，要从电源抽取电流，因此相当于每周期、每1个Tcell都有一根SL线耗电。而本发明提出的TL-TCAM硬件搜索引擎中，每个TL-Tcell中，每个周期只有一根线LSL被选中。由于一个TL-Tcell相当于2个Tcell，因此可以等效认为，使得原硬件搜索引擎的每周期、每2个Tcell有一根线翻转耗电。因此，理想情况下，搜索线SL功耗降低了一半。二、匹配线寄生电容降低。由查表型TL-TCAM硬件搜索引擎与传统TCAM硬件搜索引擎的数据转换部分可以看出，TL-TCAM硬件搜索引擎的存储位没有增加，与原来的TCAM硬件搜索引擎一致。对于本发明，理想情况下，其ML寄生电容减半，功耗减半，速度提高一倍，其理由如下：A、NOR型结构。由于TL-Tcell等效为2bit Tcell，图1(a)中的Tcell，每个Tcell都有一个管子(M1)直接连接在ML上。而图7中的TL-Tcell，相当于每两个Tcell有一个管子(N4)直接连接在ML上。因此，寄生电容减半，功耗减半，速度提高一倍。B、NAND结构，与图1的(b)相比，NAND型TL-Tcell相当于每2个Tcell才有一个传输门N2/N4，因此寄生电容减半，功耗降低，速度提高至少一倍，这是由于串行连接方式速度提升是非线性的，实际速度甚至可以提高一倍以上。

Claims (8)

1.一种查表型TL-TCAM硬件搜索引擎，其特征在于，包括SL译码器、TL-TCAM阵列，所述TL-TCAM硬件搜索引擎中存储的数据由对应的TCAM硬件搜索引擎中存储的数据基于如下方式查表得到：将TCAM硬件搜索引擎字电路中每两个三值比特进行分组，每个分组记为T_block，分组T_block映射成TL-TCAM硬件搜索引擎中对应的分组TL_block，每个分组TL_block由四个二值比特组成，将每个分组T_block转换成对应的分组TL_block通过查表操作实现：
针对每一个分组T_block执行如下操作：
用00在分组T_block中进行查表运算，是否命中的结果作为对应的分组TL_block中的第一个二值比特B-bit的值，记为B-bit[1]，命中时B-bit[1]=1，否则B-bit[1]=0；
用01在分组T_block中进行查表运算，是否命中的结果作为对应的分组TL_block中的第二个二值比特B-bit的值，记为B-bit[2]，命中时B-bit[2]=1，否则B-bit[2]=0；
用10在分组T_block中进行查表运算，是否命中的结果作为对应的分组TL_block中的第三个二值比特B-bit的值，记为B-bit[3]，命中时B-bit[3]=1，否则B-bit[3]=0；
用11在分组T_block中进行查表运算，是否命中的结果作为对应的分组TL_block中的第四个二值比特B-bit的值，记为B-bit[4]，命中时B-bit[4]=1，否则B-bit[4]=0;
所述的译码器用于将搜索字译码并将其送入TL-TCAM硬件搜索引擎的TL-TCAM阵列，所述译码为使对应于TCAM硬件搜索引擎表格中数据的搜索字SL转换为对应于TL-TCAM硬件搜索引擎表格数据的搜索字LSL；
所述TL-TCAM阵列主要由TL-TCAM硬件搜索引擎的字电路组成，每个字电路主要由多个NOR型TL-TCAM硬件搜索引擎单元NORTL-Tcell并联在匹配线ML上组成，所述NOR TL-Tcell包括反相器T1~T8、NMOS管M1~M4、NMOS管N1~N4、搜索数据线LSL_00、LSL_01、LSL_10、LSL_11、全局屏蔽线GLX、GLX_h、局部匹配线LML、LMR、全局匹配线ML；反相器T1的输入端与反相器T2的输出端相连作为B-bit[1]的数据存储端 M[1]，反相器T1的输出端与反相器T2的输入端相连作为B-bit[1]的逻辑“非”的数据存储端 M[1]#，M[1]#端是M[1]端的逻辑“非”；MOS管M1的源极与M[1]#端相连，MOS管M1的栅极与搜索数据线LSL_00连接，MOS管M1的漏极连接于局部匹配线LML；反相器T3的输入端与反相器T4的输出端相连作为B-bit[2]的数据存储端M[2]，反相器T3的输出端与反相器T4的输入端相连作为B-bit[2]的逻辑“非”的数据存储端 M[2]#，M[2]#端是M[2]端的逻辑“非”，MOS管M2的漏极与M[2]#端相连，MOS管M2的栅极与搜索数据线LSL_01连接，MOS管M2的源极连接于局部匹配线LMR；反相器T5的输入端与反相器T6的输出端相连作为B-bit[3]的数据存储端M[3]，反相器T5的输出端与反相器T6的输入端相连作为B-bit[3]的逻辑“非”的数据存储端 M[3]#，M[3]#是M[3]的逻辑“非”，MOS管M3的源极与M[3]#端相连，MOS管M3的栅极与搜索数据线LSL_10连接，MOS管M3的漏极连接于局部匹配线LMR；反相器T7的输入端与反相器T8的的输出端相连作为B-bit[4]的数据存储端M[4]，反相器T7的输出端与反相器T8的输入端相连作为B-bit[4]的逻辑“非”的数据存储端 M[4]#，M[4]#是M[4]的逻辑“非”，MOS管M4的漏极与M[4]#端相连，MOS管M4的栅极与搜索数据线LSL_11连接，MOS管M4的源极连接于局部匹配线LML；MOS管N1的栅极连接全局屏蔽线GLX，MOS管N1的源极接地，MOS管N1的漏极连接于匹配线LMR；MOS管N3的栅极连接于全局屏蔽线GLX_h，MOS管N3的源极连接于局部匹配线LMR，MOS管N3的漏极连接于局部匹配线LML；MOS管N2的栅极连接于局部匹配线LMR，MOS管N2的源极接地；MOS管N4的栅极连接于局部匹配线LML，MOS管N4的源极连接MOS管N2的漏极，MOS管N4的漏极连接于全局匹配线ML。
2.如权利要求1所述的查表型TL-TCAM硬件搜索引擎，其特征在于，所述的SL译码器基于如下方式实现译码：
（1）.当SL[2n:2n+1]是两个全局X 时，搜索数据线LSL_00、LSL_01、LSL_10、LSL_11都为0，全局屏蔽线GLX和GLX_h都为1；
（2）.当SL[2n:2n+1]只有一个全局 X ，全局屏蔽线GLX和GLX_h都为0，搜索数据线LSL_00、LSL_01、LSL_10、LSL_11为以下真值表：
SL[2n:2n+1] LSL_00 LSL_11 LSL_10 LSL_01 0X 1 1 1X 1 1 X0 1 1 X1 1 1
（3）.当SL[2n:2n+1]没有全局 X时：
全局屏蔽线GLX和GLX_h都为0；SL[2n:2n+1]=00时，搜索数据线LSL_00=1；SL[2n:2n+1]=01时，搜索数据线LSL_01=1；SL[2n:2n+1]=10时，搜索数据线LSL_10=1；SL[2n:2n+1]=11时，搜索数据线LSL_11=1。
3.如权利要求2所述的查表型TL-TCAM硬件搜索引擎，其特征在于，NOR TL-Tcell单元基于如下方式工作：
A、 SL[2n:2n+1]没有全局X时：
全局屏蔽线GLX=0，GLX_h=1，NMOS管N1关闭，NMOS管N3打开，此时局部匹配线LML和LMR电位相等；
搜索数据线LSL_00、LSL_01、LSL_10、LSL_11只有一根为1，会把相应的M#送出；
如果被送出的M#=0，则局部匹配线LML=0、LMR=0，NMOS管N2和N4关闭，TL-Tcell单元的搜索结果为匹配，若字电路中所有的TL-Tcell单元的结果都是匹配，则整个字电路给出匹配的搜索结果，由于所有TL-Tcell单元的NMOS管N2、N4都被关闭，此时全局匹配线ML的所有放电通道都被关闭；如果被送出的M#=1，局部匹配线LML=1，LMR=1，NMOS管N2和N4打开，TL-Tcell单元的搜索结果为失配，若字电路中所有的TL-Tcell单元中至少有一个的结果是失配，则整个字电路给出失配的搜索结果，由于至少有一个TL-Tcell单元的NMOS管N2、N4同时打开，此时全局匹配线ML的有至少一条放电通道打开；
B、 SL[2n:2n+1]有一个全局X时：
由译码器可知，全局屏蔽线GLX=0，GLX_h=0，NMOS管N1和N3都关闭，局部匹配线LML、LMR各自有自己的电位；同时，LSL_00和LSL_11中肯定有一根线被选中，而搜索数据线LSL_01和LSL_10中肯定也有一根线被选中，NMOS管M1、M4中肯定有一个管子打开，NMOS管M2、M3中也肯定有一个管子打开；
LML和LMR中至少一根为0时，N2和N4中至少有一个关闭，ML下拉通道关闭，单元比较结果为匹配；只有当LML、LMR都为1时，N2和N4同时打开，ML下拉通道打开，单元比较结果为失配；
C、 SL[2n:2n+1]有两个全局X时：
由译码器可知，搜索数据线LSL_00、LSL_01、LSL_10、LSL_11都为0，NMOS管M1、M2、M3、M4都关闭；全局屏蔽线GLX=1，GLX_h=1，NMOS管N1和N3都打开，局部匹配线LML和LMR都为0；NMOS管此时N2和N4都关闭，全局匹配线ML下拉通道关闭，单元比较结果为匹配。
4.如权利要求1所述的查表型TL-TCAM硬件搜索引擎，其特征在于，TCAM硬件搜索引擎的数据基于如下方式实现由所述的TL-TCAM硬件搜索引擎中存储的数据映射得到：将TL-TCAM字电路中每四个二值比特进行分组，每个分组记为TL_block，分组TL_block映射成TCAM中对应的分组T_block，每个分组T_block由两个三值比特组成，将每个分组TL_block转换成对应的分组T_block通过查表操作实现：
针对每一个分组TL_block执行如下操作：
生成两个数据A和B，A=第一列和第二列的“或”，B=第三列和第四列的“或”；
如果{A，B}=11；则TCAM表的第一列的值T-bit[1]=X；
如果{A，B}=10；则TCAM表的第一列的值T-bit[1]=0；
如果{A，B}=01；则TCAM表的第一列的值T-bit[1]=1；
再生成两个数据M和N，M=第一列和第三列的“或”，N=第二列和第四列的“或”；
如果{M，N}=11；则TCAM表的第二列的值T-bit[2]=X；
如果{ M，N }=10；则TCAM表的第二列的值T-bit[2]=0；
如果{ M，N }=01；则TCAM表的第二列的值T-bit[2]=1。
5.一种查表型TL-TCAM硬件搜索引擎，其特征在于，包括SL译码器、TL-TCAM阵列，所述TL-TCAM硬件搜索引擎中存储的数据由对应的TCAM硬件搜索引擎中存储的数据基于如下方式查表得到：将TCAM硬件搜索引擎字电路中每两个三值比特进行分组，每个分组记为T_block，分组T_block映射成TL-TCAM硬件搜索引擎中对应的分组TL_block，每个分组TL_block由四个二值比特组成，将每个分组T_block转换成对应的分组TL_block通过查表操作实现：
针对每一个分组T_block执行如下操作：
用00在分组T_block中进行查表运算，是否命中的结果作为对应的分组TL_block中的第一个二值比特B-bit的值，记为B-bit[1]，命中时B-bit[1]=1，否则B-bit[1]=0；
用01在分组T_block中进行查表运算，是否命中的结果作为对应的分组TL_block中的第二个二值比特B-bit的值，记为B-bit[2]，命中时B-bit[2]=1，否则B-bit[2]=0；
用10在分组T_block中进行查表运算，是否命中的结果作为对应的分组TL_block中的第三个二值比特B-bit的值，记为B-bit[3]，命中时B-bit[3]=1，否则B-bit[3]=0；
用11在分组T_block中进行查表运算，是否命中的结果作为对应的分组TL_block中的第四个二值比特B-bit的值，记为B-bit[4]，命中时B-bit[4]=1，否则B-bit[4]=0;
所述的译码器用于将搜索字译码并将其送入TL-TCAM硬件搜索引擎的TL-TCAM阵列，所述译码为使对应于TCAM硬件搜索引擎表格中数据的搜索字SL转换为对应于TL-TCAM硬件搜索引擎表格数据的搜索字LSL；
所述TL-TCAM阵列主要由多个NAND型TL-TCAM硬件搜索引擎单元NANDTL-Tcell串行连接组成，TL-Tcell由搜索数据线及全局屏蔽线连接于译码器；所述NAND TL-Tcell包括反相器T1~T8、NMOS管M1~M4、NMOS管N1~N4、搜索数据线LSL_00、LSL_01、LSL_10、LSL_11、全局屏蔽线GLX、GLX_h、局部匹配线LML、LMR、全局匹配线ML_L、ML_R ；反相器T1的输入端与反相器T2的输出端相连作为B-bit[1]的数据存储端 M[1]，反相器T1的输出端与反相器T2的输入端相连作为B-bit[1]的逻辑“非”的数据存储端 M[1]#，M[1]#端是M[1]端的逻辑“非”；MOS管M1的源极与M[1]端相连，MOS管M1的栅极与搜索数据线LSL_00连接，MOS管M1的漏极连接于局部匹配线LML；反相器T3的输入端与反相器T4的输出端相连作为B-bit[2]的数据存储端M[2]，反相器T3的输出端与反相器T4的输入端相连作为B-bit[2]的逻辑“非”的数据存储端 M[2]#，M[2]#端是M[2]端的逻辑“非”，MOS管M2的漏极与M[2]端相连，MOS管M2的栅极与搜索数据线LSL_01连接，MOS管M2的源极连接于局部匹配线LMR；反相器T5的输入端与反相器T6的输出端相连作为B-bit[3]的数据存储端M[3]，反相器T5的输出端与反相器T6的输入端相连作为B-bit[3]的逻辑“非”的数据存储端 M[3]#，M[3]#是M[3]的逻辑“非”，MOS管M3的源极与M[3]端相连，MOS管M3的栅极与搜索数据线LSL_10连接，MOS管M3的漏极连接于局部匹配线LMR；反相器T7的输入端与反相器T8的的输出端相连作为B-bit[4]的数据存储端M[4]，反相器T7的输出端与反相器T8的输入端相连作为B-bit[4]的逻辑“非”的数据存储端M[4]#，M[4]#是M[4]的逻辑“非”，MOS管M4的漏极与M[4]端相连，MOS管M4的栅极与搜索数据线LSL_11连接，MOS管M4的源极连接于局部匹配线LML；MOS管N1的栅极连接于全局屏蔽线GLX，MOS管N1的源极接电源，MOS管N1的漏极连接于局部匹配线LMR；MOS管N3的栅极连接于全局屏蔽线GLX_h，MOS管N3的源极连接于匹配线LMR，MOS管N3的漏极连接于匹配线LML；MOS管N2的栅极连接于匹配线LMR，MOS管N4的栅极连接于局部匹配线LML，MOS管N2、N4的漏极相连接，MOS管N2、N4的源极的相连接，全局匹配线ML_L与MOS管N2、N4的漏极的相连接，全局匹配线ML_R与MOS管N2、N4的源极的相连接。
6.如权利要求5所述的查表型TL-TCAM硬件搜索引擎，其特征在于，所述的SL译码器基于如下方式实现译码：
（1）.当SL[2n:2n+1]是两个全局X 时，搜索数据线LSL_00、LSL_01、LSL_10、LSL_11都为0，全局屏蔽线GLX和GLX_h都为1；
（2）.当SL[2n:2n+1]只有一个全局 X ，全局屏蔽线GLX和GLX_h都为0，搜索数据线LSL_00、LSL_01、LSL_10、LSL_11为以下真值表：
SL[2n:2n+1] LSL_00 LSL_11 LSL_10 LSL_01 0X 1 1 1X 1 1 X0 1 1 X1 1 1
（3）.当SL[2n:2n+1]没有全局 X时：
全局屏蔽线GLX和GLX_h都为0；SL[2n:2n+1]=00时，搜索数据线LSL_00=1；SL[2n:2n+1]=01时，搜索数据线LSL_01=1；SL[2n:2n+1]=10时，搜索数据线LSL_10=1；SL[2n:2n+1]=11时，搜索数据线LSL_11=1。
7.如权利要求6所述的查表型TL-TCAM硬件搜索引擎，其特征在于，NAND TL-Tcell单元基于如下方式工作：
A、 SL[2n:2n+1]没有全局X时：
全局屏蔽线GLX=0，GLX_h=1，NMOS管N1关闭，N3打开，此时局部匹配线LML和LMR电位相等；
搜索数据线LSL_00、LSL_01、LSL_10、LSL_11只有一根为1，会把相应的M送出；
如果被送出的M=1，则局部匹配线LML=1、LMR=1，NMOS管N2和N4都打开，TL-Tcell单元的搜索结果为匹配，若字电路中所有的TL-Tcell的结果都是匹配，则整个字电路给出匹配的搜索结果；如果被送出的M=0，局部匹配线LML=0，LMR=0，NMOS管N2和N4都关闭，TL-Tcell的搜索结果为失配，若字电路中所有的TL-Tcell中至少有一个的结果是失配，则整个字电路给出失配的搜索结果；
B、 SL[2n:2n+1]有一个全局X时：
由译码器可知，全局屏蔽线GLX=0，GLX_h=0，NMOS管N1和N3都关闭，局部匹配线LML、LMR各自有自己的电位；同时，搜索数据线LSL_00和LSL_11中肯定有一根线被选中，而搜索数据线LSL_01和LSL_10中肯定也有一根线被选中，NMOS管M1、M4中肯定有一个管子打开，NMOS管M2、M3中也肯定有一个管子打开；局部匹配线LML和LMR中至少一根为1时，NMOS管N2和N4中至少有一个打开，单元比较结果为匹配；只有当局部匹配线LML、LMR都为0时，NMOS管N2和N4同时关闭，单元比较结果为失配；
C、 SL[2n:2n+1]有两个全局X时：
由译码器可知，搜索数据线LSL_00、LSL_01、LSL_10、LSL_11都为0，NMOS管M1、M2、M3、M4都关闭；全局屏蔽线GLX=1，GLX_h=1，NMOS管N1和N3都打开，局部匹配线LML和LMR都为1；此时NMOS管N2和N4都打开，单元比较结果为匹配。
8.如权利要求5所述的查表型TL-TCAM硬件搜索引擎，其特征在于，TCAM硬件搜索引擎的数据基于如下方式实现由所述的TL-TCAM硬件搜索引擎中存储的数据映射得到：将TL-TCAM字电路中每四个二值比特进行分组，每个分组记为TL_block，分组TL_block映射成TCAM中对应的分组T_block，每个分组T_block由两个三值比特组成，将每个分组TL_block转换成对应的分组T_block通过查表操作实现：
针对每一个分组TL_block执行如下操作：
生成两个数据A和B，A=第一列和第二列的“或”，B=第三列和第四列的“或”；
如果{A，B}=11；则TCAM表的第一列的值T-bit[1]=X；
如果{A，B}=10；则TCAM表的第一列的值T-bit[1]=0；
如果{A，B}=01；则TCAM表的第一列的值T-bit[1]=1；
再生成两个数据M和N，M=第一列和第三列的“或”，N=第二列和第四列的“或”；
如果{M，N}=11；则TCAM表的第二列的值T-bit[2]=X；
如果{ M，N }=10；则TCAM表的第二列的值T-bit[2]=0；
如果{ M，N }=01；则TCAM表的第二列的值T-bit[2]=1。
CN201711402362.3A 2017-12-22 2017-12-22 查表型硬件搜索引擎 Active CN108199969B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711402362.3A CN108199969B (zh) 2017-12-22 2017-12-22 查表型硬件搜索引擎

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711402362.3A CN108199969B (zh) 2017-12-22 2017-12-22 查表型硬件搜索引擎

Publications (2)

Publication Number Publication Date
CN108199969A CN108199969A (zh) 2018-06-22
CN108199969B true CN108199969B (zh) 2020-09-29

Family

ID=62583687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711402362.3A Active CN108199969B (zh) 2017-12-22 2017-12-22 查表型硬件搜索引擎

Country Status (1)

Country Link
CN (1) CN108199969B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496034A (zh) * 2021-12-29 2022-05-13 大连理工大学 一种增强型tl-tcam查表型硬件搜索引擎
GB2608009B (en) 2021-12-29 2023-08-09 Univ Dalian Tech Enhanced TL-TCAM lookup-table hardware search engine

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887748A (zh) * 2009-05-13 2010-11-17 苏州全芯科技有限公司 一种带影子非挥发存储器的cam/tcam
CN102567247A (zh) * 2012-01-04 2012-07-11 记忆科技(深圳)有限公司 硬件搜索引擎
CN102710252A (zh) * 2012-05-28 2012-10-03 宁波大学 一种高稳态多端口puf电路
CN104823243A (zh) * 2012-12-28 2015-08-05 高通股份有限公司 混合三元内容可寻址存储器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087586B2 (en) * 2013-03-12 2015-07-21 Texas Instruments Incorporated TCAM with efficient multiple dimension range search capability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887748A (zh) * 2009-05-13 2010-11-17 苏州全芯科技有限公司 一种带影子非挥发存储器的cam/tcam
CN102567247A (zh) * 2012-01-04 2012-07-11 记忆科技(深圳)有限公司 硬件搜索引擎
CN102710252A (zh) * 2012-05-28 2012-10-03 宁波大学 一种高稳态多端口puf电路
CN104823243A (zh) * 2012-12-28 2015-08-05 高通股份有限公司 混合三元内容可寻址存储器

Also Published As

Publication number Publication date
CN108199969A (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
US6499081B1 (en) Method and apparatus for determining a longest prefix match in a segmented content addressable memory device
US7804699B2 (en) Segmented ternary content addressable memory search architecture
US6460112B1 (en) Method and apparatus for determining a longest prefix match in a content addressable memory device
KR101585037B1 (ko) 하이브리드 터너리 컨텐츠 어드레스가능 메모리
US6574702B2 (en) Method and apparatus for determining an exact match in a content addressable memory device
US6539455B1 (en) Method and apparatus for determining an exact match in a ternary content addressable memory device
US7057913B2 (en) Low-power search line circuit encoding technique for content addressable memories
CN108199969B (zh) 查表型硬件搜索引擎
US11397582B2 (en) NAND type lookup-table hardware search engine
CN108055206B (zh) 紧凑查表型硬件搜索引擎及其数据转换方法
Karthik et al. Design and Implementation of a Low Power Ternary Content Addressable Memory (TCAM)
US20080151588A1 (en) Full-rail, dual-supply global bitline accelerator CAM circuit
US6892272B1 (en) Method and apparatus for determining a longest prefix match in a content addressable memory device
Akhbarizadeh et al. A nonredundant ternary CAM circuit for network search engines
JP4850403B2 (ja) マグニチュード内容参照可能メモリ
Datta et al. Energy and area efficient 11-T ternary content addressable memory for high-speed search
CN101630529B (zh) 内容可寻址存储器
US7667993B2 (en) Dual-ported and-type match-line circuit for content-addressable memories
Lee et al. New Precharge-free and Low-power Matchline Structure of Content Addressable Memory
US7218542B2 (en) Physical priority encoder
US20230420047A1 (en) Hybrid type content addressable memory for implementing in-memory-search and operation method thereof
TW201830398A (zh) 適用於軟體定義網路的三元內容定址記憶體裝置及其方法
Bhuvana et al. Content Addressable Memory performance Analysis using NAND Structure FinFET
RU77985U1 (ru) Устройство для выбора сигнала с наивысшим приоритетом для ассоциативной памяти
AU2021106221A4 (en) An improved tcam cell design and method of operation for reduced power dissipation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant