CN108196177B - 一种半导体组件性能测试*** - Google Patents

Abstract

本发明公开一种半导体组件性能测试***，所述测试***包括：直流电源、第一电流单元、第二电流单元、半导体组件单元、电压固定单元、吸能及保护单元；通过设置第一电流单元、电压固定单元、第二电流单元来分别模拟实际O‑C‑O工况下的第一次分断时流过被测半导体组件的第一故障电流、第一次分断时被测半导体组件两端的稳态电压、第二次分断时流过被测半导体组件的第二故障电流、第二次分断时被测半导体组件两端的稳态电压；通过检测流过被测半导体组件的电流或被测半导体组件两端的电压就能评估被测半导体组件性能的可靠性，为实际工程提供重要参考。

Description

一种半导体组件性能测试***

技术领域

本发明涉及高压直流输电技术领域，特别是涉及一种半导体组件性能测试***。

背景技术

高压直流输电具有交流输电不可替代的优点，在远距离大功率输电和交流***的非同步联络等方面得到广泛的应用。近十几年来，轻型直流输电技术的提出和发展，更使直流输电延伸到了近距离、小容量的输电场合。直流断路器作为承载、开断直流运行回路正常电流以及各种故障电流的重要开关设备，大体可以分为机械式断路器、全固态断路器与混合式断路器。混合式断路器结合了开关良好的静态特性与电力电子器件良好的动态性能，具有通态损耗小、开断时间短、无需专用冷却设备等优点，是目前断路器研发的新方向。

混合式直流断路器利用转移单元的闭锁实现快速分断故障电流，全控性半导体器件组成的大功率半导体组件是转移单元核心组成部分，对于开断电流起关键作用。

直流断路器分断故障电流后需进行重合闸使***恢复正常运行,重合闸又分为分(Open)-合(Close)(O-C)工况和分(Open)-合(Close)-分(Open)(O-C-O)工况。O-C工况为直流断路器分断电流后，***故障及时被清除，断路器合闸即可恢复***正常运行，此种情况下断路器在短时间内(数十微秒)仅需要进行一次故障电流分断动作；O-C-O工况为直流断路器分断电流后，***故障未被及时清除，断路器进行合闸后再次出现快速升高的故障电流，断路器在短时间内(数十微秒)需要进行第二次故障电流分断。其中O-C-O工况下直流断路器半导体组件在短暂的时间内连续承受两次很大的热应力及电气应力。同时，直流断路器半导体组件进行故障电流分断后处于关断状态，待电压稳定后，其两端电压应为直流电网电压的1/n，其中n为直流断路器中级联半导体组件的数目。

在O-C-O工况下，高压直流断路器中的半导体组件在数十微妙的短暂时间间隔内连续承受很大的电气应力，对于半导体组件的可靠性要求较高。目前并没有通过模拟实际O-C-O工况对半导体组件的可靠性进行评估，为实际工程提供重要参考。

针对上述问题，如何通过模拟实际O-C-O工况对半导体组件的可靠性进行评估成为本领域亟需解决的问题。

发明内容

本发明的目的是提供一种半导体组件性能测试***，通过模拟实际O-C-O工况，以实现评估半导体组件的可靠性。

为实现上述目的，本发明提供一种半导体组件性能测试***，所述***包括：直流电源、第一电流单元、第二电流单元、半导体组件单元、电压固定单元、吸能及保护单元；

所述直流电源，用于提供电能；

所述第一电流单元，所述第一电流单元的第一端与所述直流电源的正极端相连，所述第一电流单元的第二端与所述直流电源的负极端相连，用于模拟第一次分断时流过被测半导体组件的第一故障电流；

所述电压固定单元，所述电压固定单元的第一端与所述第一电流单元的第三端相连，所述电压固定单元的第二端与所述第一电流单元的第四端相连，用于模拟第一次分断时被测半导体组件两端的稳态电压；还用于模拟第二次分断时被测半导体组件两端的稳态电压；

所述第二电流单元，所述第二电流单元的第一端与所述第一电流单元的第三端相连，所述第二电流单元的第二端与所述第一电流单元的第四端相连，用于模拟第二次分断时流过被测半导体组件的第二故障电流；

所述半导体组件单元，所述半导体组件单元的第一端与所述第一电流单元的第三端相连，所述半导体组件单元的第二端与所述第一电流单元的第四端相连，用于放置被测半导体组件；

所述吸能及保护单元，所述吸能及保护单元的第一端与所述第一电流单元的第三端相连，所述吸能及保护单元的第二端与所述第一电流单元的第四端相连，用于吸收能量并保护被测半导体组件。

可选的，所述直流电源包括：电压源和第一开关；

所述电压源的负极与所述第一电流单元的第二端相连，所述电压源的正极与所述第一开关的第一端相连，所述第一开关的第二端与所述第一电流单元的第一端相连。

可选的，所述第一电流单元包括：第二开关、第一晶体管、第一电容、第一电感；

所述第二开关的第一端与所述直流电源的正极端相连，所述第二开关的第二端与所述第一电容的第一端相连，所述第一电容的第二端与所述直流电源的负极端相连，所述第一晶体管的发射极与所述第二开关的第一端相连，所述第一晶体管的集电极与所述第一电容的第一端相连，所述第一电感的第一端与所述第二开关的第一端相连，所述第一电感的第二端分别与所述电压固定单元的第一端、所述第二电流单元的第一端、所述半导体组件单元的第一端、所述吸能及保护单元的第一端相连。

可选的，所述第一电流单元还包括：第三开关、第一电阻；

所述第三开关的第一端与所述第一电容的第一端相连，所述第三开关的第二端与所述第一电阻的第一端相连，所述第一电阻的第二端与所述第一电容的第二端相连。

可选的，所述电压固定单元包括：第四开关、第二晶体管、第二电容；

所述第四开关的第一端与所述第一电流单元的第三端相连，所述第四开关的第二端与所述第二电容的第一端相连，所述第二电容的第二端与所述第一电流单元的第四端相连，所述第二晶体管的发射极与所述第四开关的第一端相连，所述第二晶体管的集电极与所述第四开关的第二端相连。

可选的，所述电压固定单元还包括：第五开关、第二电阻；

所述第五开关的第一端与所述第二电容的第一端相连，所述第五开关的第二端与所述第二电阻的第一端相连，所述第二电阻的第二端与所述第二电容的第二端相连。

可选的，所述第二电流单元包括：第六开关、第一晶闸管、第三电容、第二电感；

所述第六开关的第一端与所述第一电流单元的第三端相连，所述第六开关的第二端与所述第三电容的第一端相连，所述第三电容的第二端与所述第二电感的第一端相连，所述第二电感的第二端与所述第一电流单元的第四端相连，所述第一晶闸管的第一端与所述第六开关的第一端相连，所述第一晶闸管的第二端与所述第六开关的第二端相连。

可选的，所述第二电流单元还包括：第七开关、第三电阻；

所述第七开关的第一端与所述第三电容的第一端相连，所述第七开关的第二端与所述第三电阻的第一端相连，所述第三电阻的第二端与所述第三电容的第二端相连。

可选的，所述吸能及保护单元包括：电涌保护电路、第二晶闸管；

所述电涌保护电路的第一端与所述第一电流单元的第三端相连，所述电涌保护电路的第二端与所述第一电流单元的第四端相连，所述第二晶闸管的第一端与所述电涌保护电路的第一端相连，所述第二晶闸管的第二端与所述电涌保护电路的第二端相连。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明通过设置第一电流单元、电压固定单元、第二电流单元来分别模拟实际O-C-O工况下的第一次分断时流过被测半导体组件的第一故障电流、第一次分断时被测半导体组件两端的稳态电压、第二次分断时流过被测半导体组件的第二故障电流、第二次分断时被测半导体组件两端的稳态电压；通过检测流过被测半导体组件的电流或被测半导体组件两端的电压就能评估被测半导体组件性能的可靠性，为实际工程提供重要参考。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例半导体组件性能测试***的结构框图；

图2为本发明实施例半导体组件性能测试***的具体结构图；

图3为本发明实施例被测半导体组件的结构图；

图4为本发明实施例时序图；

图5为本发明实施例模拟O-C-O工况提供的第一故障电流、第二故障电流、稳态电压的波形图；

图6为本发明实施例检测被测半导体组件电流和电压的波形图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的目的是提供一种半导体组件性能测试***，通过模拟实际O-C-O工况，以实现评估半导体组件性能的可靠性。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1为本发明实施例半导体组件性能测试***的结构框图，图2为本发明实施例半导体组件性能测试***的具体结构图，如图1-2所示，本发明提供一种半导体组件性能测试***，所述***包括：直流电源1、第一电流单元2、第二电流单元6、半导体组件单元3、电压固定单元5、吸能及保护单元4、触发控制单元。

所述直流电源1，用于提供电能；所述直流电源1包括：电压源和第一开关S1。

所述电压源的负极与所述第一电流单元2的第二端相连，所述电压源的正极与所述第一开关S1的第一端相连，所述第一开关S1的第二端与所述第一电流单元2的第一端相连。

所述第一电流单元2，所述第一电流单元2的第一端与所述直流电源1的正极端相连，所述第一电流单元2的第二端与所述直流电源1的负极端相连，用于模拟第一次分断时流过被测半导体组件的第一故障电流；所述第一电流单元2包括：第二开关S2、第一晶体管IGBT1、第一电容C1、第一电感L1、第三开关S3、第一电阻R1。

所述第一电流单元2的具体连接关系为：所述第二开关S2的第一端与所述直流电源1的正极端相连，所述第二开关S2的第二端与所述第一电容C1的第一端相连，所述第一电容C1的第二端与所述直流电源1的负极端相连，所述第一晶体管IGBT1的发射极与所述第二开关S2的第一端相连，所述第一晶体管IGBT1的集电极与所述第一电容C1的第一端相连，所述第一电感L1的第一端与所述第二开关S2的第一端相连，所述第一电感L1的第二端分别与所述电压固定单元5的第一端、所述第二电流单元6的第一端、所述半导体组件单元3的第一端、所述吸能及保护单元4的第一端相连，所述第三开关S3的第一端与所述第一电容C1的第一端相连，所述第三开关S3的第二端与所述第一电阻R1的第一端相连，所述第一电阻R1的第二端与所述第一电容C1的第二端相连。

本发明设置第二开关S2、第一晶体管IGBT1、第一电容C1、第一电感L1是用于模拟第一次分断时流过被测半导体组件的第一故障电流。

本发明设置第三开关S3、第一电阻R1是用于释放第一电容C1上残余电荷。

所述电压固定单元5，所述电压固定单元5的第一端与所述第一电流单元2的第三端相连，所述电压固定单元5的第二端与所述第一电流单元2的第四端相连，用于模拟第一次分断时被测半导体组件两端的稳态电压；还用于模拟第二次分断时被测半导体组件两端的稳态电压；所述电压固定单元5包括：第四开关S4、第二晶体管IGBT2、第二电容C2、第五开关S5、第二电阻R2。

所述电压固定单元5的具体连接关系为：所述第四开关S4的第一端与所述第一电流单元2的第三端相连，所述第四开关S4的第二端与所述第二电容C2的第一端相连，所述第二电容C2的第二端与所述第一电流单元2的第四端相连，所述第二晶体管IGBT2的发射极与所述第四开关S4的第一端相连，所述第二晶体管IGBT2的集电极与所述第四开关S4的第二端相连，端与所述第二电容C2的第一端相连，所述第五开关S5的第二端与所述第二电阻R2的第一端相连，所述第二电阻R2的第二端与所述第二电容C2的第二端相连。

本发明设置第四开关S4、第二晶体管IGBT2、第二电容C2是用于模拟第一次分断时被测半导体组件两端的稳态电压，还用于模拟第二次分断时被测半导体组件两端的稳态电压。

本发明设置第五开关S5、第二电阻R2是用于释放第二电容C2上残余电荷。

所述第二电流单元6，所述第二电流单元6的第一端与所述第一电流单元2的第三端相连，所述第二电流单元6的第二端与所述第一电流单元2的第四端相连，用于模拟第二次分断时流过被测半导体组件的第二故障电流；所述第二电流单元6包括：第六开关S6、第一晶闸管T1、第三电容C3、第二电感L2、第七开关S7、第三电阻R3。

所述第二电流单元6的具体连接关系为：所述第六开关S6的第一端与所述第一电流单元2的第三端相连，所述第六开关S6的第二端与所述第三电容C3的第一端相连，所述第三电容C3的第二端与所述第二电感L2的第一端相连，所述第二电感L2的第二端与所述第一电流单元2的第四端相连，所述第一晶闸管T1的第一端与所述第六开关S6的第一端相连，所述第一晶闸管T1的第二端与所述第六开关S6的第二端相连，所述第七开关S7的第一端与所述第三电容C3的第一端相连，所述第七开关S7的第二端与所述第三电阻R3的第一端相连，所述第三电阻R3的第二端与所述第三电容C3的第二端相连。

本发明设置第六开关S6、第一晶闸管T1、第三电容C3、第二电感L2是用于模拟第二次分断时流过被测半导体组件的第二故障电流。

本发明设置第七开关S7、第三电阻R3是用于释放第三电容C3上残余电荷。

所述半导体组件单元3，所述半导体组件单元3的第一端与所述第一电流单元2的第三端相连，所述半导体组件单元3的第二端与所述第一电流单元2的第四端相连，用于放置被测半导体组件；所述被测半导体组件如图3所示，但不局限于图3。

所述吸能及保护单元4，所述吸能及保护单元4的第一端与所述第一电流单元2的第三端相连，所述吸能及保护单元4的第二端与所述第一电流单元2的第四端相连，用于吸收被测半导体组件关断时的能量并保护被测半导体组件；所述吸能及保护单元4包括：电涌保护电路MOV、第二晶闸管T2。

所述吸能及保护单元4的具体连接关系为：所述电涌保护电路MOV的第一端与所述第一电流单元2的第三端相连，所述电涌保护电路MOV的第二端与所述第一电流单元2的第四端相连，所述第二晶闸管T2的第一端与所述电涌保护电路MOV的第一端相连，所述第二晶闸管T2的第二端与所述电涌保护电路MOV的第二端相连。

本发明中的电涌保护电路MOV优选为电压限制型电涌保护电路MOV，吸收被测半导体组件关断时的能量。

本发明设置第二晶闸管T2有效防止被测半导体组件出现过电压损毁。

触发控制单元，所述触发控制单元分别与所述第一电流单元2、所述电压固定单元5、所述第二电流单元6和所述半导体组件单元3相连，用于给所述第一电流单元2、所述电压固定单元5、所述第二电流单元6和所述半导体组件单元3提供触发信号。

图4为本发明实施例时序图，如图4所示，本发明具体的工作过程为：

试验前电路中第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第一晶体管IGBT1、第二晶体管IGBT2、第一晶闸管T1、第二晶闸管T2均属于断开状态。

A、将被测半导体组件放置在所述半导体组件单元3位置处。

B、闭合第一开关S1与第二开关S2给第一电流单元2中的第一电容C1充电，达到第一设定值时，断开第二开关S2；再闭合第四开关S4，给电压固定单元5中的第二电容C2充电，达到第二电压设定值时，断开第四开关S4；再闭合第六开关S6，给第二电流单元6中的第三电容C3充电，达到第三电压设定值时，断开第六开关S6；至此预充电过程完毕，断开第一开关S1使直流电源1与测试***其它单元电气隔离。

C、t₀时刻，触发控制单元给第一电流单元2中的第一晶体管IGBT1发出触发脉冲，同时给被测半导体组件发出触发信号，此时被测半导体组件中电流开始上升。此步骤模拟O-C-O工况中第一次分断时流过被测半导体组件的第一故障电流上升的过程。

D、经过预设的时延后，t₁时刻触发控制单元给被测半导体组件发出关断信号，此时被测半导体组件中电流开始迅速下降，其两端电压开始上升，达到吸能及保护单元4中电涌保护电路MOV的动作电压后，吸能及保护单元4动作吸能，电涌保护电路MOV在t₂时刻完成，t₂时刻触发控制单元给电压固定单元5中的第二晶体管IGBT2发出触发信号，随后被测半导体组件两端电压稳定在电压固定单元5提供的稳态电压值，同时于t₂时刻触发控制单元断开第一电流单元2中的第一晶体管IGBT1，使第一电流单元2与测试***的其他单元电气隔离。此步骤模拟O-C-O工况中半导体组件第一次分断故障电流的过程及两端稳态电压的过程。

E、经过一定时延后(数十毫秒)，在t₃时刻触发控制单元向第二电流单元6中的第一晶闸管T1发出触发脉冲，同时触发控制单元关断电压固定单元5中的第二晶体管IGBT2，并同时触发控制单元触发被测半导体组件，被测半导体组件中电流开始上升。此步骤模拟O-C-O工况中第二次分断时流过被测半导体组件的第二故障电流。

F、经过预设的时延后，在t₄时刻触发控制单元给被测半导体组件发出关断信号，此时被测半导体组件中电流开始迅速下降，其两端电压开始上升，达到吸能及保护单元4中电涌保护电路MOV的动作电压后，吸能及保护单元4动作吸能，电涌保护电路MOV动作于t₅时刻完成，在t₅时刻给电压固定单元5中的第二晶体管IGBT2发出触发信号，随后被测半导体组件两端电压稳定在电压固定单元5提供的稳态电压值。另外被测半导体组件关断后，第二电流单元6中的第一晶闸管T1电流降至0，第一晶闸管T1闭锁。此步骤模拟O-C-O工况中半导体组件第二次分断故障电流的过程及两端稳态电压的过程。

G、经过预设的时延后，在t₆时刻给电压固定单元5中的第二晶体管IGBT2发出关断信号，使电压固定单元5与其他部分电气隔离，为下次实验做好准备。

H、闭合第三开关S3、第五开关S5、第七开关S7，分别将第一电容C1、第二电容C2、第三电容C3上残余电荷经相应的各放电电阻释放，待器件充分散热后，可准备下次试验。

图5为本发明实施例模拟O-C-O工况提供的第一故障电流、第二故障电流、稳态电压的波形图；图6为本发明实施例检测被测半导体组件电流和电压的波形图，如图6所示，通过上述步骤进行被测半导体组件测试，如果检测出来的被测半导体组件的电压波形和电流波形图6与图5相似，则说明被测半导体组件性能完好，如果检测出来的被测半导体组件的电压波形和电流波形图6与图5完全不同，则说明被测半导体组件性能已损坏。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种半导体组件性能测试***，其特征在于，所述测试***包括：直流电源、第一电流单元、第二电流单元、半导体组件单元、电压固定单元、吸能及保护单元；

所述直流电源，用于提供电能；

所述第一电流单元，所述第一电流单元的第一端与所述直流电源的正极端相连，所述第一电流单元的第二端与所述直流电源的负极端相连，用于模拟第一次分断时流过被测半导体组件的第一故障电流；

所述电压固定单元，所述电压固定单元的第一端与所述第一电流单元的第三端相连，所述电压固定单元的第二端与所述第一电流单元的第四端相连，用于模拟第一次分断时被测半导体组件两端的稳态电压；还用于模拟第二次分断时被测半导体组件两端的稳态电压；

所述第二电流单元，所述第二电流单元的第一端与所述第一电流单元的第三端相连，所述第二电流单元的第二端与所述第一电流单元的第四端相连，用于模拟第二次分断时流过被测半导体组件的第二故障电流；

所述半导体组件单元，所述半导体组件单元的第一端与所述第一电流单元的第三端相连，所述半导体组件单元的第二端与所述第一电流单元的第四端相连，用于放置被测半导体组件；

所述吸能及保护单元，所述吸能及保护单元的第一端与所述第一电流单元的第三端相连，所述吸能及保护单元的第二端与所述第一电流单元的第四端相连，用于吸收能量并保护被测半导体组件；

所述电压固定单元包括：第四开关、第二晶体管、第二电容、第五开关和第二电阻；

所述第四开关的第一端与所述第一电流单元的第三端相连，所述第四开关的第二端与所述第二电容的第一端相连，所述第二电容的第二端与所述第一电流单元的第四端相连，所述第二晶体管的发射极与所述第四开关的第一端相连，所述第二晶体管的集电极与所述第四开关的第二端相连；

所述第五开关的第一端与所述第二电容的第一端相连，所述第五开关的第二端与所述第二电阻的第一端相连，所述第二电阻的第二端与所述第二电容的第二端相连。

2.根据权利要求1所述的测试***，其特征在于，所述直流电源包括：电压源和第一开关；

所述电压源的负极与所述第一电流单元的第二端相连，所述电压源的正极与所述第一开关的第一端相连，所述第一开关的第二端与所述第一电流单元的第一端相连。

3.根据权利要求1所述的测试***，其特征在于，所述第一电流单元包括：第二开关、第一晶体管、第一电容、第一电感；

所述第二开关的第一端与所述直流电源的正极端相连，所述第二开关的第二端与所述第一电容的第一端相连，所述第一电容的第二端与所述直流电源的负极端相连，所述第一晶体管的发射极与所述第二开关的第一端相连，所述第一晶体管的集电极与所述第一电容的第一端相连，所述第一电感的第一端与所述第二开关的第一端相连，所述第一电感的第二端分别与所述电压固定单元的第一端、所述第二电流单元的第一端、所述半导体组件单元的第一端、所述吸能及保护单元的第一端相连。

4.根据权利要求3所述的测试***，其特征在于，所述第一电流单元还包括：第三开关、第一电阻；

所述第三开关的第一端与所述第一电容的第一端相连，所述第三开关的第二端与所述第一电阻的第一端相连，所述第一电阻的第二端与所述第一电容的第二端相连。

5.根据权利要求1所述的测试***，其特征在于，所述第二电流单元包括：第六开关、第一晶闸管、第三电容、第二电感；

所述第六开关的第一端与所述第一电流单元的第三端相连，所述第六开关的第二端与所述第三电容的第一端相连，所述第三电容的第二端与所述第二电感的第一端相连，所述第二电感的第二端与所述第一电流单元的第四端相连，所述第一晶闸管的第一端与所述第六开关的第一端相连，所述第一晶闸管的第二端与所述第六开关的第二端相连。

6.根据权利要求5所述的测试***，其特征在于，所述第二电流单元还包括：第七开关、第三电阻；

所述第七开关的第一端与所述第三电容的第一端相连，所述第七开关的第二端与所述第三电阻的第一端相连，所述第三电阻的第二端与所述第三电容的第二端相连。

7.根据权利要求1所述的测试***，其特征在于，所述吸能及保护单元包括：电涌保护电路、第二晶闸管；

所述电涌保护电路的第一端与所述第一电流单元的第三端相连，所述电涌保护电路的第二端与所述第一电流单元的第四端相连，所述第二晶闸管的第一端与所述电涌保护电路的第一端相连，所述第二晶闸管的第二端与所述电涌保护电路的第二端相连。