CN108153485B - 一种多设备协同访问sram的方法及*** - Google Patents

一种多设备协同访问sram的方法及*** Download PDF

Info

Publication number
CN108153485B
CN108153485B CN201711159777.2A CN201711159777A CN108153485B CN 108153485 B CN108153485 B CN 108153485B CN 201711159777 A CN201711159777 A CN 201711159777A CN 108153485 B CN108153485 B CN 108153485B
Authority
CN
China
Prior art keywords
sram
writing
reading
fpga
mcu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711159777.2A
Other languages
English (en)
Other versions
CN108153485A (zh
Inventor
宋晓波
张梦莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Institute of Technical Physics
Original Assignee
Tianjin Jinhang Institute of Technical Physics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Institute of Technical Physics filed Critical Tianjin Jinhang Institute of Technical Physics
Priority to CN201711159777.2A priority Critical patent/CN108153485B/zh
Publication of CN108153485A publication Critical patent/CN108153485A/zh
Application granted granted Critical
Publication of CN108153485B publication Critical patent/CN108153485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提供一种多设备协同访问SRAM的方法及***，属于集成电路技术领域，该方法及***不增加硬件开销，可靠的实现多设备协同访问SRAM。方法及***中涉及多个设备均需访问SRAM时，以其中一个为主设备，其它为从设备，从设备通过与主设备之间的交互信息获取当前SRAM状态，从设备发出的SRAM读写信号受主设备控制，由主设备根据当前SRAM状态确定和各设备优先级哪一个设备对SRAM进行读或写操作。为实时性较高的多设备访问SRAM的***提供了一种切实有效的方法，两次握手机制实现简单，可确保读写SRAM操作可靠有效，并且本方法对SRAM的读写时刻与读写周期等无特殊要求，通用性较强。

Description

一种多设备协同访问SRAM的方法及***
技术领域
本发明属于集成电路技术领域，特别涉及一种可靠的多设备协同访问SRAM的方法。
背景技术
数据存储作为数字电路***中的关键部分，承担着数据缓存的重要作用。数据存储中常用的SRAM以其无需刷新电路，读写接口时序简单等优点，成为目前主流的存储器，并广泛应用于嵌入式***中。在数字电路***中，经常出现多个设备均需访问同一片SRAM的情况，由于SRAM同一时刻只能被一个设备访问，因此需要一种实现多个设备交替访问SRAM的方法。传统的方法通常是通过软件分时访问或硬件分时访问实现。现有的软件分时访问方法大多不能保证读写SRAM的实时性；而硬件分时访问方法通常是设计选择电路，增加了电路的面积和成本，降低了产品的市场竞争力。为了节约成本，确保产品的可靠性，本文提出了一种可靠的多设备协同访问SRAM的方法。该方法硬件简单，软件开销较小，实践证明采用该方法访问SRAM有效可靠。
发明内容
本发明的目的：克服现有技术的不足，提出一种可靠的多设备协同访问SRAM的方法，该方法基于软件协调思想，不增加硬件开销，可靠的实现多设备协同访问SRAM。
为达到以上目的，本发明采取的技术方案为：一种多设备协同访问SRAM的方法，当多个设备均需访问SRAM时，以其中一个为主设备，其它为从设备，从设备通过与主设备之间的交互信息获取当前SRAM状态，从设备发出的SRAM读写信号受主设备控制，由主设备根据当前SRAM状态确定哪一个设备对SRAM进行读或写操作。
一种多设备协同访问SRAM的方法，该方法包括以下步骤：
S1当多个设备均需访问SRAM时，以其中一个为主设备，其它为从设备；
S2将主设备与SRAM直接相连，从设备与主设备相连，从设备对SRAM的访问由主设备转接实现；
S3主设备负责监控并记录SRAM的当前状态，当多个设备同时访问SRAM时，主设备根据的当前状态和各设备优先级决定由哪个设备访问SRAM；
S4当较高优先级设备访问SRAM，无论当前SRAM处于什么状态，均无等待将SRAM操作权交给优先级最高的设备；
S5当低优先级设备访问SRAM，先判断SRAM当前状态，以确定是否可以启动本次读或写，在读或写SRAM后需判断此次读或写是否成功，是否成功的标志就是判断在本次操作期间是否有其他设备对SRAM读或写操作；若判断结果为读或写失败，需重新读或写，直到成功为止；
一种多设备协同访问SRAM的***，其特征在于，包括：MCU、FPGA、SRAM；FPGA为主设备，MCU为从设备；FPGA直接与SRAM相连，MCU与FPGA相连，MCU对SRAM的操作由FPGA转接实现；
(1)FPGA控制两个标记：一个是SRAM当前状态，一个是SRAM读写标记；SRAM当前状态默认为空闲状态，当有设备读或写SRAM时，FPGA需将SRAM当前状态置为读状态或写状态，读或写操作完成后，将SRAM当前状态恢复为空闲状态；读写标记默认为空闲状态，当有设备读或写SRAM时，FPGA需将读写标记置为读写状态，当FPGA完成一次读或写SRAM操作，并读取读写标记后，将读写标记恢复为空闲状态；
(2)MCU访问SRAM的优先级高于FPGA；
当优先级较低的FPGA读或写SRAM前，FPGA需先判断SRAM当前状态，若SRAM当前状态为空闲状态，FPGA可以读或写SRAM，在读或写SRAM后需查询读写标记寄存器以判断本次读或写是否成功，若读写标记寄存器为读写状态，则证明本次读或写操作失败，若读写标记寄存器为空闲状态，则证明本次读或写操作成功；若判断结果为读或写失败，需重新读或写，直到成功为止；当优先级较高的MCU读或写SRAM时，FPGA无等待控制将SRAM与MCU相连，确保MCU、实时访问SRAM。
一种多设备协同访问SRAM的***，其特征在于，包括：MCU、FPGA、SRAM；FPGA为主设备，MCU为从设备；FPGA直接与SRAM相连，MCU与FPGA相连，MCU对SRAM的操作由FPGA转接实现；
(1)FPGA控制两个标记：一个是SRAM当前状态，一个是SRAM读写标记；SRAM当前状态默认为空闲状态，当有设备读或写SRAM时，FPGA需将SRAM当前状态置为读状态或写状态，读或写操作完成后，将SRAM当前状态恢复为空闲状态；读写标记默认为空闲状态，当有设备读或写SRAM时，FPGA需将读写标记置为读写状态，当FPGA完成一次读或写SRAM操作，并读取读写标记后，将读写标记恢复为空闲状态；
(2)FPGA访问SRAM的优先级高于MCU；当优先级较低的MCU读或写SRAM前，MCU先判断SRAM当前状态，若SRAM当前状态为空闲状态，MCU进行读或写SRAM，在读或写SRAM后查询读写标记判断本次读或写是否成功，若读写标记为读写状态，则证明本次读或写操作失败，若读写标记为空闲状态，则证明本次读或写操作成功；若判断结果为读或写失败，需重新读或写，直到成功为止；当优先级较高的FPGA读或写SRAM时，FPGA无等待进行读或写。
优选地，上述的一种多设备协同访问SRAM的***，其特征在于，还包括RS422接口电路、数据发送接口电路、一台安装有数据采集装置的上位机；SRAM与FPGA输入输出端口相连；MCU具有外设的EPI接口，EPI接口与FPGA的其他输入输出端口相连，EPI接口能够被配置为分时访问FPGA和SRAM模式；所述的RS422接口电路实现上位机串口命令的接收，并传给FPGA；所述的数据发送接口电路实现SRAM数据的发送；所述的上位机用于串口命令的发送和SRAM数据的采集与解析；FPGA能够实现串口命令接收、控制EPI接口分时访问FPGA和SRAM。
优选地，上述一种多设备协同访问SRAM的***，其特征在于，包括：FPGA能够实现SRAM读写控制功能、数据发送功能、SRAM状态控制功能。
优选地，上述的一种多设备协同访问SRAM的***，其特征在于，MCU为TI优选地，上述的一种多设备协同访问SRAM的***，其特征在于，该MCU具有外设的EPI接口，能够实现8、16或、32位并行总线接口。
一种多设备协同访问SRAM的***，其特征在于，包括：MCU、FPGA、SRAM；FPGA为主设备，MCU为从设备；FPGA直接与SRAM相连，MCU与FPGA相连，MCU对SRAM的操作由FPGA转接实现；FPGA访问SRAM的优先级高于MCU；其具体访问方法如下：
(1)读SRAM命令：上位机发送读SRAM命令，FPGA通过串口接收并解析命令；
(2)读SRAM数据：FPGA接收到读SRAM命令后，无等待生成SRAM读信号、SRAM片选信号、禁止SRAM写使能信号，将从SRAM读出的数据发送至上位机；
(3)SRAM状态控制：FPGA控制两个寄存器标记SRAM的状态：分别为SRAM当前状态寄存器和SRAM读写标记寄存器，以供MCU读取；当前状态寄存器的默认状态为“空闲状态”，当开始读SRAM操作时，将当前状态寄存器置为“读状态”，读操作结束将当前状态寄存器恢复为“空闲状态”，当开始写SRAM操作时，将当前状态寄存器置为“写状态”，写操作结束将当前状态寄存器恢复为“空闲状态”，读写标记寄存器默认为空闲状态，当开始读SRAM操作时，将读写标记寄存器置为读写状态；
(4)写SRAM数据：FPGA控制MCU的EPI接口与FPGA的交互，在写SRAM之前，MCU首先查询SRAM当前状态寄存器，为“空闲状态”时，MCU通过EPI接口发起写SRAM操作，FPGA判断SRAM当前状态，若当前为空闲状态，FPGA发送给SRAM下述信号：MCU写SRAM信号、SRAM片选信号、写SRAM数据信号，否则FPGA不发送上述信号；MCU写SRAM操作完成后，MCU查询SRAM读写标记寄存器，若读写标记寄存器为读写状态，则表示写SRAM期间接收到读SRAM命令，写SRAM被迫中断，写SRAM操作失败，此时MCU发送命令将SRAM读写标记寄存器置为空闲状态，FPGA收到命令后将读写标记寄存器置为空闲状态，同时MCU将本次数据重新写入SRAM，直到写成功为止。
本方明与现有技术相比的有益效果是：
(1)可靠性强，基于软件协调的思想，采用两次握手机制确保SRAM的可靠读写，既降低了硬件开销，节约了成本，又提高了***的可靠性；
(2)通用性好，本方法对读写SRAM具体时刻，读写周期等无特殊要求，适应性较强；
(3)实时性高，可实现优先级高的设备无等待访问SRAM。
附图说明
图1是本发明的一种多设备协同访问SRAM***组成。
图2是本发明的实施例二中的***数据流向图。
图3是本发明的实施例二中的SRAM读写流程图。
具体实施方式
下面结合附图及实施例对本发明作进一步的详细说明。应当理解，此处所描述的具体实施例仅仅用于解释本发明，并不用于限定本发明。
一种可靠的多设备协同访问SRAM的方法，当多个设备均需访问SRAM时，以其中一个为主设备，其它为从设备，从设备通过与主设备之间的交互信息获取当前SRAM状态，从设备发出的SRAM读写信号受主设备控制，由主设备根据当前SRAM状态确定和各设备优先级哪一个设备对SRAM进行读或写操作。
一种可靠的多设备协同访问SRAM的***，包括以下限定：
(1)在设计多设备协同访问SRAM的***时，将主设备与SRAM直接相连，从设备与主设备相连，从设备对SRAM的访问最终由主设备转接实现。
(2)主设备负责监控并记录SRAM的当前状态；当多个设备同时访问SRAM时，主设备根据的当前状态和各设备优先级决定由哪个设备访问SRAM；
(3)当较高优先级设备访问SRAM，无论当前SRAM处于什么状态，均无等待将SRAM操作权交给优先级最高的设备；
(4)优先级较低的设备对SRAM的读写操作可能被优先级更高的设备打断，因此需建立一种机制确保SRAM的可靠读写。本发明采用两次握手机制来实现，当低优先级设备在读/写SRAM前需查询SRAM当前状态以确定是否可以启动本次读/写(若SRAM当前状态为空闲状态，则可以启动本次读/写操作，否则不可以启动本次读/写操作)，在读/写SRAM后需判断此次(查询读/写标记寄存器)读/写是否成功，是否成功的标志就是判断在本次操作期间是否有其他设备成功获取了SRAM的控制权并进行了读/写操作(若读/写标记寄存器为读/写状态，则证明本次读/写操作失败，若读/写标记寄存器为空闲状态，则证明本次读/写操作成功)。若判断结果为读/写失败，需重新读/写，直到成功为止。
实施例一：本发明的一种多设备协同访问SRAM***，具体包括：MCU、FPGA、SRAM。MCU和FPGA均需访问SRAM，在该实施方式中，且MCU访问SRAM的优先级高于FPGA。FPGA直接与SRAM相连，MCU与FPGA相连，MCU对SRAM的操作由FPGA转接实现。MCU与FPGA协同访问SRAM的具体步骤如下：
(3)FPGA负责管理两个寄存器，一个是SRAM当前状态寄存器，一个是读/写标记寄存器。SRAM当前状态寄存器默认为空闲状态，当有设备读/写SRAM时，FPGA需将SRAM当前状态寄存器置为读状态或写状态，读/写操作完成后，将SRAM当前状态寄存器恢复为空闲状态。读/写标记寄存器默认为空闲状态，当有设备读/写SRAM时，FPGA需将读/写标记寄存器置为读状态或写状态，当FPGA完成一次读/写SRAM操作，并读取读/写标记寄存器后，将读/写标记寄存器恢复为空闲状态。
(4)当优先级较低的FPGA读或写SRAM前，FPGA需先判断SRAM当前状态，若SRAM当前状态为空闲状态，FPGA可以读或写SRAM，在读或写SRAM后需查询读写标记寄存器以判断本次读或写是否成功，若读写标记寄存器为读写状态，则证明本次读或写操作失败，若读写标记寄存器为空闲状态，则证明本次读或写操作成功。若判断结果为读/写失败，需重新读或写，直到成功为止。
(5)当优先级较高的MCU读/写SRAM时，FPGA需要无等待将SRAM与MCU相连，确保MCU可以实时访问SRAM。
实施例二、本发明的一种多设备协同访问SRAM***，具体包括：MCU、FPGA、SRAM。FPGA为主设备，MCU为从设备；MCU和FPGA均需访问SRAM，在该实施方式中，且FPGA访问SRAM的优先级高于MCU。FPGA直接与SRAM相连，MCU与FPGA相连，MCU对SRAM的操作由FPGA转接实现。MCU与FPGA协同访问SRAM的具体步骤如下：
(3)FPGA控制两个标记：一个是SRAM当前状态，一个是SRAM读写标记；SRAM当前状态默认为空闲状态，当有设备读或写SRAM时，FPGA需将SRAM当前状态置为读状态或写状态，读或写操作完成后，将SRAM当前状态恢复为空闲状态；读写标记默认为空闲状态，当有设备读或写SRAM时，FPGA需将读写标记置为读状态或写状态，当FPGA完成一次读或写SRAM操作，并读取读写标记后，将读写标记恢复为空闲状态；
(2)当FPGA访问SRAM的优先级高于MCU；当优先级较低的MCU读或写SRAM前，MCU先判断SRAM当前状态，若SRAM当前状态为空闲状态，MCU进行读或写SRAM，在读或写SRAM后查询读写标记判断本次读或写是否成功，若读写标记为读写状态，则证明本次读或写操作失败，若读写标记为空闲状态，则证明本次读或写操作成功；若判断结果为读或写失败，需重新读或写，直到成功为止；
(3)当优先级较高的FPGA读或写SRAM时，FPGA无等待进行读或写；
总之，当主设备优先级低于从设备时，从设备发起对SRAM的读或写操作后，主设备将从设备与SRAM相连，当主设备优先级高于从设备时，从设备发起对SRAM的读或写操作后，主设备先判断SRAM状态，若为SRAM为空闲状态，主设备将从设备与SRAM相连。
实施例三：如图1所示，本发明的一种可靠的多设备协同访问SRAM的***组成，包括：一块由MCU、FPGA、SRAM组成的SRAM读写装置、RS422接口电路、数据发送接口电路、一台安装有数据采集装置的上位机。所述的SRAM读写装置中，MCU和FPGA均需访问SRAM，FPGA直接与SRAM相连，MCU与FPGA相连，MCU对SRAM的操作由FPGA转接实现。MCU需要写数据进SRAM，在该实施方式中FPGA访问SRAM优先级高于MCU，FPGA在接收到读SRAM命令后需要无等待读取SRAM中的数据。
所述SRAM读写装置中，MCU由TI公司的TM4C1294实现，该处理器具有外设接口(EPI)，可实现8/16/32位并行总线接口，EPI接口与FPGA IO相连，EPI接口具有多种工作模式，可以通过软件配置相应的模式分时访问FPGA和SRAM；
FPGA作为主设备，需实现串口命令接收功能、SRAM读写控制功能、数据发送功能、SRAM状态控制功能和EPI接口控制功能，FPGA选用Xilinx公司的Spartan6系列芯片XC6SLX45，该型号FPGA能够提供足够多的逻辑门数、IO管脚、RAM等硬件资源供用户使用；
SRAM选用CYPRESS公司的CY7C1061，容量2MB，数据宽度16bits；
RS422接口电路实现上位机串口命令的接收；
数据发送接口电路实现SRAM数据的发送；
上位机用于串口命令的发送和SRAM数据的采集与解析。
如图2所示，一种可靠的多设备协同访问SRAM的方法，数据流向图包含四条数据通路，每条数据通路数据流向如下：
(5)读SRAM命令通路，上位机发送读SRAM命令，FPGA通过串口命令接收模块接收并解析命令后，将读命令转发至SRAM读写控制模块；
(6)读SRAM数据通路，FPGA接收到读SRAM命令后，SRAM读写控制模块无等待生成SRAM读信号/RD、SRAM片选信号/CS、SRAM字节使能信号/BLE和/BHE、SRAM地址信号ADDR，同时禁止SRAM写使能信号/WE，并将上述信号连接至SRAM，通过数据发送模块将从SRAM读出的数据发送至上位机数据采集装置；
(7)SRAM状态控制通路，通过SRAM状态控制模块产生两个寄存器标记SRAM状态，以供MCU读取，分别为SRAM当前状态寄存器SRAM_STA和SRAM读写标记寄存器READ_FLAG，当前状态寄存器SRAM_STA的默认状态为“空闲状态”，当开始读SRAM操作时，将当前状态寄存器SRAM_STA置为“读状态”，读操作结束将当前状态寄存器SRAM_STA恢复为“空闲状态”，当开始写SRAM操作时，将当前状态寄存器SRAM_STA置为“写状态”，写操作结束将当前状态寄存器SRAM_STA恢复为“空闲状态”，读标记寄存器READ_FLAG默认为无效状态，当开始读SRAM操作时，将读标记寄存器READ_FLAG置为有效(读状态或写状态)；
(8)写SRAM数据通路，MCU通过EPI接口控制模块实现与FPGA的交互，在写SRAM之前，MCU首先查询SRAM当前状态寄存器SRAM_STA，SRAM_STA为“空闲状态”时，MCU通过EPI接口发起写SRAM操作，FPGA内部的SRAM读写控制模块判断SRAM当前状态，若当前为空闲状态，将MCU写SRAM信号/WE、SRAM片选信号/CS、SRAM字节使能信号/BLE和/BHE、SRAM地址信号ADDR、写SRAM数据信号DATA，与SRAM相连，否则FPGA不响应本次写操作，完成一次写操作后，MCU查询SRAM读/写标记寄存器READ_FLAG，若READ_FLAG为读状态，则表示写SRAM期间接收到读SRAM命令，写SRAM被迫中断，写SRAM操作失败，此时MCU发送命令将SRAM读/写标记寄存器READ_FLAG置为空闲状态，FPGA收到命令后将READ_FLAG置为空闲状态，同时MCU将本次数据重新写入SRAM，直到写成功为止。
综上所述，本文提供的一种可靠的多设备协同访问SRAM的方法，流程如图3所示。读SRAM操作需无等待执行，即正在进行的写SRAM操作有可能被打断，本发明通过MCU与FPGA之间的两次握手机制确保MCU能够可靠完成SRAM的写操作。MCU写SRAM之前需先查询SRAM当前状态寄存器，确保SRAM当前状态为空闲状态，至此完成了第一次“握手”，完成一次写SRAM操作后，还需再次判断SRAM读标记寄存器，以确认本次写SRAM是否成功，若不成功需发送命令将SRAM读标记寄存器置为无效，并重写SRAM，至此完成了第二次“握手”。这种两次握手机制确保了在FPGA需无等待读SRAM的情况下，MCU可以可靠的写SRAM。
本发明所述的一种可靠的多设备协同访问SRAM的方法实现简单，软件、硬件开销均较小，为实时性较高的多设备访问SRAM的***提供了一种切实有效的方法，所述的两次握手机制实现简单，可确保读写SRAM操作可靠有效，并且本方法对SRAM的读写时刻与读写周期等无特殊要求，通用性较强。

Claims (1)

1.一种多设备协同访问SRAM的***，其特征在于，包括：MCU、FPGA、SRAM；FPGA为主设备，MCU为从设备；FPGA直接与SRAM相连，MCU与FPGA相连，MCU对SRAM的操作由FPGA转接实现；FPGA访问SRAM的优先级高于MCU；其具体访问方法如下：
(1)读SRAM命令：上位机发送读SRAM命令，FPGA通过串口接收并解析命令；
(2)读SRAM数据：FPGA接收到读SRAM命令后，无等待生成SRAM读信号、SRAM片选信号、禁止SRAM写使能信号，将从SRAM读出的数据发送至上位机；
(3)SRAM状态控制：FPGA控制两个寄存器标记SRAM的状态：分别为SRAM当前状态寄存器和SRAM读写标记寄存器，以供MCU读取；当前状态寄存器的默认状态为“空闲状态”，当开始读SRAM操作时，将当前状态寄存器置为“读状态”，读操作结束将当前状态寄存器恢复为“空闲状态”，当开始写SRAM操作时，将当前状态寄存器置为“写状态”，写操作结束将当前状态寄存器恢复为“空闲状态”，读写标记寄存器默认为空闲状态，当开始读SRAM操作时，将读写标记寄存器置为读写状态；
(4)写SRAM数据：FPGA控制MCU的EPI接口与FPGA的交互，在写SRAM之前，MCU首先查询SRAM当前状态寄存器，为“空闲状态”时，MCU通过EPI接口发起写SRAM操作，FPGA判断SRAM当前状态，若当前为空闲状态，FPGA发送给SRAM下述信号：MCU写SRAM信号、SRAM片选信号、写SRAM数据信号，否则FPGA不发送上述信号；MCU写SRAM操作完成后，MCU查询SRAM读写标记寄存器，若读写标记寄存器为读写状态，则表示写SRAM期间接收到读SRAM命令，写SRAM被迫中断，写SRAM操作失败，此时MCU发送命令将SRAM读写标记寄存器置为空闲状态，FPGA收到命令后将读写标记寄存器置为空闲状态，同时MCU将本次数据重新写入SRAM，直到写成功为止。
CN201711159777.2A 2017-11-20 2017-11-20 一种多设备协同访问sram的方法及*** Active CN108153485B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711159777.2A CN108153485B (zh) 2017-11-20 2017-11-20 一种多设备协同访问sram的方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711159777.2A CN108153485B (zh) 2017-11-20 2017-11-20 一种多设备协同访问sram的方法及***

Publications (2)

Publication Number Publication Date
CN108153485A CN108153485A (zh) 2018-06-12
CN108153485B true CN108153485B (zh) 2021-06-22

Family

ID=62468767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711159777.2A Active CN108153485B (zh) 2017-11-20 2017-11-20 一种多设备协同访问sram的方法及***

Country Status (1)

Country Link
CN (1) CN108153485B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111427823B (zh) * 2020-03-30 2023-05-02 天津光电通信技术有限公司 支持pc与fpga通过pcie通信的驱动设计方法
CN113282240A (zh) * 2021-05-24 2021-08-20 深圳市盈和致远科技有限公司 存储空间数据读写方法、设备、存储介质及程序产品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123113A (zh) * 2007-09-20 2008-02-13 上海交通大学 同步动态随机访问存储器的访问方法及控制装置
CN103995675A (zh) * 2014-04-21 2014-08-20 安庆师范学院 硬盘读写装置的控制方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102609378B (zh) * 2012-01-18 2016-03-30 中国科学院计算技术研究所 一种消息式内存访问装置及其访问方法
CN103150262B (zh) * 2013-04-02 2015-08-12 无锡江南计算技术研究所 管道式串行接口闪存访问装置
US9734118B2 (en) * 2013-10-16 2017-08-15 The Regents Of The University Of California Serial bus interface to enable high-performance and energy-efficient data logging
CN105955919B (zh) * 2016-04-27 2019-02-05 西安交通大学 基于FPGA的多MCU读写NANDFlash的实现方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123113A (zh) * 2007-09-20 2008-02-13 上海交通大学 同步动态随机访问存储器的访问方法及控制装置
CN103995675A (zh) * 2014-04-21 2014-08-20 安庆师范学院 硬盘读写装置的控制方法及装置

Also Published As

Publication number Publication date
CN108153485A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
CN106951388B (zh) 一种基于PCIe的DMA数据传输方法及***
CN108228513B (zh) 一种基于fpga架构的智能串口通讯装置
CN109471824B (zh) 基于axi总线的数据传输***及方法
US20070005825A1 (en) System and method for communicating with memory devices
KR20110089321A (ko) 직렬 포트 메모리 통신 레이턴시 및 신뢰성을 향상시키기 위한 방법 및 시스템
US8117428B2 (en) Apparatus and method for automatically saving and restoring pad configuration registers implemented in a core power domain
CN211376201U (zh) 一种命令读写装置、存储器
CN107861893B (zh) I3c验证从设备、主从设备的通信验证***及方法
KR20160037114A (ko) 직렬 주변장치 인터페이스
CN108153485B (zh) 一种多设备协同访问sram的方法及***
CN102981801B (zh) 一种本地总线数据位宽的转换方法及装置
CN117591450B (zh) 一种数据处理***、方法、设备及介质
CN106776467B (zh) 用于命令接收***的spi flash控制芯片
CN204390227U (zh) 计算设备扩展装置、以及可扩展的计算***
US20100077253A1 (en) Memory control device and methods thereof
CN104598404A (zh) 计算设备扩展方法和装置、以及可扩展的计算***
CN111198837A (zh) 基于fpga的sdio接口***、控制器桥接方法
CN110827891B (zh) 信号转换单元、存储器以及应用于存储器的驱动方法
CN111190840A (zh) 基于现场可编程门阵列控制的多方中央处理器通信架构
CN201859658U (zh) 嵌入式sdram存储模块
CN101251831A (zh) 支持主从设备互换的移动存储器和主从设备互换方法
CN113961497A (zh) 通信电路***、方法、芯片以及存储介质
CN109726149B (zh) 一种axi总线访问nand flash的方法及装置
JPH0238968B2 (zh)
US20130033945A1 (en) System and method for interfacing burst mode devices and page mode devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant