CN108141220B - 状态机控制的mos线性电阻器 - Google Patents

状态机控制的mos线性电阻器 Download PDF

Info

Publication number
CN108141220B
CN108141220B CN201680058730.4A CN201680058730A CN108141220B CN 108141220 B CN108141220 B CN 108141220B CN 201680058730 A CN201680058730 A CN 201680058730A CN 108141220 B CN108141220 B CN 108141220B
Authority
CN
China
Prior art keywords
transistor
circuit
gate
transistors
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680058730.4A
Other languages
English (en)
Other versions
CN108141220A (zh
Inventor
诺姆·埃谢尔
阿米特·索科洛夫
戈兰·蔡特尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN108141220A publication Critical patent/CN108141220A/zh
Application granted granted Critical
Publication of CN108141220B publication Critical patent/CN108141220B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Electronic Switches (AREA)

Abstract

一种采样保持电路，其包括：采样电容器；第一晶体管；第一开关，其位于所述第一晶体管的栅电极和源电极之间；第一电流源，其连接至所述第一晶体管的所述源电极；以及电阻元件和第二开关，所述电阻元件和所述第二开关并联连接在所述第一晶体管的漏电极和预定电压之间。所述电阻元件可以包括第二晶体管，所述第二晶体管根据所述第二晶体管的栅电极处的栅控信号被偏置以在线性区域中操作；或者所述电阻元件可以包括并联连接的多个晶体管组，各个晶体管组包括第二晶体管，所述第二晶体管根据所述第二晶体管的栅电极处的栅控信号被偏置以在线性区域中操作。栅控信号可以来自包括状态机的电路。

Description

状态机控制的MOS线性电阻器
技术领域
本申请总的来说涉及采样保持电路。更具体地，本申请涉及采用晶体管作为电阻元件的采样保持电路。
背景技术
图像传感装置通常由图像传感器(通常为像素电路阵列)以及信号处理电路和任何相关的控制或时序电路组成。在图像传感器本身内部，由于光的照射，电荷被收集在像素电路的光电转换器件中。
图1示出了像素电路的一个示例。如图1所示，像素电路100包括光电转换器件101(例如，光电二极管)、浮动扩散FD、转移晶体管102、复位晶体管103、放大晶体管104、选择晶体管105以及垂直信号线106。如图所示，垂直信号线106由同一列内的多个像素电路共用。可选择地，垂直信号线可以由多个列共享。转移晶体管102、复位晶体管103和选择晶体管105的栅电极分别接收信号TRG、RST和SEL。这些信号例如可以由控制或时序电路提供。
虽然图1示出了在特定配置中的具有四个晶体管的像素电路，但是本公开不限于此，并且可以应用于具有更少或更多晶体管以及诸如电容器、电阻器等其他元件的像素电路。另外，本公开可以扩展成在多个光电转换器件之间共享一个或多个晶体管的配置。
累积的电荷然后被转换成数字值。这种转换通常需要几个电路部件，例如采样保持(S/H：sample-and-hold)电路、模数转换器(ADC：analog-to-digital converte)以及时序和控制电路等，其中每个电路部件均用于转换。例如，S/H电路的目的可以是对来自光电二极管操作的不同时间阶段的模拟信号进行采样，然后可以通过ADC将模拟信号转换为数字形式。
然而，在采样保持电路实现中，可能需要调整各种电路部件以例如增加相关双采样(CDS：correlated double sampling)操作中的比较的准确度。因此，需要高准确度调谐的采样保持电路。
发明内容
本公开的各个方面涉及用于改进采样保持电路的操作的采样保持电路和/或栅控电路。
在本公开的一个方面中，采样保持电路包括：采样电容器；第一晶体管；第一开关，其位于所述第一晶体管的栅电极和源电极之间；电流源，其连接至所述第一晶体管的所述源电极；以及电阻元件和第二开关，所述电阻元件和所述第二开关并联连接在所述第一晶体管的漏电极和预定电压之间，其中，所述电阻元件包括第二晶体管，所述第二晶体管根据所述第二晶体管的栅电极处的栅控信号被偏置以在线性区域中操作。
在本公开的另一方面中，采样保持电路包括：采样电容器；第一晶体管；第一开关，其位于所述第一晶体管的栅电极和源电极之间；电流源，其连接至所述第一晶体管的所述源电极；以及电阻元件和第二开关，所述电阻元件和所述第二开关并联连接在所述第一晶体管的漏电极和预定电压之间，其中，所述电阻元件包括并联连接的多个晶体管组，各个晶体管组包括第二晶体管，所述第二晶体管所述第二晶体管的栅电极处的栅控信号被偏置以在线性区域中操作。栅控信号可以源自包括状态机的电路。
在本公开的另外一方面中，晶体管栅控电路被构造成向包括至少一个第一晶体管的晶体管电路提供栅控信号，所述晶体管栅控电路包括：电流源；多个晶体管组，所述多个晶体管组中的各个晶体管组包括第二晶体管，各个所述第二晶体管的栅电极连接至所述晶体管电路的栅电极。
在本公开的上述方面中，状态机可以产生至少一个状态改变信号，用以控制电路内各种晶体管的连接或断开。
以这种方式，本公开的上述方面至少在信号处理的技术领域以及相关的成像技术领域中提供了改进。
本公开可以以各种形式来体现，包括：由计算机实现的方法、计算机程序产品、计算机***和网络、用户接口(user interface)和应用编程接口(application programminginterface)控制的硬件或电路；以及硬件实现的方法、信号处理电路、图像传感器电路、专用集成电路、现场可编程门阵列等。前面的概述仅旨在给出本公开的各个方面的一般构思，而不以任何方式限制本公开的范围。
附图说明
在以下参照附图的说明中更全面地公开了各种实施例的这些以及其他更详细和具体的特征，其中：
图1示出了适用于本公开的各个方面的示例性像素电路；
图2示出了根据本公开的各个方面的示例性底极板采样S/H电路；
图3示出了根据图2的示例性S/H电路的示例性信号时序图；
图4示出了在根据图3的信号时序图的特定时序处的示例性S/H电路；
图5示出了根据本公开的各个方面的示例性数字比较器；
图6示出了根据本公开的各个方面的示例性S/H电路和控制器电路；
图7示出了根据本公开的各个方面的示例性电流-电压曲线；
图8示出了根据本公开的各个方面的另一示例性控制器电路；
图9示出了根据本公开的各个方面的另一示例性S/H电路；
图10示出了根据图8的示例性控制器电路的状态图；
图11示出了根据图8的示例性控制器电路的示例性状态表。
具体实施方式
在以下说明中，阐述了许多细节，例如流程图、数据表和***配置等。对于本领域技术人员来说显而易见的是，这些具体细节仅仅是示例性的，而不旨在限制本申请的范围。
此外，虽然本公开主要聚焦于在图像传感器中使用S/H电路的示例，但应当理解，这仅仅是实现方式的一个示例。将进一步理解的是，所公开的S/H电路可以用于需要对信号进行采样和/或比较两个电压的任何装置中，例如音频信号处理电路、工业测控电路等。
以这种方式，本公开在信号处理的技术领域以及图像传感和图像处理的相关技术领域中提供了改进。
<采样保持电路>
图2示出了底极板采样类型的示例性模拟S/H电路200。该说明性S/H电路包括：放大器205、采样电容器204和开关201～203。在该示例中，Vref1是参考电压，Vin是待被采样的输入模拟电压(即输入信号)。在图像传感器实现中，Vin表示像素值。开关201～203优选为晶体管，例如CMOS晶体管。
在操作中，由控制信号SW1～SW3根据特定时序来控制开关201～203。也就是说，开关201由控制信号SW1控制，开关202由控制信号SW2控制，开关203由控制信号SW3控制。图3示出了S/H电路200的操作的示例性时序图，并示出了控制信号SW1～SW3各自的波形。在图3中，出于说明目的，“高”信号表示“闭合”(即连接)开关，“低”信号表示“打开”(即断开)开关。
在所示周期的开始，对信号Vin进行采样。在此期间，信号SW1和SW2为高，信号SW3为低。因此，开关201和202闭合，而开关203打开。这导致电容器204被充电到电压Vc＝Vin(t1)-Vref1，其中t1是电容器被充电的时间。在电容器204被充电之后，信号SW1变低，而信号SW2保持高并且信号SW3保持低。因此，开关201打开，而开关202保持闭合，开关203保持打开。这断开了放大器205的反馈路径。电容器204处的电压保持在前一级的电平，即，Vin(t1)-Vref1。接着，使信号SW2和SW3反转。也就是说，在开关201保持打开的状态下，开关202变为打开，开关203变为闭合。电容器204上的电压Vc和放大器205上的反馈连接使放大器205的输出电压Vout与Vin相同。也就是说，Vout＝Vc+Vref1＝Vin(t1)-Vref1+Vref1＝Vin(t1)。
除了这种采样操作之外，特定应用可能需要对像素电路的输出和特定阈值进行比较。在上述采样操作中，该比较可以在第二步之后但是第三步之前执行，也就是说，在开关201和203均打开且开关202闭合时执行该比较。图4示出了此时的S/H电路200的状态，其中，用Vref2表示参考电压。此时，放大器205用作比较器。由于电容器204被充电至Vc＝Vin(t1)-Vref1，因此放大器205的输入端处的差分电压为Vref2-Vin(t2)+Vin(t1)-Vref1。因此，如果Vin(t2)>Vin(t1)+Vref2-Vref1，则比较器输出处于高状态。相反地，如果Vin(t2)<Vin(t1)+Vref2-Vref1，则比较器输出处于低状态。
为了在图像传感器中加入比较操作以用于诸如黑太阳检测(black sundetection)、模拟增益控制等的特定目的，优选能够改变Vref1和Vref2。图5A～C示出了用于在诸如S/H电路200等的S/H电路中使检测阈值偏移的示例性开关电容器电路500。开关电容器电路500包括采样电容器501、输出电流I的电流源502、晶体管503、具有电阻R的电阻器504以及开关505和506。采样电容器501的一个电极连接到晶体管503的栅极。电流源502连接到晶体管503的第一电流端子(例如，源电极)。开关506设置在晶体管503的栅极和第一电流端子之间。电阻器504和开关505并联地设置在晶体管503的第二电流端子(例如，漏电极)和诸如地电位等的预定电压之间。
如图5B所示，在采样阶段的操作期间，开关505打开，并且开关506闭合。在该时刻t1处，采样电容器501被充电至电压Vin(t1)-(I×R+ΔV)，其中，ΔV为晶体管503的栅极-漏极电压。然后，如图5C所示，闭合开关505，并打开开关506。在该时刻t2处，如果Vin(t2)>Vin(t1)-I×R，那么晶体管503接通，并且晶体管输出点处于低电平。然而，如果Vin(t2)<Vin(t1)-I×R，则晶体管503截止，并且晶体管输出点处于高电平。因此，该示例性电路的“跳变点”是Vin(t1)-I×R。
乘积I×R决定了跳变点的偏移，因此I和R的精度决定了比较的准确度。
<跳变点控制>
图6示出了示例性S/H电路，其中用晶体管604替换掉了图5A的电阻器。还示出了开关506和507，并且二者与以上参照图2说明的开关类似地操作。此外，设置了栅控电路600来控制晶体管604的栅极电压Vg。栅控电路600包括放大器601、电流源602和晶体管603。为了提供有效的栅极控制，使电流源502和602匹配，使得二者的电流输出均为I，并且使晶体管603和604匹配，使得它们具有相同的特性。
图7示出了晶体管的用于说明其操作模式的示例性电流-电压曲线。在图7中，纵轴表示电流I，横轴表示晶体管两端的漏极-源极电压Vds。图7中的不同曲线由栅极电压Vg参数化。对于每个特定曲线(即对于每个Vg值)，当Vds低时，I与Vds大致成线性比例关系。因此，这个区域被称为线性区域或欧姆区域。在这个区域中，晶体管的作用像电阻等于Vds/I的电阻器一样。对于较大的Vds值，I相对于Vds的曲线开始弯曲，并且它们的关系不再是线性的。该区域被称为饱和区域。这里，晶体管604被偏置以在线性模式下操作。
例如，在用于黑太阳检测或模拟增益控制的操作中，希望按照特定操作的要求来提供比较器跳变点的偏移。如上所述，该跳变点由Vin(t1)-I×R确定。因此，优选为特定应用提供与所需跳变点相对应的适当电阻值R。
在图6的图示中，晶体管604被控制成作为电阻为R的电阻器操作。这个操作等同于选择一个值Vg，使得图7所示的操作曲线在线性区域中的倾斜度等于1/R。因此，当栅控电路600将Vg提供给晶体管604时，可以动态地控制电阻值R，从而提供更灵活的电路以适应各种应用。
如上所述，因为晶体管603和604匹配且电流源502和602匹配，所以晶体管603和604的相应漏极-源极电压相同。因此，可以通过在放大器601的负输入端处施加适当的控制电压Vs来实现期望的操作电压Vg。因为晶体管604需要在线性区域中操作，所以Vg必须满足两个条件。首先，为了确保Vg在操作期间不被削波，Vg应当小于放大器601的电源电压Vdd。其次，为了确保线性操作，Vg应当被设定为使得Vg>Vth+Vs，其中Vth是可取决于I、硅基板中的晶体管的宽长比、温度等等的阈值电压。
因此，在实际的电路实现中，优选的是，控制晶体管以目标电阻值R操作，同时在线性区域中操作而不进行削波(clipping)。尽管图7示出了单个晶体管的特定操作范围(R的电阻范围和Vg的操作电压范围)，但也可以扩展该范围以确保可以提供所需的电阻值R，同时保持Vds足够大以使晶体管在线性区域中操作，与此同时保持满足上述条件的Vg。这可以通过并联使用多个晶体管并提供根据Vds来选择适当晶体管的机制来实现。
图8示出了利用多个晶体管来扩展栅控电路的操作范围的实现方式。具体地，图8示出了例如可以代替图6的栅控电路600的栅控电路800。栅控电路800包括数模转换器(DAC：digital-to-analog converter)801、放大器802、提供电流I的电流源803、状态机804、开关811～812、821～822和831～832、晶体管813、823和833以及比较器841和842。开关和晶体管被分组为三个组：开关811～812和晶体管813形成第一组；开关821～822和晶体管823形成第二组；并且开关831～832和晶体管833形成第三组。这三个组并联连接，并且分别通过由状态机804产生的控制信号S1～S3来接入电路中以及与电路断开。晶体管813、823和833中的各者被设计为具有不同的特性(即，包括硅的不同高宽比和尺寸的不同形状)，使得它们单独地或并行地操作以为R和Vg提供大的操作范围。
在栅控电路800中，漏极-源极电压Vds被馈送到比较器841和842的正输入端。低开关电压Vlow被馈送到比较器841的负输入端，并且高开关电压Vhigh被馈送到比较器842的负输入端。高开关电压和低开关电压表示用于确定状态和切换三个晶体管的两个截止电压。为了连接晶体管813，在开关812打开的同时闭合开关811。为了断开晶体管813，在开关812闭合的同时打开开关811。分别使用开关821～822和831～832以类似的方式连接或断开晶体管823和833。如上所述，电压Vg被提供给S/H电路中的晶体管。然而，为了保持栅控电路800中与对应的S/H电路中的晶体管之间的特性匹配，优选地，在S/H电路中使用三个晶体管并且以与栅控电路800中的所选晶体管呈镜像的方式选择性地向三个晶体管中的一个或多个提供Vg。这由图9示出。
图9示出了结合栅控电路800的利用多个晶体管来扩展操作范围的示例性S/H电路900。与图6的图示类似，S/H电路900包括采样电容器901、电流源902、晶体管903和开关904～906。然而，在S/H电路900中，用于跳变点控制的晶体管被与开关906并联连接的一套三组晶体管和相关联的开关所代替。具体地，开关911～912和晶体管913形成第一组，开关921～922和晶体管923形成第二组，并且开关931～932和晶体管933形成第三组。以与栅控电路800中的开关呈镜像的方式，分别通过由状态机804产生的控制信号S1～S3来使三组晶体管切入电路或切出电路。为了连接晶体管913，在开关912打开的同时闭合开关911。为了断开晶体管913，在开关912闭合的同时打开开关911。分别使用开关921～922和931～932以类似的方式连接或断开晶体管923和933。电压Vg由栅控电路800提供。S/H电路900中的晶体管与栅控电路800中的相应晶体管匹配，使得晶体管813和913匹配，晶体管823和923匹配，并且晶体管833和933匹配。
虽然图8～9出于说明的目的示出了三个晶体管，但是明确的是可以以相似的逻辑和布局使用仅两个晶体管或多于三个晶体管。当使用三个晶体管时，可以提供七种不同状态。更一般地，当使用n个晶体管时，可以提供2n-1种状态，这是因为未使用所有晶体管均断开的状态。
在图8中，比较器841和842向状态机提供Vds高于Vhigh、处于在Vlow和Vhigh之间、还是低于Vlow的信息。使用该信息以及晶体管813、823和833的当前状态(分别对应于晶体管913、923和933的当前状态)，状态机确定晶体管配置应该保持不变还是改变。在图像传感器的特定实现方式中，根据需要，每行都进行一次这种确定，并且晶体管配置每行更新一次。可以为这个电路设计更高或更低的其他更新频率。
图10示出了栅控电路800和S/H电路900的示例性状态转换图。每个圆圈表示由圆圈中的数字标识的状态。图11示出了每种状态下的晶体管连接配置，其中“1”表示连接，“0”表示断开。因此，状态0对应于所有晶体管都断开连接的配置并且未被使用。状态1也对应于“复位”状态，该状态是在***复位之后***初始化到的状态。该状态是晶体管813和913连接，同时晶体管823、833、923和933断开的状态。
如图10所示，状态机804基于Vlow、Vhigh和Vds之间的关系来评估是否应该发生转换。例如，在***当前处于状态2的情况下(即，晶体管823和923连接，同时晶体管813、833、913和933断开)，状态机804将Vds与Vlow和Vhigh进行比较以确定是否应该发生转换，如果应该发生转换，应该发生哪种转换。如果Vlow<Vds<Vhigh，则保持状态2。如果Vds>Vhigh，则***转换至状态3(其中，晶体管813、823、913和923连接，同时晶体管833和933断开)。如果Vds<Vlow，则***转换至状态1(其中，晶体管813和913连接，同时晶体管823、833、923和933断开)。
<结论>
关于这里说明的过程、***、方法、启发方法(heuristics)等，应该理解的是，尽管这种过程等的步骤已经被说明为根据某个有序序列发生，但是这种过程可以用按照这里说明的顺序以外的顺序执行的所说明的步骤来实施。还应该理解的是，可以同时执行某些步骤，可以增加其他步骤，或者可以省略在此说明的某些步骤。换句话说，本文中的对过程的说明是为了说明某些实施例的目的而提供的，并且决不应被解释为限制权利要求。
因此，应该理解，以上描述旨在是进行说明而非进行限制。通过阅读上述说明，所提供的示例之外的实施例和应用会变得明显。不应该参照上面的说明来确定范围，而应该参照所附权利要求以及这些权利要求有权享有的等同物的全部范围来确定范围。预见并预期在本文中讨论的技术会发生未来发展，并且所公开的***和方法将被结合入这种未来实施例中。总之，应该理解的是，应用能够修改和变化。
在权利要求书中使用的所有术语旨在给予它们最广泛的合理解释和它们的普通含义，如本文所述的技术领域中的技术人员所理解的那样，除非在此作出明确相反的说明。具体而言，除非权利要求列举明确相反的限定，否则如“该”、“所述”等词的使用应当叙述为一个或多个所指示的元件。
本公开的摘要提供为允许读者快速地确定技术公开的性质。可以理解的是，摘要不会被用来解释或限制权利要求书的范围或含义。另外，在前面的具体实施方式中，可以看出，出于精简本公开的目的，各种特征在各种实施例中组合在一起。本公开的方法不应被解释为反映以下意图：所要求保护的实施例需要比每个权利要求中明确记载的特征更多的特征。相反，如权利要求所反映的，发明主题取决于比单个公开的实施例的所有特征更少的特征。因此，权利要求在此被并入到具体实施方式中，其中每个权利要求本身作为单独要求保护的主题。

Claims (21)

1.一种采样保持电路，其包括：
采样电容器；
第一晶体管；
第一开关，其设置在所述第一晶体管的栅极和源极之间；
第一电流源，其连接至所述第一晶体管的所述源极；以及
电阻元件和第二开关，所述电阻元件和所述第二开关并联连接并设置在所述第一晶体管的漏极和预定电压之间，
其中，所述电阻元件包括第二晶体管，所述第二晶体管根据所述第二晶体管的栅极处的栅控信号被偏置以在线性区域中操作。
2.根据权利要求1所述的采样保持电路，进一步包括栅控电路，所述栅控电路被构造成向所述第二晶体管提供所述栅控信号。
3.根据权利要求2所述的采样保持电路，其中，所述栅控电路包括第二电流源和第三晶体管，所述第三晶体管的栅极与所述第二晶体管的所述栅极连接。
4.根据权利要求3所述的采样保持电路，其中，
所述第二晶体管和所述第三晶体管具有匹配的晶体管特性，并且
所述第一电流源和所述第二电流源被构造成产生相同的电流。
5.一种采样保持电路，其包括：
采样电容器；
第一晶体管；
第一开关，其设置在所述第一晶体管的栅极和源极之间；
第一电流源，其连接至所述第一晶体管的所述源极；以及
电阻元件和第二开关，所述电阻元件和所述第二开关并联连接并设置在所述第一晶体管的漏极和预定电压之间，
其中，所述电阻元件包括栅控电路，所述栅控电路被构造成提供栅控信号。
6.根据权利要求5所述的采样保持电路，其中，所述栅控电路包括第二电流源和并联连接的多个控制晶体管组，所述多个控制晶体管组中的各个控制晶体管组都包括第二晶体管，所述第二晶体管被偏置成在线性区域中操作以提供所述栅控信号。
7.根据权利要求6所述的采样保持电路，其中，所述电阻元件包括至少一个S/H晶体管组，各个S/H晶体管组分别与各个所述控制晶体管组对应并且包括第三晶体管，各个所述第三晶体管的栅极连接至对应的所述第二晶体管的所述栅极。
8.根据权利要求7所述的采样保持电路，其中，所述至少一个S/H晶体管组为一个S/H晶体管组，所述多个控制晶体管组为三个控制晶体管组。
9.根据权利要求7所述的采样保持电路，其中，所述至少一个S/H晶体管组为三个S/H晶体管组，所述多个控制晶体管组为三个控制晶体管组。
10.根据权利要求9所述的采样保持电路，其中，各个第三晶体管具有彼此不同的晶体管特性。
11.根据权利要求7所述的采样保持电路，其中，
各个S/H晶体管组包括设置在对应的所述第三晶体管的栅极和所述栅控电路的输出端之间的第一组开关和设置在对应的所述第三晶体管的所述栅极和源极之间的第二组开关；并且
相应的第一组开关和第二组开关被构造成根据从所述栅控电路接收到的至少一个状态信号来将对应的所述第三晶体管与所述栅控电路的所述输出端选择性地连接和断开。
12.根据权利要求7所述的采样保持电路，其中，
各个第二晶体管和对应的第三晶体管具有匹配的晶体管特性；并且
所述第一电流源和所述第二电流源被构造成产生相同的电流。
13.根据权利要求6所述的采样保持电路，其中，
所述栅控电路包括：第一比较器，所述第一比较器被构造成将反馈电压与低开关电压进行比较并输出第一比较结果；第二比较器，所述第二比较器被构造成将所述反馈电压与高开关电压进行比较并输出第二比较结果；以及状态机，所述状态机被构造成接收所述第一比较结果和所述第二比较结果并输出至少一个状态信号；
所述多个控制晶体管组中的各个控制晶体管组包括设置在对应的所述第二晶体管的栅极和所述栅控电路的输出端之间的第一组开关以及设置在对应的所述第二晶体管的所述栅极和源极之间的第二组开关；并且
相应的第一组开关和第二组开关被构造成根据所述至少一个状态信号来将对应的所述第二晶体管与所述栅控电路的所述输出端选择性地连接和断开。
14.根据权利要求13所述的采样保持电路，其中，所述至少一个状态信号被构造成：如果所述反馈电压低于所述低开关电压，则引起第一状态改变；如果所述反馈电压高于所述高开关电压，则引起第二状态改变；并且如果所述反馈电压处于所述低开关电压和所述高开关电压之间，则不引起状态改变。
15.根据权利要求6所述的采样保持电路，其中，各个第二晶体管具有彼此不同的晶体管特性。
16.一种晶体管栅控电路，所述晶体管栅控电路被构造成向包括至少一个第一晶体管的晶体管电路提供栅控信号，所述晶体管栅控电路包括：
电流源；
多个晶体管组，所述多个晶体管组中的各个晶体管组都包括第二晶体管，各个所述第二晶体管的栅极连接至所述晶体管电路的栅极；
第一比较器，所述第一比较器被构造成将反馈电压与低开关电压进行比较并输出第一比较结果；
第二比较器，所述第二比较器被构造成将所述反馈电压与高开关电压进行比较并输出第二比较结果；以及
状态机，所述状态机被构造成接收所述第一比较结果和所述第二比较结果并输出至少一个状态信号。
17.根据权利要求16所述的晶体管栅控电路，其中，
所述多个晶体管组中的各个晶体管组包括设置在对应的所述第二晶体管的栅极和所述晶体管栅控电路的输出端之间的第一组开关以及设置在对应的所述第二晶体管的所述栅极和源极之间的第二组开关；并且
相应的第一组开关和第二组开关被构造成根据所述至少一个状态信号来将对应的所述第二晶体管与所述晶体管栅控电路的所述输出端选择性地连接和断开。
18.根据权利要求17所述的晶体管栅控电路，其中，所述至少一个状态信号被构造成：如果所述反馈电压低于所述低开关电压，则引起第一状态改变；如果所述反馈电压高于所述高开关电压，则引起第二状态改变；并且如果所述反馈电压处于所述低开关电压和所述高开关电压之间，则不引起状态改变。
19.根据权利要求16所述的晶体管栅控电路，其中，所述多个晶体管组为三个晶体管组。
20.根据权利要求16所述的晶体管栅控电路，其中，各个第二晶体管具有彼此不同的晶体管特性。
21.根据权利要求16所述的晶体管栅控电路，其中，所述晶体管电路为采样保持电路。
CN201680058730.4A 2015-10-30 2016-10-14 状态机控制的mos线性电阻器 Active CN108141220B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/928,507 US9715941B2 (en) 2015-10-30 2015-10-30 State machine controlled MOS linear resistor
US14/928507 2015-10-30
PCT/JP2016/080493 WO2017073358A1 (en) 2015-10-30 2016-10-14 State machine controlled mos linear resistor

Publications (2)

Publication Number Publication Date
CN108141220A CN108141220A (zh) 2018-06-08
CN108141220B true CN108141220B (zh) 2022-04-12

Family

ID=57227032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680058730.4A Active CN108141220B (zh) 2015-10-30 2016-10-14 状态机控制的mos线性电阻器

Country Status (3)

Country Link
US (2) US9715941B2 (zh)
CN (1) CN108141220B (zh)
WO (1) WO2017073358A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102502955B1 (ko) * 2016-04-12 2023-02-27 에스케이하이닉스 주식회사 단위 픽셀 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
CN109005374B (zh) * 2018-09-13 2020-10-13 锐芯微电子股份有限公司 图像传感器像素电路的工作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433144A (zh) * 2002-01-17 2003-07-30 株式会社半导体能源研究所 电路
CN1894852A (zh) * 2003-12-18 2007-01-10 爱德万测试株式会社 延迟电路以及测试装置
CN1943115A (zh) * 2004-04-21 2007-04-04 模拟装置公司 用于减少热噪声的方法和装置
CN101040441A (zh) * 2004-10-12 2007-09-19 索尼株式会社 采样保持电路以及使用该电路的流水线模数转换器
CN101281792A (zh) * 2007-04-05 2008-10-08 中国科学院微电子研究所 一种采样保持电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783952A (en) * 1996-09-16 1998-07-21 Atmel Corporation Clock feedthrough reduction system for switched current memory cells
US7119611B2 (en) * 2003-04-11 2006-10-10 Vitesse Semiconductor Corporation On-chip calibrated source termination for voltage mode driver and method of calibration thereof
JP4049010B2 (ja) * 2003-04-30 2008-02-20 ソニー株式会社 表示装置
KR100489613B1 (ko) 2003-06-24 2005-05-17 엘지.필립스 디스플레이 주식회사 평면형 컬러음극선관
JP4049037B2 (ja) * 2003-06-30 2008-02-20 ソニー株式会社 表示装置およびその駆動方法
KR100707623B1 (ko) * 2005-03-19 2007-04-13 한양대학교 산학협력단 화소 및 이를 이용한 발광 표시장치
US20080054951A1 (en) * 2006-09-01 2008-03-06 Bhajan Singh Track and hold circuit
JP2008271159A (ja) * 2007-04-19 2008-11-06 Matsushita Electric Ind Co Ltd 固体撮像装置
US7528590B2 (en) * 2007-10-01 2009-05-05 Silicon Laboratories Inc. DC/DC boost converter with pulse skipping circuitry
US9196207B2 (en) * 2011-05-03 2015-11-24 Apple Inc. System and method for controlling the slew rate of a signal
US9172366B2 (en) * 2014-02-04 2015-10-27 Lattice Semiconductor Corporation Collector current driver for a bipolar junction transistor temperature transducer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433144A (zh) * 2002-01-17 2003-07-30 株式会社半导体能源研究所 电路
CN1894852A (zh) * 2003-12-18 2007-01-10 爱德万测试株式会社 延迟电路以及测试装置
CN1943115A (zh) * 2004-04-21 2007-04-04 模拟装置公司 用于减少热噪声的方法和装置
CN101040441A (zh) * 2004-10-12 2007-09-19 索尼株式会社 采样保持电路以及使用该电路的流水线模数转换器
CN101281792A (zh) * 2007-04-05 2008-10-08 中国科学院微电子研究所 一种采样保持电路

Also Published As

Publication number Publication date
US10008283B2 (en) 2018-06-26
CN108141220A (zh) 2018-06-08
US20170309347A1 (en) 2017-10-26
US20170125123A1 (en) 2017-05-04
WO2017073358A1 (en) 2017-05-04
US9715941B2 (en) 2017-07-25

Similar Documents

Publication Publication Date Title
TWI771302B (zh) 影像感測器及影像處理方法
US9894309B2 (en) Ramp signal generator, and CMOS image sensor using the same
US9979920B2 (en) Solid-state image device, image data transmission method, and camera system with a single-end driver and differential driver
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
CN111629161B (zh) 比较器及包括该比较器的图像感测装置
US9041575B2 (en) Analog-to-digital conversion apparatus and method capable of achieving fast settling
CN110944130B (zh) 斜坡信号发生器和包括该斜坡信号发生器的图像传感器
CN108141220B (zh) 状态机控制的mos线性电阻器
CN112243099B (zh) 具有比较器的列放大器复位电路
CN108352181B (zh) 采样保持电路中电荷注入噪声的降低
US20190289236A1 (en) Ramp signal generation device and cmos image sensor including the same
US20190356877A1 (en) Image sensor with s/h-to-adc voltage range matching
US10594967B2 (en) Sample-and-hold circuit with RTS noise reduction by periodic mode switching
US10931268B2 (en) Ramp signal generation device and CMOS image sensor including the same
WO2015182361A1 (ja) 増幅回路及びイメージセンサ
CN108880554B (zh) 用于处理输入电压的电路和方法以及转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant