CN108140413A - 用于非易失性存储器设备操作的方法、***和设备 - Google Patents

用于非易失性存储器设备操作的方法、***和设备 Download PDF

Info

Publication number
CN108140413A
CN108140413A CN201680059062.7A CN201680059062A CN108140413A CN 108140413 A CN108140413 A CN 108140413A CN 201680059062 A CN201680059062 A CN 201680059062A CN 108140413 A CN108140413 A CN 108140413A
Authority
CN
China
Prior art keywords
terminal
voltage
memory
state
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680059062.7A
Other languages
English (en)
Other versions
CN108140413B (zh
Inventor
罗伯特·坎贝尔·艾特肯
卢西恩·斯弗恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN108140413A publication Critical patent/CN108140413A/zh
Application granted granted Critical
Publication of CN108140413B publication Critical patent/CN108140413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了用于非易失性存储器设备的操作的方法、***和设备。在一个实施例中，通过控制施加到非易失性存储器设备的端子的电流和电压，可以在写入操作中将非易失性存储器设备置于多个存储器状态中的任一存储器状态中。例如，写入操作可在非易失性存储器设备的端子上施加具有特定电流和特定电压的编程信号以用于将非易失性存储器设备置于特定存储器状态。

Description

用于非易失性存储器设备操作的方法、***和设备
技术领域
公开了利用存储器设备的技术。
背景技术
非易失性存储器是这样一类存储器：其中存储器单元或元件在供应给设备的电力被移除后不会失去其状态。例如，用可以在两个方向上磁化的铁氧体环制成的最早的计算机存储器是非易失性的。随着半导体技术发展到更高级别的小型化，铁氧体器件被放弃用于更常见的易失性存储器，例如DRAM(动态随机存取存储器)和SRAM(静态RAM)。
一种类型的非易失性存储器，电可擦除可编程只读存储器(EEPROM)设备具有大单元面积并且可能需要晶体管栅极上的大电压(例如从12.0至21.0伏)来写入或擦除。而且，擦除或写入时间通常是几十微秒的量级。EEPROM的一个限制因素是擦除/写入周期的次数限制为不超过600,000次，或者105-106的量级。通过扇区化存储器阵列，使得可以在称为EEPROM的闪存设备中一次性擦除“页面”(例如，子阵列)，半导体工业已经不再需要在EEPROM和非易失性晶体管之间的通栅(pass-gate)开关晶体管。在闪存设备中，为了速度和更高的位密度，牺牲了保持随机存取(擦除/写入单个位)的能力。
最近，FeRAM(铁电RAM)提供了低功耗、相对高的写入/读取速度以及超过100亿次读/写周期的耐用性。类似地，磁存储器(MRAM)提供了高写入/读取速度和耐用性，但具有高成本溢价和更高的功耗。例如，这些技术都不能达到闪存设备的密度。因此，闪存仍是可选的一种非易失性存储器。尽管如此，人们普遍认识到闪存技术可能无法在65纳米(nm)以下轻松缩放；因此正在积极寻求能够缩放到更小尺寸的新型非易失性存储器设备。
考虑用于替换闪存设备的技术包括基于某些材料的存储器，这些材料呈现与材料的相变相关联的电阻变化(至少部分由晶体结构中原子的长程排序确定)。在称为相变存储器(PCM/PCRAM)设备的一种类型的可变电阻存储器中，当存储器元件短暂熔化然后冷却至导电结晶态或非导电非晶态时，电阻发生变化。典型的材料各不相同，可能包括GeSbTe，其中Sb和Te可以与元素周期表中具有相同或相似属性的其它元素进行交换。然而，这些基于电阻的存储器尚未证明具有商业价值，因为它们在导电状态和绝缘状态之间的转变取决于物理结构现象(例如，在高达600摄氏度时熔化)以及返回到固态，这无法被充分地控制用于许多应用中的有用存储器。
另一种可变电阻存储器类别包括响应于初始高“成形”电压和电流以激活可变电阻功能的材料。这些材料可以包括例如PrxCayMnzO∈，其中x、y、z和∈是可变的化学计量；诸如CuO、CoO、VOx、NiO、TiO2、Ta2O5之类的过渡金属氧化物(TMO)；以及诸如Cr、SrTiO3之类的一些钙钛矿。这些存储器类型中的几种存在并且落入电阻式RAM(ReRAM)或导电桥式RAM(CBRAM)的分类中，以区别于硫属化物类型的存储器。假定这些RAM中的电阻切换至少部分是由于通过电铸过程形成了连接顶部和底部导电端子的狭窄导电路径或丝状物(filament)，虽然这种导电丝状物的存在仍然是一个争议问题。由于ReRAM/CBRAM的操作对温度的依赖性很强，所以ReRAM/CBRAM中的电阻切换机制也可能与温度高度地相关。另外，由于丝状物的形成和移动是随机的，这些***可随机运行。其它类型的ReRAM/CBRAM还可能表现出不稳定的品质。此外，ReRAM/CBRAM中的电阻切换经过许多存储器周期后易于疲劳。也就是说，在存储器状态多次被改变之后，导电状态与绝缘状态之间的电阻的差可能显著改变。在商业存储器设备中，这样的改变可能会使存储器超出规格并使其不可用。
鉴于在形成随时间和温度稳定的薄膜电阻切换材料时的固有困难，可工作的电阻切换存储器仍然是一个挑战。此外，由于高电流、电铸、在合理的温度和电压范围内没有可测量的存储器读取或写入窗口、以及诸如随机行为之类的许多其它问题，迄今为止开发的所有电阻切换机制本质上都不适用于存储器。因此，本领域仍然需要确定性的具有低功耗、高速度、高密度和稳定性的非易失性存储器，并且尤其是可以缩放到远低于65纳米(nm)的特征尺寸的这种存储器。
附图说明
图1A示出了CES设备的电流密度相对于电压的曲线图；
图1B是到CES设备的等效电路的示意图；
图2是存储器电路的示意图；
图3A、3B和3C是感测电路的替代实施方式的示意图；
图4A、4B和4C是写入电路的替代实施方式的示意图；以及
图5A和图5B是位单元的替代的架构的示意图。
具体实施方式
本公开的特定实施例包含相关电子材料(CEM)以形成相关电子开关(CES)。在该上下文中，CES可能表现出由电子相关性而不是固态结构相变(例如，如以上讨论的，相变存储器(PCM)设备中的晶体/非晶体或电阻性RAM设备中的丝状物形成和导电)而引起的突然的导体/绝缘体转变。例如，CES中突然的导体/绝缘体转变可以响应于量子力学现象，而不是熔化/固化或丝状物形成。可以在若干方面中的任何一个方面理解CEM存储器设备中的导电状态与绝缘状态之间的这种量子力学转变。
可以参考Mott(莫特)转变来理解CES在绝缘状态和导电状态之间的量子力学转变。在Mott转变中，如果发生Mott转变条件，则材料可以从绝缘状态切换到导电状态。标准可由条件(nC)1/3a＝0.26来定义，其中，nC是电子的浓度并且“a”是玻尔(Bohr)半径。如果达到临界载流子浓度使得满足Mott标准，则可发生Mott转变并且状态将从高电阻/电容变为低电阻/电容。
Mott转变可由电子的局部化来控制。随着载流子被局部化，电子之间的强库仑相互作用将材料的能带分离以形成绝缘体。当电子不再局部化时，弱的库仑相互作用可能主导能带分离，导致金属(导电)能带。这有时被解释为“拥挤的电梯”现象。当电梯内只有少数人时，人们可以轻松地移动，这类似于导电状态。另一方面，当电梯达到一定的人群密度时，人们不能再移动，这类似于绝缘状态。然而应理解，如同所有经典的量子现象解释一样，为了说明的目的而提供的这种经典解释，仅仅是一种不完全的类比并且所要求保护的主题不受限制于方面。
在特定实施方式中，电阻切换集成电路存储器可以包括：包括CES设备的电阻切换存储器单元；写入电路，用于根据提供给存储器单元的信号将电阻切换存储器单元置于第一电阻状态或第二电阻状态，其中CES在第二电阻状态下的电阻高于在第一电阻状态下的电阻；以及读取电路，用于感测存储器单元的状态并提供与感测到的存储器单元的状态相对应的电信号。处于第二存储器单元状态的CES的电阻可以是第一存储器单元状态下的电阻的100倍以上。在特定的实施方式中，CES设备可以响应于CES设备的大部分体积中的Mott转变切换电阻状态。CES设备可以包括从包括铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒和锌的组中选择的材料(其可以链接到诸如氧之类的阳离子或其它类型的配体)或其组合。
在特定实施例中，CES设备可以形成为“CEM随机存取存储器(CeRAM)”设备。在该上下文中，CeRAM设备包括这样的材料：该材料可以至少部分地基于材料的至少一部分利用量子力学Mott转变在导电状态和绝缘状态之间的转变而在多个预定的可检测存储器状态之间转变。在该上下文中，“存储器状态”是指存储器设备的可检测状态，其指示值、符号、参数或条件(仅提供一些示例)。在一个特定实施方式中，如下所述，存储器设备的存储器状态可以至少部分地基于在读取操作中在存储器设备的端子上检测到的信号来检测。在另一特定实施方式中，如下所述，存储器设备可被置于特定存储器状态以通过在“写入操作”中跨存储器设备的端子应用一个或多个信号来表示或存储特定值、符号或参数。
在特定实施方式中，CES元件可以包括夹在导电端子之间的材料。通过在端子之间施加特定的电压和电流，材料可以在前述的导电和绝缘存储器状态之间转变。如下文在特定示例性实施方式中所讨论的，夹在导电端子之间的CES元件的材料可以通过跨端子施加具有电压Vreset和电流Ireset的第一编程信号而被置于绝缘或高阻抗存储器状态，或者通过跨端子施加具有电压Vset和电流Iset的第二编程信号而被置于导电或低阻抗存储器状态。在该上下文中，应当理解，诸如“导电或低阻抗”存储器状态和“绝缘或高阻抗”存储器状态之类的术语是相对术语，并且不针对用于阻抗或电导的任何特定量或值。例如，当存储器设备处于被称为绝缘或高阻抗存储器状态的第一存储器状态中时，与存储器设备处于被称为导电或低阻抗存储器状态的第二存储器状态中时相比，存储器设备更不导电(或更绝缘)。
在特定实施方式中，CeRAM存储器单元可以包括形成在半导体上的金属/CEM/金属(M/CEM/M)堆叠。例如，这样的M/CEM/M堆叠可以形成在二极管上。在示例实施例中，这样的二极管可以从包括结型二极管和肖特基(Schottky)二极管的组中选择。在该上下文中，应当理解“金属”意为导体，即任何起金属作用的材料，包括例如多晶硅或掺杂半导体。
图1A示出了根据实施例的针对CES设备的电流密度相对于跨端子(未示出)的电压的曲线图。至少部分地基于施加到CES设备的端子的电压(例如，在写入操作中)，可以将CES设备置于导电状态或绝缘状态。例如，施加电压Vset和电流密度Jset可以将CES设备置于导电存储器状态，并且施加电压Vreset和电流密度Jreset可以将CES设备置于绝缘存储器状态。在将CES设备置于绝缘状态或导电状态之后，CES设备的特定状态可以通过施加电压Vread(例如，在读取操作中)和检测CES设备的端子处的电流或电流密度进行检测。
根据实施方式，图1A的CES设备可以包括例如钙钛矿、Mott绝缘体、电荷交换绝缘体、以及Anderson无序绝缘体之类的任何TMO。在特定实施方式中，CES设备可以由诸如氧化镍、氧化钴、氧化铁、氧化钇、以及钙钛矿(peroskovites，诸如掺Cr钛酸锶、钛酸镧)、以及包括镨钙锰氧化物(praesydium calcium manganate)和镨镧锰氧化物(praesydiumlanthanum manganite)的锰酸盐(manganate)家族之类的切换材料形成(仅提供一些示例)。具体地，包含具有不完全d和f轨道外壳(orbital shell)的元素的氧化物可以表现出足够的电阻切换属性以用在CES设备中。在实施例中，可以在不进行电铸的情况下制备CES设备。其他实施方式可以采用其他过渡金属化合物而不偏离所要求保护的主题。例如，可以使用{M(chxn)2Br}Br2和其他这样的金属配合物而不偏离所要求保护的主题的范围，其中M可以包括Pt、Pd或Ni，并且chxn包括1R、2R-环己烷二胺。
图1A的CES设备可以包括为TMO金属氧化物可变电阻材料的材料，但应当理解这些仅是示例性的并且不旨在限制所要求保护的主题。具体实施方式也可以采用其他可变电阻材料。公开了氧化镍NiO作为一种具体的TMO。本文所讨论的NiO材料可以掺杂有外部配体，其可以稳定可变电阻属性。具体地，本文公开的NiO可变电阻材料可以包括含碳配体，其可以由NiO(Cx)来表示。这里，本领域技术人员可以简单地通过配平化合价确定任何特定含碳配体和含碳配体与NiO的任何特定组合的x值。在另一个特定示例中，掺杂有外部配体的NiO可以表示为NiO(Lx)，其中Lx是配体元素或化合物，并且x指示用于一个单位NiO的配体的单位数目。本领域技术人员可以简单地通过配平化合价来确定任何特定配体和配体与NiO或任何其他过渡金属的任何特定组合的x的值。
如果施加充足的偏压(例如，超过能带分离势能)并且满足上述Mott条件(注入的电子空穴＝切换区域中的电子)，则CES设备可以经由Mott转变从导电状态快速地切换到绝缘体状态。这可能发生在图1A中的曲线的点108处。在该点处，电子不再被屏蔽并且变得局部化。这种相关可能导致强电子-电子相互作用势能，其将能带分离以形成绝缘体。当CES设备仍然处于绝缘状态时，电流可能通过电子空穴的传输而生成。如果跨CES的端子施加充足的偏压，则电子可以通过金属-绝缘体-金属(MIM)设备的势垒被注入到MIM二极管中。如果注入了充足的电子并且跨端子施加了充足的势能以将CES设备置于设置状态，则电子的增加可能屏蔽电子并消除电子的局部化，这可能会破坏形成金属的能带分离势能。
根据实施例，可以通过至少部分地基于在写入操作中受限的外部电流而确定的外部施加的“符合性(compliance)”条件，来控制CES设备中的电流，以将CES设备置于绝缘状态。这种外部施加的符合性电流还可以设置针对后续的复位操作的电流密度的条件以将CES置于导电状态。如图1A的特定实施方式中所示，在点116处在写入操作期间施加的用于将CES设备置于绝缘状态的电流密度Jcomp可以确定用于在后续写入操作中将CES置于导电状态的符合性条件。如图所示，CES设备可以随后通过在点108处于电压Vreset下施加电流密度Jreset≥Jcomp而被置于导电状态，其中Jcomp从外部施加。
因此，符合性可以在CES设备中设置多个电子，这些电子将被空穴“捕获”用于Mott转变。换言之，在写入操作中施加的用于将CES设备置于导电存储器状态的电流可以确定要注入到CES设备的空穴的数量，以用于随后将CES设备转变到绝缘存储器状态。
如上所述，在点108处，复位条件可能响应于Mott转变而发生。如上文指出的，这样的Mott转变可以在CES设备中的下列条件下发生：其中电子浓度n等于电子空穴浓度p。根据表达式(1)可以将该条件建模如下：
其中：
λTF是托马斯费米(Thomas Fermi)屏蔽长度；并且
C是常数。
根据实施例，响应于由跨CES设备的端子施加的电压信号注入空穴，可存在图1A所示的曲线图的区域104中的电流或电流密度。这里，当跨CES设备的端子施加临界电压VMI时，在电流IMI处，空穴的注入可以满足导电状态到绝缘状态转变的Mott转变标准。这可以根据表达式(3)建模如下：
Q(VMI)＝qn(VMI) (3)
其中，Q(VMI)是注入的带电的(空穴或电子)，并且是所施加电压的函数。
用于实现Mott转变的电子空穴的注入可以发生在能带之间并且响应于临界电压VMI和临界电流IMI而发生。通过使电子浓度n等于电荷浓度以根据表达式(1)由表达式(3)中的IMI注入空穴来引起Mott转变，这种临界电压VMI对托马斯费米屏蔽长度(Thomas Fermiscreening length)λTF的依赖性可以根据表达式(4)建模如下：
其中：
ACeRam是CES元件的横截面面积；以及
Jreset(VMI)是通过CES元件的电流密度，该电流密度将以临界电压VMI施加到CES元件，以将CES元件置于绝缘状态。
根据实施例，通过注入充足数量的电子以满足Mott转变标准，可以将CES元件置于导电存储器状态(例如，通过从绝缘存储器状态的转变)。
在将CES转变为导电存储器状态时，由于已经注入了充足的电子并且跨CES设备的端子的势能克服了临界切换势能(例如，Vset)，所以注入的电子开始屏蔽并且使得双占据的电子去局部化以反转歧化反应和闭合能带间隙。用于在允许转变到导电存储器状态的临界电压VMI下将CES转变为导电存储器状态的电流密度Jset(VMI)可以根据如下表达式(5)表达：
其中：aB是Bohr半径。
根据实施例，用于在读取操作中检测CES设备的存储器状态的“读取窗口”102可以被设置为在读取电压Vread下当CES设备处于绝缘状态时曲线图1A的106部分和当CES设备处于导电状态时曲线图1A的104部分之间的差。在特定实施方式中，读取窗口102可以用于确定构成CES设备的材料的托马斯费米屏蔽长度λTF。例如，在电压Vreset下，电流密度Jreset和Jset可以根据如下表达式(6)进行相关：
在另一实施例中，用于在写入操作中将CES设备置于绝缘或导电存储器状态的“写入窗口”110可以被设定为Vreset(在Jreset处)和Vset(在Jset处)之间的差。建立|Vset|>|Vreset|允许实现在导电状态和绝缘状态之间的切换。Vreset可能大约处于由于相关引起的能带分离势能处，并且Vset可能大约为频带分离电势的两倍。在特定实施方式中，写入窗口110的大小可以至少部分地由CES设备的材料和掺杂来确定。
CES设备中从高电阻/电容到低电阻/电容的转变可以由CES设备的单一阻抗来表示。图1B描绘了诸如可变阻抗器设备124之类的示例性可变阻抗器设备(诸如CES设备)的等效电路的示意图。如上所述，可变阻抗器设备124可以包括可变电阻和可变电容两者的特性。例如，在实施例中，用于可变阻抗器设备的等效电路可以包括可变电阻器，例如与可变电容器(诸如可变电容器128)并联的可变电阻器126。当然，虽然在图1B中描绘可变电阻器126和可变电容器128包括分立组件，但可变阻抗器设备(诸如可变阻抗器设备124)可以包括大体上均匀的CEM，其中该CEM包括可变电容和可变电阻的特性。下面的表1描绘了示例性可变阻抗器设备(诸如，可变阻抗器设备100)的示例真值表。
电阻 电容 阻抗
Rhigh(Vapplied) Chigh(Vapplied) Zhigh(Vapplied)
Rlow(Vapplied) Clow(Vapplied)～0 Zlow(Vapplied)
表1
图2是根据实施例的存储器电路的示意图。位单元电路200可以包括一个或多个存储器元件(例如，非易失性存储器元件)，该存储器元件包括CES设备。在该上下文中，如本文所指的“位单元”或“位单元电路”包括能够将值、符号或参数表示为状态的电路或电路的一部分。例如，位单元可以包括能够将值、符号或参数表示为存储器设备的存储器状态的一个或多个存储器设备。在特定实施方式中，位单元可以将值、符号或参数表示为单个位或多个位。
根据实施例，位单元电路200可以包括具有类似于上面结合图1讨论的CES设备的表现的存储器元件。例如，通过独立地控制在“写入操作”中跨存储器元件的端子施加的电压和电流，位单元200中的存储器元件可以被置于特定存储器状态(例如，导电或低阻抗存储器状态或绝缘或高阻抗存储器状态)。如以下在特定实施方式中讨论的，可以通过施加被控制以跨存储器设备的端子提供临界电流和电压的信号来执行这种写入操作，以将存储器设备置于特定的存储器状态。通过响应于信号PRN的电压下降通过闭合晶体管M0以将位线BL与电压RVDD＝0.4V连接来对位线BL预充电，可以在“读取操作”中检测或感测到位单元200中的存储器元件的存储器状态。响应于信号PRN的电压的增加，晶体管M0可以随后打开，之后响应于信号RD_Col_Sel的电压的增加而闭合晶体管M3以将位线BL连接到感测电路203。在该上下文中，“位线”包括导体，该导体可连接到存储器元件的至少一个端子以在写入操作期间发送改变存储器元件的存储器状态的信号，或者在读取操作期间发送指示存储器元件的当前存储器状态的信号。感测电路203可以基于读取操作中从位线BL到晶体管M3的电流或电压的幅度来检测位单元200中的存储器元件的存储器状态。输出信号可以具有指示位单元200的当前存储器状态(例如，作为“1”，“0”或其他符号)的电压。在读取操作的一个示例中，为了检测存储器元件的当前存储器状态，可以控制跨位单元200中的存储器元件的端子施加的信号的电压，以便不可检测地改变存储器元件的当前存储器状态。
图5A和5B针对包括CES设备或元件以存储特定存储器状态的位单元电路的具体实施方式。尽管以下说明提供CeRAM设备或非易失性存储器元件作为能够维持存储器状态的位单元中的设备的具体示例，但应当理解的是，这些仅是示例的实施方式。例如，应该认识到，被适配用于除了非易失性存储器设备或CeRAM设备以外的目的的CES可以用于在写入操作中存储特定存储器状态(例如，导电或低阻抗存储器状态，或绝缘或高阻抗存储器状态)，该存储器状态在后续读取操作中可检测到，并且所要求保护的主题不限于CeRAM或非易失性存储器设备的实施方式。
在图3A至3C的示意图中示出了感测电路203的特定示例实施方式。如特定示例实施方式中所示，感测电路可以包括单端感测放大器电路，其包括如图3A所示的电压模式放大器或如图3C所示的电流模式放大器。图3A的特定实施方式包括由场效应晶体管(FET)M7、M8、M9和M10形成的差分电压放大器，以在读取操作期间从位线接收信号以及参考电压VREF。在特定实施方式中，可以使用根据实施例的图3B的示意图中所示的VREF电路来生成维持在参考电压VREF处的信号。此处，参考电压VREF可以被设置为VIN/2，其中VIN是读取操作期间位线上的电压电平。图3B的VREF电路可以在读取操作期间被激活，并且例如使用具有两个等值高分辨率多晶硅或Nwell电阻器R1和R2的电阻分压器来生成维持在参考电压VREF电压处的信号。应该理解，这仅是生成维持在参考电压处的信号的电路的示例，并且所要求保护的主题不受限制于此方面。例如，差分电压模式感测放大器仅用于说明目的。还可以在不偏离所要求保护的主题的情况下使用基于差分锁存器的电压模式感测放大器。
如上所述，在图3C所示的电流模式感测放大器的具体示例实施方式中示出了感测电路的另一特定示例实施方式。这里，第一阶段包括电流镜，该电流镜在晶体管M12的栅极端子处感测位线上的电压VIN。图3C的电流感测模式放大器的默认状态为读取“1”值，因为当在读周期开始时图3C的感测电路处于电压SAE＝0.0V的待机状态时，位线被预充电到特定电压(例如，0.4V)。如果位单元被写入“0”电平，则位线可以从0.4V被拉至0.0V，其表现为VIN，而在相同的信号下SAE可以被拉至电压VDD。这可导通晶体管M12以将电流镜像到第二阶段，迫使节点7被拉至0.0V，同时将感测电路输出SAOUT拉至电压VDD。在读周期结束时，信号SAE可以返回至0.0V并且图3C的感测电路可以返回到待机状态。应该理解，如图3A至3C所示的感测电路的上述实施方式仅仅是示例实施方式，并且所要求保护的主题不受这些特定示例实施方式的限制。
在另一示例中，通过施加电压信号Wrt_Col_SelN以闭合晶体管M4，将写入电路202的可调整驱动器电路连接到位线BL，可以在写入操作中将位单元200变为或置于特定存储器状态(例如，设置或复位)。在特定的实施方式中，当信号Wrt_Col_SelN维持在0.0V时，写入电路202可以将写入电源电压WVDD驱动到位单元。如上所述，通过控制施加到CES设备的端子的电压和电流，CES设备的存储器状态可以被置于设置或复位存储器状态。在特定的非限制性示例实施方式中，由写入电源电压WVDD生成的信号可以被驱动到特定的电压电平以匹配CES设备的复位电压Vreset和设置电压Vset(例如，0.6V或1.2V)。此外，写入电路202可以包括可调整强度驱动器，以控制提供给CES设备的电流密度。
如上文在图1中所指出的，位单元200中的CES设备的存储器状态可基于施加到位线BL的特定电压和电流而改变或确定。例如，向具有电压Vreset和足够电流Ireset的位线BL提供信号可以将位单元200的CES设备置于绝缘或高阻抗存储器状态。类似地，向位线BL提供具有电压Vset和足够电流Iset的信号可以将位单元200的CES设备置于导电或低阻抗存储器状态。从图1可以看出，当电压Vset的幅度大于电压Vreset的幅度时，电流Iset的幅度低于电流Ireset的幅度。
图4A和图4B是根据可选实施方式的用于写入电路202的可选实施方式的示意图。具体地，写入操作被描述为这样的特定过程：通过将“编程信号”施加到存储器设备的端子而将诸如CES元件的存储器设备置于多个预定存储器状态中的特定存储器状态下。预定存储器状态中的特定的一些存储器状态可以对应于要被施加到存储器设备的特定电压电平(例如，Vset和Vreset)。类似地，预定存储器状态中的特定的一些存储器状态可以对应于要被施加到存储器设备的特定电流水平(例如，Iset和Ireset)。因此，在特定实施例中，用于在写入操作中将CES设备置于特定存储器状态的编程信号可以被控制为具有对应于特定存储器状态的特定电压电平和电流水平。图4A和4B的具体示例实施例涉及将编程信号提供到“单端”位单元，以将特定位单元置于特定存储器状态。然而，应该理解，图4A和图4B的具体示例实施例可以适用于生成一个或多个编程信号，以基于数据信号将位单元中的多个CES元件置于存储器状态，并且要求保护的主题不限于图4A和4B的具体示例实施例。例如，根据图4A或4B的第一写入电路可以被配置为应用第一编程信号，将位单元的第一CES元件置于特定存储器状态中，并且第二经复制写入电路可以被配置为施加第二编程信号以将位单元的第二CES元件置于互补存储器状态。
如以下特定实施方式中所述，可以至少部分地基于数据信号在信号选择电路处选择具有用于将存储器设备置于预定存储器状态的编程信号的电压电平的电压信号。至少部分地基于数据信号，连接到信号选择电路的导电元件可以在与预定存储器状态相对应的电流水平下选择性地将电压信号连接到存储器设备，或将电压信号从存储器设备断开连接。在该上下文中，“导电元件”包括能够允许电流在两个节点之间通过的电路元件。在特定的实施方式中，导电元件可以至少部分基于特定条件来改变允许在节点之间通过的电流。下面描述的具体实施方式使用FET作为导电元件以至少部分地基于施加到栅极端子的电压来允许电流在源极和漏极端子之间通过。然而，应该理解，诸如双极晶体管、二极管、可变电阻器等的其他类型的设备可以用作导电元件，并且所要求保护的主题不受限制于此方面。在该上下文中，具有第一和第二端子的导电元件可以通过提供在第一和第二端子之间对于特定信号而言具有非常小或可忽略的阻抗的导电路径来“连接”第一和第二端子。在一个特定的示例实施方式中，导电元件可以至少部分地基于提供给导电元件的第三端子的信号(例如，基于施加于第三端子的电压或电流)而改变第一端子和第二端子之间的阻抗。在一个示例中，响应于在第三端子上提供的信号，导电元件可以“闭合”，从而连接第一和第二端子。类似地，响应于在第三端子上提供的不同信号，导电元件可以“打开”，从而断开第一和第二端子的连接。在示例中，处于打开状态的导电元件可通过去除或破坏电路的第一和第二部分之间的导电路径而将电路的第一部分与电路的第二部分隔离。在另一示例中，导电元件可以基于提供给第三端子的信号来改变在打开状态与闭合状态之间第一端子与第二端子之间的阻抗。
根据实施例，可以至少部分地基于操作是读取操作还是写入操作而在操作中将信号提供给位线。信号WE可以在反相器304处被接收以向FET M34和M30的栅极提供信号WEN。如果特定操作是读取操作，则晶体管M34可响应于信号WE而闭合，而FET M30和M32可响应于信号WE的电压而打开以向位线提供电压Vread。此外，将电压Vread连接到FET M4允许在写入操作开始时闭合M4的较不精确的定时，以将编程信号施加到存储器元件。虽然图4A、4B和4C示出了FET M4将单个位线BL连接到写入电路，但是特定实施方式中，FET M4可以是多路复用器中的多个导电元件之一，以选择性地将写入电路的输出信号连接到多个位线中所选择的位线(例如，其中写入电路被配置为向去往位单元的多个位线中的任何一个提供编程信号)。在向每个位线提供一个写入电路的其它实施例中，写入电路的输出信号可以直接连接到位线，而无需来自响应于列选择信号(例如，无需FET M4)的导电元件的连接。
如果特定操作是写入操作，则信号WEN可以在0.0V并且FET M34可以响应于信号WEN上的电压降而被打开，以将位线BL断开与电压Vread的连接。响应于信号WEN上的降低的电压，位线BL将连接到维持在特定电压和电流处的编程信号，以将位单元置于导电或低阻抗存储器状态或绝缘或高阻抗存储器状态。FET M32可以在写入操作中闭合以在复位操作中将存储器元件置于绝缘或高阻抗存储器状态(例如，用于写入“0”)。例如，如图4A所示，当信号WEN为低时可以发生这种情况，而当由状态“WEN或数据”表示的电压被施加到FET M32的栅极端子时，数据＝“0”以闭合FET M32。
根据实施例，多路复用器302可以接收具有电压Vset的电压信号和具有电压Vreset的电压信号(例如，用于将CES设备置于导电或低阻抗存储器状态或者绝缘或高阻抗存储器状态的临界电压)。根据实施例，具有电压Vset和Vreset的电压信号可以使用包括用于生成具有受控电压和/或电流的信号的放大器之类的一些电路(未示出)中的任何一个来生成。多路复用器302可以至少部分地基于具有值“1”或“0”的数据信号来选择向FET M30和M32提供在电压Vset处还是电压Vreset处的信号。在实施例中，FET M30可以响应于信号WEN上的降低的电压而闭合以将所选择的电压信号连接到位线BL。取决于数据信号的值是“1”还是“0”，提供给位线BL的电流的幅度可能受到影响。如以上参考图1所示，用于将CES设备的存储器状态修改为绝缘或高阻抗存储器状态的写入操作，可以用比电流密度Jset更高的电流密度Jreset来实现，以将存储器状态修改为导电或低阻抗存储器状态。在特定实施方式中，FET M32和FET M30可以基于在多路复用器302处接收到的数据信号的值将Vreset连接到位线。这样，如果在写入操作中在多路复用器302处接收到的数据信号是“0”用于将CeRAM设备置于绝缘或高阻抗存储器状态，则FET M30和M32都可以闭合以允许在电压Vreset处有足够的电流流到位线BL，以将CeRAM设备置于绝缘或高阻抗存储器状态。另一方面，如果在写入操作中在多路复用器302处接收的数据信号是“1”用于将CeRAM设备置于导电或低阻抗存储器状态，则FETM30可响应于信号WE的升高的电压而闭合，而FET M32维持打开以限制在电压Vset处流向位线BL的电流，用于将CeRAM设备置于导电或低阻抗存储器状态。
在图4B的替代实施方式中，多路复用器352可以至少部分地基于具有值“1”或“0”的数据信号选择在写入操作中向FET M38和M40提供Vset_ref还是Vreset_ref。在读取操作中，可降低信号WE的电压，使得晶体管M36闭合以将电压Vread_ref连接到位线BL，并且使得FET M38和M40打开以将多路复用器352从位线BL断开连接。在写入操作中，可以升高信号WE的电压，使得FET M36打开以将电压Vread_ref从位线BL断开，并且使得FET M38闭合以至少通过FETM38将在多路复用器352处选择的信号连接到位线BL。如果在写入操作中在多路复用器352处接收到的数据信号是“0”用于将CeRAM元件置于绝缘或高阻抗存储器状态，则FET M38和M40都可以闭合以在允许电压Vread_ref处有足够的电流流向位线BL以将CeRAM元件置于绝缘或高阻抗存储器状态。另一方面，如果在写入操作中在多路复用器352处接收的数据信号是“1”用于将CeRAM元件置于导电或低阻抗存储器状态，则晶体管M38可闭合，而晶体管M40维持打开以限制在电压Vset_ref处流向位线BL的电流，以将CeRAM元件置于导电或低阻抗存储器状态。
图4A和4B的特定示例实施方式能够在读取操作期间将读取电压信号提供给位线BL。这里，信号Wrt_Col_SeIN可以在读取操作期间降低以闭合FET M4并且将读取电压信号连接到位线BL(除了在写入操作期间降低以将编程信号连接到位线BL之外)。在替代实施方式中(如下所述)，读取电压可以在位单元200处本地地生成，以在读取操作期间被提供给存储器元件的端子。在这种情况下，在读取操作期间信号Wrt_Col_SeIN可以升高以打开FETM4信号并且将写入电路从位线BL断开连接。
在以上图4A和4B的具体示例实施例中，多路复用器302和352提供“信号选择电路”的示例。在该上下文中，信号选择电路提供用于选择具有将被施加到设备的特定电压和电流的信号的电路。应该理解，多路复用器302和352仅仅是信号选择电路的示例，并且所要求保护的主题不受限制于此方面。例如，信号选择电路可以选择从信号选择电路外部的源生成的信号，或内部地生成选择的信号。在图4C的特定写入电路中，例如，数据的值为“0”可闭合FET M44并打开FET M46以提供具有电流Ireset的信号。FET M48、M52和M54也可以闭合以提供较低的电压。另一方面，数据的值为“1”可打开FET M44并闭合FET M46以提供具有电流Iset的信号。FET M48、M52和M54还可以打开以提供更高的电压。
图5A和5B是根据特定实施例的用于位单元的替代架构的示意图。在读取操作的特定实施方式中，响应于字线上的电压信号，位线可以通过第一导电元件连接到非易失性存储器(NVM)元件的端子。如上所述，“非易失性存储器”包括集成电路设备，在该集成电路设备中在提供给设备的电源被移除之后存储器单元或元件维持其存储器状态(例如，导电或低阻抗存储器状态，或绝缘或高阻抗存储器状态)。在该上下文中，“字线”包括导体，该导体用于发送信号以在读取操作或写入操作中选择要访问的特定位单元或位单元组。在特定示例实施方式中，可以升高或降低字线上信号的电压，以选择或不选择在读取或写入操作期间要连接到相应的位线或位线组的位单元或位单元组。然而，应该理解，这仅仅是字线的示例，并且所要求保护的主题不受限制于此方面。而且，在该上下文中，“参考节点”包括电路中的节点，该节点维持在特定的电压电平或维持在与电路中的另一节点的特定的电压差。在一个示例中，参考节点可以包括或连接到接地节点。在其他特定实施方式中，参考节点可以被维持在相对于接地节点的特定电压的特定电压处。
根据实施例，在将NVM元件置于第一存储器状态的第一写入操作中，响应于字线上的电压信号，位线可以通过导电元件被连接到NVM元件的第一端子。在第一写入操作中，具有第一写入电压和第一写入电流的编程信号可以跨NVM元件的端子被施加以将NVM元件置于第一存储器状态。在将NVM元件置于第二存储器状态的第二写入操作中，响应于字线上的电压信号，位线可以通过第一导电元件再次连接到NVM元件的第一端子。第二写入操作可以在NVM元件的端子之间施加具有第二写入电压和第二写入电流的编程信号，以将NVM元件置于第二存储器状态。在特定实施方式中，NVM元件可以包括具有上面参照图1讨论的一个或多个特性的CES元件或CeRAM元件，其中|Vreset|<|Vset|而|Ireset|>|Iset|。因此，在图5A和图5B所示的具体示例中，第一写入电压的幅度(例如Vset|)可以大于第二写入电压的幅度(例如|Vreset|)，并且第一写入电流的幅度(例如|Iset|)可以小于第二写入电流的幅度(例如|Ireset|)。在将NVM元件置于第二存储器状态之后，可以在读取操作中跨NVM元件的端子施加第三电压(例如，Vread)以检测NVM元件的当前存储器状态。在读取操作期间施加第三电压的同时，第一和第二端子之间的电流可以被限制为小于第一电流的幅度以维持NVM元件的第二存储器状态。
在一个实施例中，NVM元件52包括在第一端子处连接到FET M1和第二端子处连接到位线BL2的CES元件。响应于施加到FET M1的栅极端子的字线电压WLB，在读取或写入操作期间，M1可以将NVM元件52的第一端子连接到位线BL1。在一个特定实施方式中，位线BL2可以连接到诸如地节点(未示出)的参考节点。在其它实施方案中，位线BL1和BL2可包括互补位线以在写入操作中跨NVM 52的第一和第二端子施加适当的电压(例如，Vset或Vreset)和电流(例如，Iset或Ireset)，以将NVM 52置于期望的存储器状态，或者在读取操作中施加适当的电压(例如，Vread)。在该特定示例实施方式中，响应于字线信号电压，BL2可以通过附加导电元件(未示出)连接到写入电路。
如以上所指出的，写入电路可以至少部分地基于写入操作是将NVM元件52置于导电或低阻抗存储器状态还是绝缘或高阻抗存储器状态，来独立地控制在写入操作中施加到NVM元件52的信号的电压和电流。例如，对于将NVM元件52置于导电或低阻抗存储器状态的写入操作，可以施加具有电压Vset和电流Iset的信号。类似地，对于将NVM元件52置于绝缘或高阻抗存储器状态的写入操作，可以施加具有电压Vreset和电流Ireset的信号。如图1所示，电压Vset可以具有比电压Vreset更大的幅度，而电流Iset可以具有比电流Ireset更小的幅度。如上面在具体实施方式中所讨论的，写入电路202可以独立地控制电压和电流以向位线提供信号，以将非易失性存储器设备置于导电或低阻抗存储器状态、或绝缘或高阻抗状态。
为了检测NVM元件52的当前存储器状态，M1可以在读取操作中将位线BL1连接到节点2，以跨NVM 52的第一和第二端子施加读取电压Vread。当读取电压Vread被施加时，然后可以感测流过位线BL1的电流(例如，在感测电路203处)以检测NVM元件52的当前状态。根据实施例，在读取操作期间流过NVM元件52的端子的电流的幅度可以被限制为小于Ireset的幅度。这可以防止在读取操作期间处于导电或低阻抗存储器状态的NVM元件52的当前状态意外转变到绝缘或高阻抗存储器状态。例如，通过控制在读取操作期间施加到FET M1的栅极的电压，可以控制在读取操作期间流过NVM元件52的端子的电流。在图5B的特定实施方式中，FET M1被配置为NFET。这里，可以在写入操作期间施加提升的字线电压信号WL，以允许足够的电流流过NVM元件52以将NVM元件52置于特定的存储器状态。然后可以在读取操作期间降低字线电压信号WL的电压，以限制流过NVM元件52的电流。或者，向位线BL1和/或BL2(例如，写入电路202)施加读取电压的电压源可以限制在读取操作期间流向位线BL1和/或BL2的电流。
在图5A和5B中，在NVM元件52包括CES元件的特定实施方式中，NVM元件52可以具有电阻器51和电容器53的特性。在NVM元件52包括CES元件的特定实施方式中，应当理解，NVM元件52包括具有至少部分地基于NVM元件52的特定存储器状态确定的可变电阻和可变电容的端子之间的单个单片材料。这样，应当理解，电阻器51和电容器53(在图5A和5B中显示为并联器件)不是作为单独的或分立的元件形成的，而是如图5A和5B所示的电阻器51和电容器53旨在表示形成CES元件的单片材料的电阻和电容特性。
根据实施例，电容器53的电容和电阻器51的电阻可以根据NVM元件52的特定存储器状态而变化。例如，当NVM元件52处于绝缘或高阻抗存储器状态时，电容器53的电容和电阻器51的电阻可能为高。类似地，当NVM元件52处于导电或低阻抗存储器状态时，电容器53的电容和电阻器51的电阻可能为低。这里，如果NVM 52包括CES元件，则电容器53的电容可以响应于如上所讨论的将NVM元件52置于不同存储器状态的量子力学物理变换而增大或减小。
当NVM元件52被置于绝缘或高阻抗状态(例如，在施加Vreset和Ireset的写入操作中)，甚至在转变到绝缘或高阻抗存储器状态之后，电流可以继续从位线BL1流向NVM元件52。虽然电阻器51可能不允许额外的电流在NVM元件52的第一和第二端子之间流动，但是来自通过FET M1流向NVM元件52的电流的电荷可以被存储在电容器53中。当FET M1打开以将BL1从NVM元件50断开连接时，存储在电容器53中的电荷可以通过电阻器51而消散。
图5A和5B采用作为导电元件的FET M1的不同实施方式，以在写入或读取操作期间将BL1连接到节点2。下面的表2总结了在不同状态/模式下图5A的电路的操作的各个方面。在将NVM元件52置于导电或低阻抗存储器状态的设置操作期间，电流Iset可以确定符合性电流Icomp以影响将在如以上结合图1所讨论的随后的复位操作中施加的电流Ireset。而且，在写入或读取操作期间在位线BL1和BL2之间施加的电压考虑跨FET M1的电压降Vds。
表2
下面的表3总结了图5B的特定实施方式的操作的方面，其中晶体管M1被配置为NFET。这里，表3不同于表2以反映在读取和写入操作期间不同的字线电压被施加到晶体管M1的栅极。
状态 R,C WL VBL1-VBL2 V2-VBL2 IBL1
加电 L - 0 0 -
W0设置 L 1 Vset+Vds Vset Icomp
W1复位 H 1 Vreset+Vds Vreset INFET
半选择 - 1 <Vt 0 -
未选择W0 H 0 Vop 0* 泄露，电容器放电
未选择W1 L 0 Vop 0 泄露
读取 L,H 0 Vt<V<Vreset Vread<Vreset H/L
保持 - 0 Vt+Vreset 0* -
表3
应该理解，以上参考图5A和5B讨论的特定实施方式仅仅是非限制性示例，并且可以使用其他特定实施方式而不背离所要求保护的主题。
贯穿说明书对一个实施方式、实施方式、一个实施例、实施例和类似表述的提及意指结合具体实施方式和/或实施例描述的特定特征、结构和/或特性被包括在要求保护的主题的至少一个实施方式和/或实施例中。因此，例如这种短语在整个说明书中的各个地方的出现不一定意在指示相同的实施方式或所描述的任何一个特定实施方式。此外，应当理解，所描述的特定特征、结构和/或特性能够以各种方式被组合在一个或多个实施方式中，并且因此例如处于意在保护的权利要求范围内。当然，总体上这些和其它问题随环境而变化。因此，描述和/或用例的特定上下文提供了关于将做出的推论的有用指导。
虽然已经说明和描述了目前被认为是示例的特征的内容，但本领域技术人员将理解，在不背离所要求保护的主题的情况下，可以做出各种其它修改，以及可以替换等同物。另外，在不脱离本文所描述的中心概念的情况下，可以做出许多修改以使特定情况适应要求保护的主题的教导。因此，意在：所要求保护的主题不限于所公开的具体示例，并且所要求保护的主题还可以包括落入所附权利要求及其等同物的范围内的所有实施例。

Claims (20)

1.一种非易失性存储器单元，包括：
CES元件；以及
导电元件，用于响应于字线上的电压信号将所述CES元件的第一端子连接到位线；
其中所述CES元件响应于跨所述CES元件的第一端子和第二端子施加第一电压，同时维持通过所述CES元件的第一电流以将所述CES元件的存储器状态置于第一存储器状态；
其中所述CES元件响应于在所述第一端子与所述第二端子之间施加第二电压，同时维持通过所述CES元件的第二电流以将所述CES元件的存储器状态置于第二存储器状态；并且
其中响应于读取操作中在所述第一端子和第二端子之间施加第三电压，所述CES元件的存储器状态可至少部分地基于通过所述CES元件的测量电流来检测。
2.根据权利要求1所述的存储器单元，其中所述CES元件包括电阻和电容，并且其中所述电容响应于所述CES元件从所述第一存储器状态到所述第二存储器状态的转变而增加，所述增加的电容吸收所述第一端子上的过量电荷，并且在所述第一端子随后从所述位线断开连接的情况下通过所述电阻大体上消散所述过量电荷。
3.根据权利要求2所述的存储器单元，其中所述电容响应于所述CES元件的物理变换而增加。
4.根据前述权利要求中任一项所述的存储器单元，其中所述第三电压的幅度被限制为小于或等于所述第二电压的幅度。
5.根据前述权利要求中任一项所述的存储器单元，其中所述存储器单元响应于停留时间内在所述第一端子与第二端子之间施加所述第二电压而被置于所述第二存储器状态。
6.根据前述权利要求中任一项所述的存储器单元，其中所述第一电压的幅度大于所述第二电压的幅度，并且其中所述第二电流的幅度大于所述第一电流的幅度。
7.根据前述权利要求中任一项所述的存储器单元，其中所述第一存储器状态包括导电或低阻抗存储器状态，并且其中所述第二存储器状态包括绝缘或高阻抗存储器状态。
8.根据前述权利要求中任一项所述的存储器单元，其中所述CES元件包括CeRAM元件。
9.根据前述权利要求中任一项所述的存储器单元，其中在所述读取操作期间，所述测得的电流的幅度被限制为小于所述第一电流和所述第二电流的幅度，以保持所述CES元件的存储器状态。
10.一种方法，包括：
在非易失性存储器元件的第一端子和所述非易失性存储器元件的第二端子之间施加第一电压，同时在所述第一端子和第二端子之间维持第一电流，以在第一写入操作中将所述非易失性存储器元件置于第一存储器状态；
在所述非易失性存储器元件的第一端子和第二端子之间施加第二电压，同时在所述第一端子和第二端子之间维持第二电流，以在第二写入操作中将所述非易失性存储器元件置于第二存储器状态；以及
在读取操作中在所述第一端子和第二端子之间施加第三电压。
11.根据权利要求10所述的方法，其中所述第一端子和第二端子之间的电容响应于所述存储器单元被置于所述第二存储器状态而增加，并且其中所述电容响应于所述非易失性存储器元件被置于所述第一存储器状态而减少。
12.根据权利要求10或权利要求11所述的方法，其中所述非易失性存储器元件包括CES元件。
13.根据权利要求10至12中任一项所述的方法，其中，所述非易失性存储器元件包括电阻和电容，并且所述方法还包括：
响应于将所述非易失性存储器元件置于所述第二存储器状态而增加所述电容，所述增加的电容吸收所述第一端子上的电荷；以及
响应于将所述第一端子从位线断开连接，通过所述电阻消散所述吸收的电荷。
14.根据权利要求10至12中任一项所述的方法，其中，所述非易失性存储器元件包括电阻和电容，并且所述方法还包括：
响应于将所述非易失性存储器元件置于所述第一存储器状态而增加所述电容，所述增加的电容吸收所述第一端子上的电荷；以及
响应于将所述第一端子从位线断开连接，通过所述电阻消散所述吸收的电荷。
15.根据权利要求13或权利要求14所述的方法，其中所述电容响应于所述非易失性存储器元件的物理变换而增加。
16.根据权利要求10至15中任一项所述的方法，其中响应于在停留时间内在所述第一端子和第二端子之间施加所述第二电压，所述存储器单元被置于所述第二存储器状态。
17.根据权利要求10至16中任一项所述的方法，其中所述第一存储器状态包括导电或低阻抗存储器状态，并且其中所述第二存储器状态包括绝缘或高阻抗存储器状态。
18.根据权利要求10至17中任一项所述的方法，还包括至少部分地基于在所述写入操作期间所述第三电流的施加期间所测量的通过所述非易失性存储器元件的第三电流，来检测所述非易失性存储器元件的存储器状态，其中，在所述读取操作期间，所述第三电流的幅度被限制为小于所述第一电流的幅度以维持所述非易失性存储器元件的存储器状态。
19.根据权利要求10至18中任一项所述的方法，其中所述第一电压的幅度大于所述第二电压的幅度，并且其中所述第二电流的幅度大于所述第一电流的幅度。
20.根据权利要求10至19中任一项所述的方法，其中，所述第二电压的幅度大于所述第一电压的幅度，并且其中，所述第一电流的幅度大于所述第二电流的幅度。
CN201680059062.7A 2015-08-13 2016-08-12 用于非易失性存储器设备操作的方法、***和设备 Active CN108140413B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/826,063 2015-08-13
US14/826,063 US9558819B1 (en) 2015-08-13 2015-08-13 Method, system and device for non-volatile memory device operation
PCT/GB2016/052519 WO2017025762A1 (en) 2015-08-13 2016-08-12 Method, system and device for non-volatile memory device operation

Publications (2)

Publication Number Publication Date
CN108140413A true CN108140413A (zh) 2018-06-08
CN108140413B CN108140413B (zh) 2022-08-30

Family

ID=56694184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680059062.7A Active CN108140413B (zh) 2015-08-13 2016-08-12 用于非易失性存储器设备操作的方法、***和设备

Country Status (4)

Country Link
US (2) US9558819B1 (zh)
CN (1) CN108140413B (zh)
TW (1) TWI709136B (zh)
WO (1) WO2017025762A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534146A (zh) * 2019-08-02 2019-12-03 北京大学 阻变式存储器的操作电路及操作方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US9792982B1 (en) 2016-03-31 2017-10-17 Arm Ltd. Method, system and device for read signal generation
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10267831B2 (en) 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9990992B2 (en) 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation
US9792984B1 (en) 2016-10-27 2017-10-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US9871528B1 (en) 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10141504B2 (en) 2017-01-24 2018-11-27 Arm Ltd. Methods and processes for forming devices from correlated electron material (CEM)
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
GB2561011B (en) * 2017-03-31 2021-03-17 Advanced Risc Mach Ltd Initialisation of a storage device
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
US10115473B1 (en) * 2017-04-06 2018-10-30 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10269414B2 (en) 2017-05-09 2019-04-23 Arm Ltd. Bit-line sensing for correlated electron switch elements
US10373680B2 (en) 2017-05-09 2019-08-06 Arm Ltd. Controlling current through correlated electron switch elements during programming operations
US10002669B1 (en) * 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10521338B2 (en) 2017-06-05 2019-12-31 Arm Ltd. Method, system and device for memory device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US10734083B2 (en) 2017-10-13 2020-08-04 Ememory Technology Inc. Voltage driver for memory
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10224099B1 (en) 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) * 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10930344B2 (en) 2018-06-01 2021-02-23 Taiwan Semiconductor Manufacturing Company Ltd. RRAM circuit and method
DE102019114104A1 (de) 2018-06-01 2019-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM-Schaltung und Verfahren
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
US11973500B2 (en) * 2022-03-16 2024-04-30 Crossbar, Inc> Configuration bit using RRAM

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050122828A1 (en) * 2003-09-29 2005-06-09 Matsushita Electric Industrial Co., Ltd. Magnetic switching device and memory using the same
US20080106927A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Stabilized resistive switching memory
WO2009140305A1 (en) * 2008-05-12 2009-11-19 Symetrix Corporation Correlated electron material and process for making
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器
CN102637459A (zh) * 2010-12-22 2012-08-15 拉碧斯半导体株式会社 非易失性存储装置
US20120300531A1 (en) * 2011-05-23 2012-11-29 Agency For Science, Technology And Research Current Writing Circuit for a Resistive Memory Cell Arrangement
WO2013109842A1 (en) * 2012-01-18 2013-07-25 Intermolecular, Inc Nonvolatile memory device having a current limiting element

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7245529B2 (en) * 2005-03-28 2007-07-17 Silicon Storage Technology, Inc. Dynamically tunable resistor or capacitor using a non-volatile floating gate memory cell
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US8254157B2 (en) * 2007-03-29 2012-08-28 Nec Corporation Semiconductor integrated circuit
WO2009140299A2 (en) * 2008-05-12 2009-11-19 Symetrix Corporation Self-stabilizing sensor circuit for resistive memories
IL192462A0 (en) * 2008-06-26 2009-02-11 B S N Pro Ltd Electrical device control
CN102150037B (zh) * 2008-07-11 2014-06-04 康奈尔大学 集成电荷传感器的纳米流体通道及基于该纳米流体通道的方法
US7933139B2 (en) * 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8174876B2 (en) * 2009-06-19 2012-05-08 Hynix Semiconductor Inc. Fusion memory device embodied with phase change memory devices having different resistance distributions and data processing system using the same
US8693233B2 (en) * 2010-06-18 2014-04-08 Sandisk 3D Llc Re-writable resistance-switching memory with balanced series stack
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
JP6071514B2 (ja) * 2012-12-12 2017-02-01 東京エレクトロン株式会社 静電チャックの改質方法及びプラズマ処理装置
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9548118B1 (en) 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US20170213960A1 (en) 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US20170237001A1 (en) 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US20170244027A1 (en) 2016-02-19 2017-08-24 Arm Ltd. Method providing for a storage element
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050122828A1 (en) * 2003-09-29 2005-06-09 Matsushita Electric Industrial Co., Ltd. Magnetic switching device and memory using the same
US20080106927A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Stabilized resistive switching memory
CN101681911A (zh) * 2006-11-08 2010-03-24 思美公司 关联电子存储器
WO2009140305A1 (en) * 2008-05-12 2009-11-19 Symetrix Corporation Correlated electron material and process for making
CN102637459A (zh) * 2010-12-22 2012-08-15 拉碧斯半导体株式会社 非易失性存储装置
US20120300531A1 (en) * 2011-05-23 2012-11-29 Agency For Science, Technology And Research Current Writing Circuit for a Resistive Memory Cell Arrangement
WO2013109842A1 (en) * 2012-01-18 2013-07-25 Intermolecular, Inc Nonvolatile memory device having a current limiting element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534146A (zh) * 2019-08-02 2019-12-03 北京大学 阻变式存储器的操作电路及操作方法

Also Published As

Publication number Publication date
CN108140413B (zh) 2022-08-30
US20170047115A1 (en) 2017-02-16
US9558819B1 (en) 2017-01-31
US10083748B2 (en) 2018-09-25
WO2017025762A1 (en) 2017-02-16
TWI709136B (zh) 2020-11-01
US20170110191A1 (en) 2017-04-20
TW201712685A (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
CN108140413A (zh) 用于非易失性存储器设备操作的方法、***和设备
US10861541B2 (en) Method, system and device for non-volatile memory device operation
TWI711041B (zh) 記憶體寫入驅動器、方法及系統
US10014052B2 (en) Method, system and device for read signal generation
US10510416B2 (en) Method, system and device for non-volatile memory device operation
CN108028064B (zh) 用于互补非易失性存储器设备操作的方法、***和设备
US10431304B2 (en) Method, system and device for non-volatile memory device operation
US10127981B2 (en) Method, system and device for non-volatile memory device operation
CN109716438A (zh) 用于非易失性存储器设备操作的方法、***和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant