CN108134005B - 一种发光二极管芯片及其制备方法 - Google Patents
一种发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN108134005B CN108134005B CN201711327268.6A CN201711327268A CN108134005B CN 108134005 B CN108134005 B CN 108134005B CN 201711327268 A CN201711327268 A CN 201711327268A CN 108134005 B CN108134005 B CN 108134005B
- Authority
- CN
- China
- Prior art keywords
- light
- layer
- control layer
- emitting
- emitting control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 25
- 238000002310 reflectometry Methods 0.000 claims abstract description 62
- 239000012788 optical film Substances 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 137
- 239000000463 material Substances 0.000 claims description 58
- 239000010409 thin film Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 239000004408 titanium dioxide Substances 0.000 claims description 9
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 8
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical group [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 115
- 230000001105 regulatory effect Effects 0.000 abstract description 16
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 497
- 238000010586 diagram Methods 0.000 description 55
- 239000000758 substrate Substances 0.000 description 28
- 239000002356 single layer Substances 0.000 description 27
- 230000001276 controlling effect Effects 0.000 description 20
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000007769 metal material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000011068 loading method Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Planar Illumination Modules (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管芯片及其制备方法，属于半导体技术领域。芯片包括芯片本体、反射层和出光调控层，反射层设置在芯片本体的第一表面上，出光调控层设置在芯片本体的第二表面上，第二表面为与第一表面相反的表面，第一表面和第二表面中的至少一个为非镜面；出光调控层由光学薄膜组成，出光调控层对第一入射光线的反射率小于或等于设定值，且出光调控层对第二入射光线的反射率大于设定值；第一入射光线和第二入射光线为芯片本体发出并射入出光调控层的光线，第一入射光线射入出光调控层的入射角度在设定范围内，第二入射光线射入出光调控层的入射角在所述设定范围外。本发明有利于LED在背光源上的广泛应用。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制备方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。随着LED的不断发展，LED的应用领域也逐渐扩展，目前实现应用的领域包括显示屏、交通信号灯、汽车用灯、液晶屏的背光源、灯饰和照明光源。其中，背光源(英文：BackLight)是位于液晶屏背后的一种光源，要求光从液晶屏的侧面或者背后照射液晶屏，以在低光源环境中增加液晶屏的亮度。
LED包括封装体和位于封装体内的发光芯片。由于芯片发出的光线射向四面八方，而背光源对光的出射角度有要求，因此在应用于背光源的LED中，通常选择LED的一个表面作为LED的出光面，至少在LED与出光面相反的表面上设置反射层，使大部分光线从出光面射出；同时在LED的出光面上额外设置光学透镜，改变光线的出射角度，从而满足背光源的要求。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
额外设置光学透镜会大大增大LED的体积和重量，降低生产效率，增加应用成本，不利于LED在背光源上的应用。
发明内容
为了解决现有技术不利于LED在背光源上的应用的问题，本发明实施例提供了一种发光二极管芯片及其制备方法。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括芯片本体和反射层，所述反射层设置在所述芯片本体的第一表面上，所述发光二极管芯片还包括出光调控层，所述出光调控层设置在所述芯片本体的第二表面上，所述芯片本体的第二表面为与所述芯片本体的第一表面相反的表面，所述芯片本体的第一表面和第二表面中的至少一个为非镜面；所述出光调控层由光学薄膜组成，所述出光调控层对第一入射光线的反射率小于或等于设定值，且所述出光调控层对第二入射光线的反射率大于所述设定值；所述第一入射光线和所述第二入射光线为所述芯片本体发出并射入所述出光调控层的光线，所述第一入射光线射入所述出光调控层的入射角度在设定范围内，所述第二入射光线射入所述出光调控层的入射角度在所述设定范围外。
可选地，所述出光调控层包括依次层叠的多个氧化物薄膜，相邻两个所述氧化物薄膜的材料的折射率不同，各个所述氧化物薄膜的厚度根据所述设定范围设定。
优选地，各个所述氧化物薄膜的厚度基于以下公式进行设定：
其中，所述出光调控层对入射角度为θ0的光线的反射率为光线射入所述出光调控层经过的第N个氧化物薄膜的等效界面的反射系数，N为所述多个氧化物薄膜的数量；为光线射入所述出光调控层经过的第i个氧化物薄膜的等效界面的反射系数，i为整数；ri为光线射入所述出光调控层经过的第i个氧化物薄膜的菲涅尔系数，/>ηi-1和ηi+1为简化菲涅尔公式采用的系数，对p分量，/>对s分量，ηi＝ni×cosθi；ni为光线射入所述出光调控层经过的第i个氧化物薄膜的材料的折射率，θi为光线射入所述出光调控层经过第i个氧化物薄膜时的折射角度，n0×sinθ0＝ni-1×sinθi-1＝ni×sinθi＝ni+1×sinθi+1，n0为所述芯片本体的材料的折射率，θ0为光线射入所述出光调控层的入射角度；δi为光线射入所述出光调控层经过的第i个氧化物薄膜的位相厚度，di为光线射入所述出光调控层经过的第i个氧化物薄膜的厚度。
优选地，所述氧化物薄膜的材料为五氧化二钽、二氧化钛、二氧化硅或者二氧化铪。
优选地，所述设定范围在50°以下或者20°以上。
更优选地，当所述设定范围在50°以下时，所述出光调控层包括依次层叠的多个薄膜单元，每个所述薄膜单元包括第一氧化物薄膜和层叠在所述第一氧化物薄膜上的第二氧化物薄膜，所述第一氧化物薄膜的材料的折射率大于所述第二氧化物薄膜的材料的折射率。
更优选地，当所述设定范围在20°以上时，所述出光调控层包括(2*k+1)个第三氧化物薄膜和(2*k)个第四氧化物薄膜，k为正整数，所述(2*k+1)个第三氧化物薄膜和所述(2*k)个第四氧化物薄膜交替层叠，所述第三氧化物薄膜的材料的折射率小于所述第四氧化物薄膜的材料的折射率。
优选地，所述多个氧化物薄膜的数量为30个～70个。
可选地，所述反射层为分布式布拉格反射层、金属反射层或者全角反射层。
另一方面，本发明实施例提供了一种发光二极管芯片的制备方法，所述制备方法包括：
提供设有反射层的芯片本体，所述反射层设置在所述芯片本体的第一表面上；
在所述芯片本体的第二表面上形成出光调控层，所述出光调控层由光学薄膜组成，所述出光调控层对第一入射光线的反射率小于或等于设定值，且所述出光调控层对第二入射光线的反射率大于所述设定值；所述第一入射光线和所述第二入射光线为所述芯片本体发出并射入所述出光调控层的光线，所述第一入射光线射入所述出光调控层的入射角度在设定范围内，所述第二入射光线射入所述出光调控层的入射角度在所述设定范围外；所述芯片本体的第二表面为与所述芯片本体的第一表面相反的表面，所述芯片本体的第一表面和第二表面中的至少一个为非镜面。
本发明实施例提供的技术方案带来的有益效果是：
通过在芯片本体的一个表面上设置反射层，同时在芯片本体相反的表面上设置出光调控层，使得芯片本体发出的大部分光线从出光调控层射出。出光调控层对入射角度在设定范围内的入射光线的反射率小于或等于设定值，同时对入射角度在设定范围外的入射光线的反射效率大于设定值，也就是说，只有入射角度在设定范围内的入射光线可以透过出光调控层射出，入射角度在设定范围外的入射光线会被出光调控层反射到反射层。而反射层会将该光线再反射到出光调控层，由于芯片本体设置反射层的表面和设置出光调控层的表面中至少有一个非镜面，因此该光线的入射角度在经过出光调控层和反射层的反射后会发生变化。如果该光线变化后的入射角度在设定范围内，则可以透过出光调控层射出；如果该光线变化后的入射角度还在设定范围内，则会再次被出光调控层和反射层反射，并在反射的过程中改变光线的入射角度，直到该光线变化后的入射角度在设定范围内而透过出光调控层射出，使得芯片本体发出的大部分光线都以设定范围内的入射角度透过出光调控层射出。由于光线射入出光调控层的入射角度和光线从出光调控层射出的出射角度正相关，因此透过出光调控层射出的光线的出射角度也在一定的范围内，可以实现对光线出射角度的控制，满足背光源的要求。而且出光调控层由光学薄膜组成，对LED的体积和重量的影响很小，制作简单方便，生产效率高，应用成本低，有利于LED在背光源上的广泛应用。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种发光二极管芯片的结构示意图；
图2是本发明实施例一提供的出光调控层的结构示意图；
图3是本发明实施例一提供的一束光线在单层膜上进行多光束干涉的示意图；
图4是本发明实施例一提供的式子中各个参数的示意图；
图5是本发明实施例一提供的单层膜的等效界面；
图6是本发明实施例一提供的多层膜反射率递推的示意图；
图7是本发明实施例一提供的正装结构和倒装机构的发光二极管芯片中芯片本体的结构示意图；
图8a是本发明实施例一提供的正装结构的发光二极管芯片的结构示意图；
图8b是本发明实施例一提供的倒装结构的发光二极管芯片的结构示意图；
图9是本发明实施例一提供的垂直结构的发光二极管芯片中芯片本体的结构示意图；
图10a是本发明实施例一提供的一种垂直结构的发光二极管芯片的结构示意图；
图10b是本发明实施例一提供的另一种垂直结构的发光二极管芯片的结构示意图；
图11是本发明实施例二提供的一种出光调控层的结构示意图；
图12是本发明实施例二提供的一种具体实现方式的出光调控层对芯片本体发出光线在不同入射角度下的反射率的示意图；
图13是本发明实施例二提供的另一种具体实现方式的出光调控层对芯片本体发出光线在不同入射角度下的反射率的示意图；
图14是本发明实施例二提供的芯片本体发出的光线以不同的入射角度射入出光调控层的光路图；
图15是本发明实施例三提供的另一种出光调控层的结构示意图；
图16是本发明实施例三提供的一种具体实现方式的出光调控层对芯片本体发出光线在不同入射角度下的反射率的示意图；
图17是本发明实施例三提供的芯片本体发出的光线以不同的入射角度射入出光调控层的光路图；
图18是本发明实施例四提供的一种发光二极管芯片的制备方法的流程图；
图19是本发明实施例五提供的一种发光二极管芯片的制备方法的流程图；
图20a-图20e是本发明实施例五提供的制备方法执行过程中发光二极管芯片的结构示意图；
图21是本发明实施例六提供的一种发光二极管芯片的制备方法的流程图；
图22a-图22e是本发明实施例六提供的制备方法执行过程中发光二极管芯片的结构示意图；
图23是本发明实施例七提供的一种发光二极管芯片的制备方法的流程图；
图24a-图24f是本发明实施例七提供的制备方法执行过程中发光二极管芯片的结构示意图；
图25是本发明实施例八提供的一种发光二极管芯片的制备方法的流程图；
图26a-图26f是本发明实施例八提供的制备方法执行过程中发光二极管芯片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种发光二极管芯片，图1为本实施例提供的发光二极管芯片的结构示意图，参见图1，该发光二极管芯片包括芯片本体10、反射层20和出光调控层30，反射层20设置在芯片本体10的第一表面上，出光调控层30设置在芯片本体10的第二表面上。芯片本体10的第二表面为与芯片本体10的第一表面相反的表面，芯片本体10的第一表面和第二表面中的至少一个为非镜面。
在本实施例中，出光调控层30由光学薄膜组成，出光调控层30对第一入射光线的反射率小于或等于设定值，且出光调控层30对第二入射光线的反射率大于设定值。第一入射光线和第二入射光线为芯片本体10发出并射入出光调控层30的光线，第一入射光线射入出光调控层30的入射角度在设定范围内，第二入射光线射入出光调控层30的入射角度在设定范围外。
本发明实施例通过在芯片本体的一个表面上设置反射层，同时在芯片本体相反的表面上设置出光调控层，使得芯片本体发出的大部分光线从出光调控层射出。出光调控层对入射角度在设定范围内的入射光线的反射率小于或等于设定值，同时对入射角度在设定范围外的入射光线的反射效率大于设定值，也就是说，只有入射角度在设定范围内的入射光线可以透过出光调控层射出，入射角度在设定范围外的入射光线会被出光调控层反射到反射层。而反射层会将该光线再反射到出光调控层，由于芯片本体设置反射层的表面和设置出光调控层的表面中至少有一个非镜面，因此该光线的入射角度在经过出光调控层和反射层的反射后会发生变化。如果该光线变化后的入射角度在设定范围内，则可以透过出光调控层射出；如果该光线变化后的入射角度还在设定范围内，则会再次被出光调控层和反射层反射，并在反射的过程中改变光线的入射角度，直到该光线变化后的入射角度在设定范围内而透过出光调控层射出，使得芯片本体发出的大部分光线都以设定范围内的入射角度透过出光调控层射出。由于光线射入出光调控层的入射角度和光线从出光调控层射出的出射角度正相关，因此透过出光调控层射出的光线的出射角度也在一定的范围内，可以实现对光线出射角度的控制，满足背光源的要求。而且出光调控层由光学薄膜组成，对LED的体积和重量的影响很小，制作简单方便，生产效率高，应用成本低，有利于LED在背光源上的广泛应用。
具体地，图2为本实施例提供的出光调控层的结构示意图，参见图2，出光调控层30可以包括依次层叠的多个氧化物薄膜31，相邻两个氧化物薄膜31的材料的折射率不同，各个氧化物薄膜31的厚度根据设定范围设定。通过氧化物薄膜厚度的调整，实现出光调控层对出光角度的调控。
在实际应用中，也可以通过选择不同材料的氧化物薄膜依次层叠，实现能够调控出光角度的出光调控层；还可以综合选择依次层叠的氧化物薄膜的材料和厚度，实现能够调控出光角度的出光调控层。由于通过选择氧化物薄膜的厚度实现出光调控层的方式最为简单和方便，因此本实施例以通过选择氧化物薄膜的厚度实现出光调控层的方式进行具体介绍，但不限于通过选择氧化物薄膜的厚度实现出光调控层的方式。
在具体实现中，各个氧化物薄膜31的厚度可以基于以下公式进行设定：
其中，出光调控层对入射角度为θ0的光线的反射率为光线射入出光调控层经过的第N个氧化物薄膜的等效界面的反射系数，N为多个氧化物薄膜的数量；为光线射入出光调控层经过的第i个氧化物薄膜的等效界面的反射系数，i为整数；ri为光线射入出光调控层经过的第i个氧化物薄膜的菲涅尔系数，/>ηi-1和ηi+1为简化菲涅尔公式采用的系数，对p分量，/>对s分量，ηi＝ni×cosθi；ni为光线射入出光调控层经过的第i个氧化物薄膜的材料的折射率，θi为光线射入出光调控层经过第i个氧化物薄膜时的折射角度，n0×sinθ0＝ni-1×sinθi-1＝ni×sinθi＝ni+1×sinθi+1，n0为芯片本体的材料的折射率，θ0为光线射入出光调控层的入射角度；δi为光线射入出光调控层经过的第i个氧化物薄膜的位相厚度，/>di为光线射入出光调控层经过的第i个氧化物薄膜的厚度。
基于以上内容，出光调控层对入射光线的反射率为光线射入出光调控层经过的第N个氧化物薄膜的等效界面的反射系数，而第N个氧化物薄膜的等效界面的反射系数与第N-1个氧化物薄膜的等效界面的反射系数有关，第N-1个氧化物薄膜的等效界面的反射系数与第N-2个氧化物薄膜的等效界面的反射系数有关，……，第2个氧化物薄膜的等效界面的反射系数与第1个氧化物薄膜的等效界面的反射系数有关，因此出光调控层对入射光线的反射率与所有氧化物薄膜的等效界面的反射系数有关。同时各个氧化物薄膜的等效界面的反射系数与各自的菲涅尔系数和位相厚度有关，而各个氧化物薄膜的菲涅尔系数与各自的材料的折射率和光线的折射角度有关，各个氧化物薄膜的位相厚度与各自的厚度、材料的折射率和光线的折射角度有关，所以出光调控层对入射光线的反射率实质上与光线的入射角度、以及所有氧化物薄膜的厚度和材料的折射率有关。
具体实现时，入射角度和对应的反射率的范围是确定的，根据上述内容，在选定氧化物薄膜的材料和数量之后，即可得到各个氧化物薄膜的厚度，实现出光调控层的功能，即透射入射角度在设定范围内的入射光线，同时反射入射角度在设定范围外的入射光线。
下面再说明一下上述公式的由来：
首先从相对简单的单层膜开始，图3为一束光线在单层膜上进行多光束干涉的示意图，参见图3，光线从某个介质射入单层膜，经过单层膜后射出到另一个介质，光线在射入单层膜的第一交界面和从单层膜射出的第二交界面会同时发生反射和折射，从而产生一组反射光束1、2、3、4、……和一组透射光束1’、2’、3’、4’、……。
如果入射光线的振幅为E0，则各个反射光束的振幅依次如下：
……
其中，E1、E2、E3、E4、……依次为反射光束1、2、3、4、……的振幅；图4为上述式子中各个参数的示意图，参见图4，为光线在第一交界面射入单层膜的透射系数，/>为光线在第一交界面射入单层膜的反射系数，/>为光线在第一交界面从单层膜射出的反射系数，/>为光线在第一交界面从单层膜射出的透射系数，/>为光线在第二交界面从单层膜射出的透射系数，/>为光线在第二交界面射入单层膜的反射系数，/>为光线在第二交界面从单层膜射出的反射系数，/>为光线在第二交界面射入单层膜的透射系数；δ为单层膜的位相厚度，如图3所示，d为单层膜的厚度，n为单层膜的材料的折射率，θ为在单层膜中的折射角度，即相邻两个光束之间的位相差为2×δ。
根据斯托克斯定律可知，r+＝-r-，(r+)2+t+×t+＝1。
因此反射光线的合振幅ER如下：
进而单层膜的反射系数r如下：
由此可见，单层膜的反射系数是一个复数，可以写成如下形式：
其中，为反射光线的相移，表示反射光线的位相落后于入射光线的值，
因此单层膜的反射率R可以如下：
图5为单层膜的等效界面，参见图5，采用一个等效界面代替单层膜的两个交界面，假设单层膜的折射率为ni，入射介质的折射率为ni-1，出射介质的折射率为ni+1，膜的位相厚度为δi，光线射入单层膜的交界面的反射系数为ri-1，光线从单层膜射出的交界面的反射系数为ri，则这个等效界面的反射系数可以如下：
参照这样的处理，将单层膜反射率的计算推广到多层膜。图6为多层膜反射率递推的示意图，参见图6，首先从光线射入的第1个膜开始，将第1个膜的两个界面(r0和r1)等效为一个界面(反射系数为)，再将这个等效界面(反射系数为/>)和第2个膜之前没有进行等效的界面(r2)等效为一个界面(反射系数为/>)，然后将这个等效界面(反射系数为/>)和第3个膜之前没有进行等效的界面(r3)等效为一个界面(反射系数为)，这样按照光线射入的顺序依次递推，直到将等效界面(反射系数为/>)和第N个膜之前没有进行等效的界面(rN)等效为一个界面(反射系数为/>)，进而可以得到如下公式：
……
即上述用于设定各个氧化物薄膜的厚度的公式。
可选地，氧化物薄膜31的材料可以为五氧化二钽、二氧化钛、二氧化硅或者二氧化铪，实现成本低。
例如，出光调控层由两种材料的氧化物薄膜交替层叠形成，一种材料的氧化物薄膜的材料采用二氧化钛，另一种材料的氧化物薄膜的材料采用二氧化硅。
在实际应用中，设定范围可以在50°以下(如0°～25°)或者20°以上(如35°～80°)。当设定范围在50°以下时，可以提供较为集中的正向光，使发光二极管芯片应用于从液晶屏的背面照射液晶屏的背光源；当设定范围在20°以上时，可以提供覆盖面较广的侧向光，使发光二极管芯片应用于从液晶屏的侧面照射液晶屏的背光源。
可选地，多个氧化物薄膜31的数量可以为30个～70个。在准确调控出光角度的情况下，尽量避免氧化物薄膜的数量过多而造成工艺复杂，增加制造成本。
在本实施例的一种实现方式中，反射层20可以为分布式布拉格反射层(英文：Distributed Bragg Reflection，简称：DBR)。
具体地，DBR可以包括多个周期的氧化物薄膜，多个周期的氧化物薄膜依次层叠，每个周期的氧化物薄膜包括至少两种材料的氧化物薄膜，不同材料的氧化物薄膜的折射率不同，至少两种材料的氧化物薄膜依次层叠设置，不同周期的氧化物薄膜中至少两种材料的氧化物薄膜的层叠顺序相同。
更具体地，每个周期的氧化物薄膜的厚度可以等于芯片本体发出光线波长的1/4。
可选地，氧化物薄膜的周期数可以为20个～60个。以在达到反射效果的同时，尽可能减少氧化物薄膜的数量，避免造成加工工艺复杂，生产成本高。
进一步地，一个周期的氧化物薄膜可以包括两种或者三种材料的氧化物薄膜，以在保证反射效果的情况下，尽量降低工艺复杂度。
具体地，DBR中氧化物薄膜的材料可以采用五氧化二钽、二氧化铪、二氧化钛或者二氧化硅。
例如，一个周期的氧化物薄膜包括两种材料的氧化物薄膜，一种材料的氧化物薄膜的材料采用二氧化钛，另一种材料的氧化物薄膜的材料采用二氧化硅。
需要说明的是，如前对出光调控层中出光调控层中氧化物薄膜的厚度的说明部分所述，同一氧化物薄膜(材料相同)在不同的厚度下，对光线的反射效果是不同的。因此即使DBR中氧化物薄膜的材料与出光调控层中氧化物薄膜的材料相同，由于DBR中氧化物薄膜的厚度和出光调控层中氧化物薄膜的厚度不同，因此也可以实现各自不同的功能。
在本实施例的另一种实现方式中，反射层20可以为金属反射层。
具体地，金属反射层的材料可以为银或者铝，反射效果好。
在本实施例的又一种实现方式中，反射层20可以为全角反射层(英文：OmniDirectional Reflector，简称：ODR)，即反射层包括依次层叠的DBR和金属反射层。结合DBR和金属反射层的反射能力，反射效果达到最佳。
具体地，该发光二极管芯片可以为正装结构、倒装结构或者垂直结构。
可选地，图7为本实施提供的正装结构和倒装结构的发光二极管芯片中芯片本体的结构示意图，参见图7，芯片本体10可以包括衬底11、N型半导体层12、发光层13、P型半导体层14、P型电极15和N型电极16，N型半导体层12、发光层13、P型半导体层14依次层叠在衬底11上，P型半导体层14上设有延伸至N型半导体层12的凹槽，N型电极16设置在凹槽内的N型半导体层12上，P型电极15设置在P型半导体层14上。
具体地，衬底11可以为蓝宝石衬底，N型半导体层12可以为N型GaN层，P型半导体层14可以为P型GaN层；发光层13包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠，量子阱可以为InGaN层，量子垒可以为GaN层；N型电极16和P型电极15可以采用金属材料形成。
图8a为本实施例提供的正装结构的发光二极管芯片的结构示意图，参见图8a，当该发光二极管芯片为正装结构时，反射层20设置在衬底11上，出光调控层30设置在P型半导体层14除P型电极15的设置区域之外的其它区域上。
进一步地，如图8a所示，该发光二极管芯片还可以包括钝化层40，钝化层40设置在出光调控层30、凹槽的侧壁、以及凹槽内的N型半导体层12除N型电极16的设置区域之外的其它区域上。具体地，钝化层40的材料可以采用二氧化硅。
图8b为本实施例提供的倒装结构的发光二极管芯片的结构示意图，参见图8b，当该发光二极管芯片为倒装结构时，出光调控层30设置在衬底11上，反射层20至少设置在P型半导体层14除P型电极15的设置区域之外的其它区域上。
需要说明的是，如果反射层20采用金属反射层实现，则反射层20还可以设置在P型半导体层14和P型电极15之间，即先将反射层20铺设在整个P型半导体层14上，再将P型电极15设置在反射层20上。
进一步地，如果反射层20和P型电极15由相同的金属材料形成，则还可以直接在整个P型半导体层14上铺设金属材料，同时作为反射层20和P型电极15。
优选地，如图8b所示，该发光二极管芯片还可以包括钝化层40，钝化层40设置在反射层20、凹槽的侧壁、以及凹槽内的N型半导体层12除N型电极16的设置区域之外的其它区域上。具体地，钝化层40的材料可以采用二氧化硅。
进一步地，芯片本体10还可以包括透明导电层(图中未示出)，透明导电层设置在P型半导体层上。具体地，透明导电层的材料可以采用氧化铟锡。
更进一步地，芯片本体10还可以包括电流阻挡层(图中未示出)，电流阻挡层设置在P型电极和P型半导体层之间。具体地，电流阻挡层的材料可以采用二氧化硅。
可选地，图9为本实施提供的垂直结构的发光二极管芯片中芯片本体的结构示意图，参见图9，芯片本体10可以包括N型半导体层12、发光层13、P型半导体层14、P型电极15和N型电极16，N型半导体层12、发光层13、P型半导体层14依次层叠，P型电极15设置在P型半导体层14上，N型电极16设置N型半导体层12上。
具体地，N型半导体层12可以为N型GaN层，P型半导体层14可以为P型GaN层；发光层13包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠，量子阱可以为InGaN层，量子垒可以为GaN层；N型电极16和P型电极15可以采用金属材料形成。或者，N型半导体层12可以为N型AlInP层，P型半导体层14可以为P型AlInP层；发光层13包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠，量子阱和量子垒可以为Al组分不同的AlGaInP层；N型电极16和P型电极15可以采用金属材料形成。
图10a为本实施例提供的一种发光二极管芯片的结构示意图，参见图10a，反射层20至少设置在N型半导体层12除N型电极16的设置区域之外的其它区域上，出光调控层30设置在P型半导体层14除P型电极15的设置区域之外的其它区域上。
需要说明的是，如果反射层20采用金属反射层实现，则反射层20还可以设置在N型半导体层12和N型电极16之间，即先将反射层20铺设在整个N型半导体层12上，再将N型电极16设置在反射层20上。
进一步地，如果反射层20和N型电极16由相同的金属材料形成，则还可以直接在整个N型半导体层12上铺设金属材料，同时作为反射层20和N型电极16。
图10b为本实施例提供的另一种发光二极管芯片的结构示意图，参见图10b，出光调控层30设置在N型半导体层12除N型电极16的设置区域之外的其它区域上，反射层20至少设置在P型半导体层14除P型电极15的设置区域之外的其它区域上。
需要说明的是，如果反射层20采用金属反射层实现，则反射层20还可以设置在P型半导体层14和P型电极15之间，即先将反射层20铺设在整个P型半导体层14上，再将P型电极15设置在反射层20上。
进一步地，如果反射层20和P型电极15由相同的金属材料形成，则还可以直接在整个P型半导体层14上铺设金属材料，同时作为反射层20和P型电极15。
实施例二
本发明实施例提供了一种发光二极管芯片，本实施例提供的发光二极管芯片为实施例二提供的发光二极管芯片的一种具体实现，适用于从液晶屏的背面照射液晶屏的背光源。
图11为本实施例提供的出光调控层的结构示意图，参见图11，出光调控层30包括依次层叠的多个薄膜单元，每个薄膜单元包括第一氧化物薄膜31a和层叠在第一氧化物薄膜31a上的第二氧化物薄膜31b，第一氧化物薄膜31a的材料的折射率大于第二氧化物薄膜31b的材料的折射率。
在本实施例的一种具体实现方式中，出光调控层30包括依次层叠的16个薄膜单元，第一氧化物薄膜31a的材料采用二氧化钛(折射率为2.35)，第二氧化物薄膜31b的材料采用二氧化硅(折射率1.46)。
按照出光调控层的层叠顺序，各个氧化物薄膜的厚度如下表一所示：
表一
图12为上述具体实现方式的出光调控层对芯片本体发出光线在不同入射角度下的反射率，参见图12，在芯片本体发出的光线射入出光调控层的入射角度从0°增大到20°的过程中，出光调控层对光线的反射率基本上一直维持在35％左右；在芯片本体发出的光线射入出光调控层的入射角度从20°增大到35°的过程中，出光调控层对光线的反射率随之从35％增加到最大的90％；在芯片本体发出的光线射入出光调控层的入射角度从35°增大到50°的过程中，出光调控层对光线的反射率基本上一直维持在90％左右；在芯片本体发出的光线射入出光调控层的入射角度从50°增大到90°的过程中，出光调控层对光线的反射率随之从90％减小到0％。其中，当芯片本体发出的光线射入出光调控层的入射角度在25°～80°之间时，出光调控层对光线的反射率在50％以上；当芯片本体发出的光线射入出光调控层的入射角度在0°～25°或者80°～90°之间时，出光调控层对光线的反射率在50％以下。
在本实施例的另一种具体实现方式中，出光调控层30包括依次层叠的24个薄膜单元，第一氧化物薄膜31a的材料采用二氧化钛(折射率为2.35)，第二氧化物薄膜31b的材料采用二氧化硅(折射率1.46)。
按照出光调控层的层叠顺序，各个氧化物薄膜的厚度如下表二所示：
表二
/>
/>
图13为上述具体实现方式的出光调控层对芯片本体发出光线在不同入射角度下的反射率，参见图13，在芯片本体发出的光线射入出光调控层的入射角度从0°增大到20°的过程中，出光调控层对光线的反射率基本上一直维持在0％左右；在芯片本体发出的光线射入出光调控层的入射角度从20°增大到50°的过程中，出光调控层对光线的反射率随之从0％增加到最大的90％；在芯片本体发出的光线射入出光调控层的入射角度从50°增大到90°的过程中，出光调控层对光线的反射率随之从90％减小到0％。其中，当芯片本体发出的光线射入出光调控层的入射角度在35°～80°之间时，出光调控层对光线的反射率在50％以上；当芯片本体发出的光线射入出光调控层的入射角度在0°～35°或者80°～90°之间时，出光调控层对光线的反射率在50％以下。
由此可见，本实施例的出光调控层对芯片本体发出光线的反射率在入射角度射入较小时较小，同时在入射角度较大时较大。
图14为芯片本体发出的光线以不同的入射角度射入出光调控层的光路图，参见图14，芯片本体10从O点发出的光线A以入射角度a射入出光调控层30，出光调控层30对光线A的反射率较小，光线A直接透过出光调控层30射出。
芯片本体10从O点发出的光线B第一次以入射角度b1(大于入射角度a)射入出光调控层30，出光调控层30对光线B的反射率较大，出光调控层30将光线B反射到反射层20，然后反射层20又将光线B反射到出光调控层30。由于芯片本体10与出光反射层30的交界面和芯片本体10与反射层20的交界面中的至少一个为非镜面，因此光线B第二次以与入射角度b1不同的入射角度b2(小于入射角度b1)射入出光调控层30，出光调控层30对光线B的反射率较小，光线B此时透过出光调控层30射出。
芯片本体10从O点发出的光线C第一次以入射角度c1(大于入射角度b1)射入出光调控层30，出光调控层30对光线C的反射率较大，出光调控层30第一次将光线C反射到反射层20，然后反射层20第一次将光线C反射到出光调控层30。光线C第二次以与入射角度c1不同的入射角度c2(小于入射角度c1)射入出光调控层30，出光调控层30对光线C的反射率还是较大，出光调控层30第二次将光线C反射到反射层20，然后反射层20第二次将光线C反射到出光调控层30。光线C第三次以与入射角度c2不同的入射角度c3(小于入射角度c2)射入出光调控层30，出光调控层30对光线C的反射率较小，光线C此时透过出光调控层30射出。
由图14可见，虽然光线A、光线B和光线C射入出光调控层30的入射角度相差很大，但是在出光调控层30和反射层20的共同作用下，光线A、光线B和光线C最终都以很小的出射角度从出光调控层30射出，满足从液晶屏的背面照射液晶屏的背光源的要求。
实施例三
本发明实施例提供了一种发光二极管芯片，本实施例提供的发光二极管芯片为实施例二提供的发光二极管芯片的另一种具体实现，适用于从液晶屏的侧面照射液晶屏的背光源。
图15为本实施例提供的出光调控层的结构示意图，参见图15，出光调控层30包括(2*k+1)个第三氧化物薄膜31c和(2*k)个第四氧化物薄膜31d，k为正整数，(2*k+1)个第三氧化物薄膜31c和(2*k)个第四氧化物薄膜31d交替层叠，第三氧化物薄膜31c的材料的折射率小于第四氧化物薄膜31d的材料的折射率。
在本实施例的一种具体实现方式中，出光调控层30包括依次层叠的25个第三氧化物薄膜31c和24个第四氧化物薄膜31d，第三氧化物薄膜31c的材料采用二氧化硅(折射率1.46)，第四氧化物薄膜31d的材料采用二氧化钛(折射率为2.35)。
按照出光调控层的层叠顺序，各个氧化物薄膜的厚度如下表三所示：
表三
/>
/>
图16为上述具体实现方式的出光调控层对芯片本体发出光线在不同入射角度下的反射率，参见图16，在芯片本体发出的光线射入出光调控层的入射角度从0°增大到10°的过程中，出光调控层对光线的反射率基本上一直维持在80％左右；在芯片本体发出的光线射入出光调控层的入射角度从10°增大到90°的过程中，出光调控层对光线的反射率随之从80％减小到0％。其中，当芯片本体发出的光线射入出光调控层的入射角度在0°～25°之间时，出光调控层对光线的反射率在50％以上；当芯片本体发出的光线射入出光调控层的入射角度在25°～90°之间时，出光调控层对光线的反射率在50％以下。
由此可见，本实施例的出光调控层对芯片本体发出光线的反射率在入射角度射入较小时较大，同时在入射角度较大时较小。
图17为芯片本体发出的光线以不同的入射角度射入出光调控层的光路图，参见图17，芯片本体10从O点发出的光线D以入射角度d射入出光调控层30，出光调控层30对光线D的反射率较小，光线D直接透过出光调控层30射出。
芯片本体10从O点发出的光线E第一次以入射角度e1(小于入射角度d)射入出光调控层30，出光调控层30对光线E的反射率较大，出光调控层30将光线E反射到反射层20，然后反射层20又将光线E反射到出光调控层30。由于芯片本体10与出光反射层30的交界面和芯片本体10与反射层20的交界面中的至少一个为非镜面，因此光线E第二次以与入射角度e1不同的入射角度e2(大于入射角度e1)射入出光调控层30，出光调控层30对光线E的反射率较小，光线E此时透过出光调控层30射出。
芯片本体10从O点发出的光线F第一次以入射角度f1(小于入射角度e1)射入出光调控层30，出光调控层30对光线F的反射率较大，出光调控层30第一次将光线F反射到反射层20，然后反射层20第一次将光线F反射到出光调控层30。光线F第二次以与入射角度f1不同的入射角度f2(大于入射角度f1)射入出光调控层30，出光调控层30对光线F的反射率还是较大，出光调控层30第二次将光线F反射到反射层20，然后反射层20第二次将光线F反射到出光调控层30。光线F第三次以与入射角度f2不同的入射角度f3(大于入射角度f2)射入出光调控层30，出光调控层30对光线F的反射率较小，光线F此时透过出光调控层30射出。
由图17可见，虽然光线D、光线E和光线F射入出光调控层30的入射角度相差很大，但是在出光调控层30和反射层20的共同作用下，光线D、光线E和光线F最终都以很大的出射角度从出光调控层30射出，满足从液晶屏的侧面照射液晶屏的背光源的要求。
实施例四
本发明实施例提供了一种发光二极管芯片的制备方法，适用于制备实施例一、实施例二和实施例三提供的发光二极管芯片。图18为本实施例提供的制备方法的流程图，参见图18，该制备方法包括：
步骤101：提供设有反射层的芯片本体，反射层设置在芯片本体的第一表面上。
步骤102：在芯片本体的第二表面上形成出光调控层。
在本实施例中，出光调控层由光学薄膜组成，出光调控层对第一入射光线的反射率小于或等于设定值，且出光调控层对第二入射光线的反射率大于设定值。第一入射光线和第二入射光线为芯片本体发出并射入出光调控层的光线，第一入射光线射入出光调控层的入射角度在设定范围内，第二入射光线射入出光调控层的入射角度在设定范围外。芯片本体的第二表面为与芯片本体的第一表面相反的表面，芯片本体的第一表面和第二表面中的至少一个为非镜面。
具体地，该步骤202可以包括：
采用磁控溅射法、蒸发沉积法或者化学气相沉积法在芯片本体的第二表面上形成出光调控层。
实施例五
本发明实施例提供了一种发光二极管芯片的制备方法，本实施例提供的制备方法为实施例四提供的制备方法的一种具体实现，适用于制备正装结构的发光二极管芯片。图19为本实施例提供的制备方法的流程图，参见图19，该制备方法包括：
步骤201：在衬底上依次生长N型半导体层、发光层和P型半导体层。
图20a为步骤201执行之后发光二极管芯片的结构示意图。其中，11为衬底，12为N型半导体层，13为发光层，14为P型半导体层。如图20a所示，N型半导体层12、发光层13和P型半导体层14依次层叠在衬底11上。
具体地，该步骤201可以包括：
采用金属有机化合物化学气相沉淀(英文：Metal organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长N型半导体层、多量子阱层和P型半导体层。
步骤202：在P型半导体层上开设延伸至N型半导体层凹槽。
图20b为步骤202执行之后发光二极管芯片的结构示意图。如图20b所示，凹槽从P型半导体层14延伸到N型半导体层12。
具体地，该步骤202可以包括：
采用光刻技术在P型半导体层上形成第一图形的光刻胶；
在光刻胶的保护下，干法刻蚀P型半导体层和发光层，形成从P型半导体层延伸到N型半导体层的凹槽；
去除光刻胶。
步骤203：在P型半导体层上形成出光调控层。
图20c为步骤203执行之后发光二极管芯片的结构示意图。其中，30为出光调控层。如图20c所示，出光调控层30设置在P型半导体层14上。
在本实施例中，出光调控层由光学薄膜组成，出光调控层对第一入射光线的反射率小于或等于设定值，且出光调控层对第二入射光线的反射率大于设定值。第一入射光线和第二入射光线为发光层发出并射入出光调控层的光线，第一入射光线射入出光调控层的入射角度在设定范围内，第二入射光线射入出光调控层的入射角度在设定范围外。
具体地，该步骤203可以包括：
在凹槽内和P型半导体层上形成出光调控层；
采用光刻技术在出光调控层上形成第二图形的光刻胶；
在光刻胶的保护下，湿法腐蚀出光调控层，去除凹槽内和P型电极设置区域上的出光调控层；
去除光刻胶。
步骤204：在P型半导体层上设置P型电极，在凹槽内的N型半导体层上设置N型电极。
图20d为步骤204执行之后发光二极管芯片的结构示意图。其中，15为P型电极，16为N型电极。如图20d所示，P型电极15设置在P型半导体层14上，N型电极16设置在N型半导体层12上。
具体地，该步骤204可以包括：
采用光刻技术在出光调控层和凹槽内的N型半导体层上除N型电极设置区域之外的其它区域上形成第三图形的光刻胶；
在光刻胶、P型半导体层和N型半导体层上形成电极；
去除光刻胶，P型半导体层上的电极成为P型电极，N型半导体层上的电极成为N型电极。
步骤205：在衬底上形成反射层。
图20e为步骤205执行之后发光二极管芯片的结构示意图。其中，20为反射层。如图20e所示，反射层20设置在衬底11上。
实施例六
本发明实施例提供了一种发光二极管芯片的制备方法，本实施例提供的制备方法为实施例四提供的制备方法的另一种具体实现，适用于制备倒装结构的发光二极管芯片。图21为本实施例提供的制备方法的流程图，参见图21，该制备方法包括：
步骤301：在衬底上依次生长N型半导体层、发光层和P型半导体层。
图22a为步骤301执行之后发光二极管芯片的结构示意图。其中，11为衬底，12为N型半导体层，13为发光层，14为P型半导体层。如图22a所示，N型半导体层12、发光层13和P型半导体层14依次层叠在衬底11上。
具体地，该步骤301可以与实施例五中的步骤201相同，在此不再详述。
步骤302：在P型半导体层上开设延伸至N型半导体层凹槽。
图22b为步骤302执行之后发光二极管芯片的结构示意图。如图22b所示，凹槽从P型半导体层14延伸到N型半导体层12。
具体地，该步骤302可以与实施例五中的步骤202相同，在此不再详述。
步骤303：在P型半导体层上形成发反射层。
图22c为步骤303执行之后发光二极管芯片的结构示意图。其中，20为反射层。如图22c所示，反射层20设置在P型半导体层14上。
具体地，该步骤303可以与实施例五中的步骤203类似，在此不再详述。
步骤304：在P型半导体层上设置P型电极，在凹槽内的N型半导体层上设置N型电极。
图22d为步骤304执行之后发光二极管芯片的结构示意图。其中，15为P型电极，16为N型电极。如图22d所示，P型电极15设置在P型半导体层14上，N型电极16设置在N型半导体层12上。
具体地，该步骤304可以与实施例五中的步骤204相同，在此不再详述。
步骤305：在衬底上形成出光调控层。
图22e为步骤305执行之后发光二极管芯片的结构示意图。其中，30为出光调控层。如图22e所示，出光调控层30设置在衬底11上。
在本实施例中，出光调控层由光学薄膜组成，出光调控层对第一入射光线的反射率小于或等于设定值，且出光调控层对第二入射光线的反射率大于设定值。第一入射光线和第二入射光线为发光层发出并射入出光调控层的光线，第一入射光线射入出光调控层的入射角度在设定范围内，第二入射光线射入出光调控层的入射角度在设定范围外。
实施例七
本发明实施例提供了一种发光二极管芯片的制备方法，本实施例提供的制备方法为实施例四提供的制备方法的又一种具体实现，适用于制备一种垂直结构的发光二极管芯片。图23为本实施例提供的制备方法的流程图，参见图23，该制备方法包括：
步骤401：在衬底上依次生长N型半导体层、发光层和P型半导体层。
图24a为步骤401执行之后发光二极管芯片的结构示意图。其中，11为衬底，12为N型半导体层，13为发光层，14为P型半导体层。如图24a所示，N型半导体层12、发光层13和P型半导体层14依次层叠在衬底11上。
具体地，该步骤401可以与实施例五中的步骤201相同，在此不再详述。
步骤402：在P型半导体层上形成反射层。
图24b为步骤402执行之后发光二极管芯片的结构示意图。其中，20为反射层。如图24b所示，反射层20设置在P型半导体层14上。
具体地，该步骤402可以包括：
在P型半导体层上形成反射层；
采用光刻技术在反射层上形成设定图形的光刻胶；
在光刻胶的保护下，湿法腐蚀反射层，去除P型电极设置区域上的反射层；
去除光刻胶。
步骤403：在P型半导体层上设置P型电极。
图24c为步骤403执行之后发光二极管芯片的结构示意图。其中，15为P型电极。如图24b所示，P型电极15设置在P型半导体层14上。
具体地，该步骤403可以与实施例五中的步骤204类似，在此不再详述。
步骤404：去除衬底。
图24d为步骤404执行之后发光二极管芯片的结构示意图。如图24d所示，衬底11已从发光二极管芯片上去除。
具体地，该步骤404可以包括：
采用激光技术或者湿法腐蚀技术去除衬底。
步骤405：在N型半导体层上形成出光调控层。
图24e为步骤405执行之后发光二极管芯片的结构示意图。其中，30为出光调控层。如图24e所示，出光调控层30设置在N型半导体层12上。
在本实施例中，出光调控层由光学薄膜组成，出光调控层对第一入射光线的反射率小于或等于设定值，且出光调控层对第二入射光线的反射率大于设定值。第一入射光线和第二入射光线为发光层发出并射入出光调控层的光线，第一入射光线射入出光调控层的入射角度在设定范围内，第二入射光线射入出光调控层的入射角度在设定范围外。
具体地，该步骤405可以与步骤402类似，在此不再详述。
步骤406：在N型半导体层上设置N型电极。
图24f为步骤406执行之后发光二极管芯片的结构示意图。其中，16为N型电极。如图24f所示，N型电极16设置在N型半导体层12上。
具体地，该步骤406可以与实施例五中的步骤204类似，在此不再详述。
需要说明的是，在实际应用中，步骤402～步骤403与步骤404～步骤406没有先后顺序。
实施例八
本发明实施例提供了一种发光二极管芯片的制备方法，本实施例提供的制备方法为实施例四提供的制备方法的又一种具体实现，适用于制备另一种垂直结构的发光二极管芯片。图25为本实施例提供的制备方法的流程图，参见图25，该制备方法包括：
步骤501：在衬底上依次生长N型半导体层、发光层和P型半导体层。
图26a为步骤501执行之后发光二极管芯片的结构示意图。其中，11为衬底，12为N型半导体层，13为发光层，14为P型半导体层。如图26a所示，N型半导体层12、发光层13和P型半导体层14依次层叠在衬底11上。
具体地，该步骤501可以与实施例五中的步骤201相同，在此不再详述。
步骤502：在P型半导体层上形成出光调控层。
图26b为步骤502执行之后发光二极管芯片的结构示意图。其中，30为出光调控层。如图26b所示，出光调控层30设置在P型半导体层14上。
在本实施例中，出光调控层由光学薄膜组成，出光调控层对第一入射光线的反射率小于或等于设定值，且出光调控层对第二入射光线的反射率大于设定值。第一入射光线和第二入射光线为发光层发出并射入出光调控层的光线，第一入射光线射入出光调控层的入射角度在设定范围内，第二入射光线射入出光调控层的入射角度在设定范围外。
具体地，该步骤502可以与实施例七中的步骤402类似，在此不再详述。
步骤503：在P型半导体层上设置P型电极。
图26c为步骤503执行之后发光二极管芯片的结构示意图。其中，15为P型电极。如图26c所示，P型电极15设置在P型半导体层14上。
具体地，该步骤503可以与实施例五中的步骤204类似，在此不再详述。
步骤504：去除衬底。
图26d为步骤504执行之后发光二极管芯片的结构示意图。如图26d所示，衬底11已从发光二极管芯片上去除。
具体地，该步骤504可以与实施例七中的步骤404相同，在此不再详述。
步骤505：在N型半导体层上形成反射层。
图26e为步骤505执行之后发光二极管芯片的结构示意图。其中，20为反射层。如图26e所示，反射层20设置在N型半导体层12上。
具体地，该步骤505可以与步骤405类似，在此不再详述。
步骤506：在N型半导体层上设置N型电极。
图26f为步骤506执行之后发光二极管芯片的结构示意图。其中，16为N型电极。如图26f所示，N型电极16设置在N型半导体层12上。
具体地，该步骤506可以与实施例五中的步骤204类似，在此不再详述。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种发光二极管芯片，所述发光二极管芯片包括芯片本体和反射层，所述反射层设置在所述芯片本体的第一表面上，其特征在于，所述发光二极管芯片还包括出光调控层，所述出光调控层设置在所述芯片本体的第二表面上，所述芯片本体的第二表面为与所述芯片本体的第一表面相反的表面，所述芯片本体的第一表面和第二表面中的至少一个为非镜面；所述出光调控层由光学薄膜组成，所述出光调控层对第一入射光线的反射率小于或等于设定值，且所述出光调控层对第二入射光线的反射率大于所述设定值；所述第一入射光线和所述第二入射光线为所述芯片本体发出并射入所述出光调控层的光线，所述第一入射光线射入所述出光调控层的入射角度在设定范围内，所述第二入射光线射入所述出光调控层的入射角度在所述设定范围外；
所述出光调控层包括依次层叠的多个氧化物薄膜，各个所述氧化物薄膜的厚度基于以下公式进行设定：
其中，所述出光调控层对入射角度为θ0的光线的反射率为光线射入所述出光调控层经过的第N个氧化物薄膜的等效界面的反射系数，N为所述多个氧化物薄膜的数量；为光线射入所述出光调控层经过的第i个氧化物薄膜的等效界面的反射系数，i为整数；ri为光线射入所述出光调控层经过的第i个氧化物薄膜的菲涅尔系数，/>ηi-1和ηi+1为简化菲涅尔公式采用的系数，对p分量，/>对s分量，ηi＝ni×cosθi；ni为光线射入所述出光调控层经过的第i个氧化物薄膜的材料的折射率，θi为光线射入所述出光调控层经过第i个氧化物薄膜时的折射角度，n0×sinθ0＝ni-1×sinθi-1＝ni×sinθi＝ni+1×sinθi+1，n0为所述芯片本体的材料的折射率，θ0为光线射入所述出光调控层的入射角度；δi为光线射入所述出光调控层经过的第i个氧化物薄膜的位相厚度，/>di为光线射入所述出光调控层经过的第i个氧化物薄膜的厚度。
2.根据权利要求1所述的发光二极管芯片，其特征在于，相邻两个所述氧化物薄膜的材料的折射率不同。
3.根据权利要求2所述的发光二极管芯片，其特征在于，所述氧化物薄膜的材料为五氧化二钽、二氧化钛、二氧化硅或者二氧化铪。
4.根据权利要求1～3任一项所述的发光二极管芯片，其特征在于，所述设定范围在50°以下或者20°以上。
5.根据权利要求4所述的发光二极管芯片，其特征在于，当所述设定范围在50°以下时，所述出光调控层包括依次层叠的多个薄膜单元，每个所述薄膜单元包括第一氧化物薄膜和层叠在所述第一氧化物薄膜上的第二氧化物薄膜，所述第一氧化物薄膜的材料的折射率大于所述第二氧化物薄膜的材料的折射率。
6.根据权利要求4所述的发光二极管芯片，其特征在于，当所述设定范围在20°以上时，所述出光调控层包括(2*k+1)个第三氧化物薄膜和(2*k)个第四氧化物薄膜，k为正整数，所述(2*k+1)个第三氧化物薄膜和所述(2*k)个第四氧化物薄膜交替层叠，所述第三氧化物薄膜的材料的折射率小于所述第四氧化物薄膜的材料的折射率。
7.根据权利要求1～3任一项所述的发光二极管芯片，其特征在于，所述多个氧化物薄膜的数量为30个～70个。
8.根据权利要求1～3任一项所述的发光二极管芯片，其特征在于，所述反射层为分布式布拉格反射层、金属反射层或者全角反射层。
9.一种发光二极管芯片的制备方法，其特征在于，所述制备方法包括：
提供设有反射层的芯片本体，所述反射层设置在所述芯片本体的第一表面上；
在所述芯片本体的第二表面上形成出光调控层，所述出光调控层由光学薄膜组成，所述出光调控层包括依次层叠的多个氧化物薄膜，各个所述氧化物薄膜的厚度基于以下公式进行设定：
其中，所述出光调控层对入射角度为θ0的光线的反射率为光线射入所述出光调控层经过的第N个氧化物薄膜的等效界面的反射系数，N为所述多个氧化物薄膜的数量；为光线射入所述出光调控层经过的第i个氧化物薄膜的等效界面的反射系数，i为整数；ri为光线射入所述出光调控层经过的第i个氧化物薄膜的菲涅尔系数，/>ηi-1和ηi+1为简化菲涅尔公式采用的系数，对p分量，/>对s分量，ηi＝ni×cosθi；ni为光线射入所述出光调控层经过的第i个氧化物薄膜的材料的折射率，θi为光线射入所述出光调控层经过第i个氧化物薄膜时的折射角度，n0×sinθ0＝ni-1×sinθi-1＝ni×sinθi＝ni+1×sinθi+1，n0为所述芯片本体的材料的折射率，θ0为光线射入所述出光调控层的入射角度；δi为光线射入所述出光调控层经过的第i个氧化物薄膜的位相厚度，/>di为光线射入所述出光调控层经过的第i个氧化物薄膜的厚度，所述出光调控层对第一入射光线的反射率小于或等于设定值，且所述出光调控层对第二入射光线的反射率大于所述设定值；所述第一入射光线和所述第二入射光线为所述芯片本体发出并射入所述出光调控层的光线，所述第一入射光线射入所述出光调控层的入射角度在设定范围内，所述第二入射光线射入所述出光调控层的入射角度在所述设定范围外；所述芯片本体的第二表面为与所述芯片本体的第一表面相反的表面，所述芯片本体的第一表面和第二表面中的至少一个为非镜面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711327268.6A CN108134005B (zh) | 2017-12-13 | 2017-12-13 | 一种发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711327268.6A CN108134005B (zh) | 2017-12-13 | 2017-12-13 | 一种发光二极管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108134005A CN108134005A (zh) | 2018-06-08 |
| CN108134005B true CN108134005B (zh) | 2023-12-22 |
Family
ID=62389490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711327268.6A Active CN108134005B (zh) | 2017-12-13 | 2017-12-13 | 一种发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108134005B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127379A (zh) * | 2006-08-16 | 2008-02-20 | 苏忠杰 | 高提取效率发光装置 |
| CN102082216A (zh) * | 2009-11-26 | 2011-06-01 | 上海蓝光科技有限公司 | 一种发光二极管芯片及其制造方法 |
| CN103180975A (zh) * | 2010-09-01 | 2013-06-26 | 三星电子株式会社 | 半导体发光二极管芯片、发光器件及其制造方法 |
| TW201415660A (zh) * | 2012-09-14 | 2014-04-16 | Showa Denko Kk | 發光二極體及其製造方法 |
| TW201421738A (zh) * | 2012-10-23 | 2014-06-01 | Showa Denko Kk | 發光二極體及其製造方法 |
| CN104868028A (zh) * | 2014-02-25 | 2015-08-26 | 璨圆光电股份有限公司 | 发光二极管芯片 |
| CN106611811A (zh) * | 2015-10-23 | 2017-05-03 | 首尔伟傲世有限公司 | 具有分布式布拉格反射器的发光二极管芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102640308B (zh) * | 2010-09-14 | 2015-05-27 | 松下电器产业株式会社 | 背光源装置、使用该背光源装置的液晶显示装置和在它们中使用的发光二极管 |
-
2017
- 2017-12-13 CN CN201711327268.6A patent/CN108134005B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127379A (zh) * | 2006-08-16 | 2008-02-20 | 苏忠杰 | 高提取效率发光装置 |
| CN102082216A (zh) * | 2009-11-26 | 2011-06-01 | 上海蓝光科技有限公司 | 一种发光二极管芯片及其制造方法 |
| CN103180975A (zh) * | 2010-09-01 | 2013-06-26 | 三星电子株式会社 | 半导体发光二极管芯片、发光器件及其制造方法 |
| TW201415660A (zh) * | 2012-09-14 | 2014-04-16 | Showa Denko Kk | 發光二極體及其製造方法 |
| TW201421738A (zh) * | 2012-10-23 | 2014-06-01 | Showa Denko Kk | 發光二極體及其製造方法 |
| CN104868028A (zh) * | 2014-02-25 | 2015-08-26 | 璨圆光电股份有限公司 | 发光二极管芯片 |
| CN106611811A (zh) * | 2015-10-23 | 2017-05-03 | 首尔伟傲世有限公司 | 具有分布式布拉格反射器的发光二极管芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108134005A (zh) | 2018-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6831801B2 (ja) | 分布ブラッグ反射器を有する発光ダイオードチップ | |
| US9515238B2 (en) | Micro-LED array with filters | |
| US20100277887A1 (en) | Polarized white light emitting diode | |
| TWI415294B (zh) | 發光二極體晶片 | |
| US9865783B2 (en) | Distributed Bragg reflector on an aluminum package for an LED | |
| JP5605368B2 (ja) | 光学素子、光源装置及び投射型表示装置 | |
| US7800122B2 (en) | Light emitting diode device, and manufacture and use thereof | |
| WO2013084442A1 (ja) | シート及び発光装置 | |
| US20080035944A1 (en) | Radiation emitting element | |
| US10937925B2 (en) | Light emitting diode chip having distributed Bragg reflector | |
| KR20150141955A (ko) | 발광 장치 | |
| WO2012172858A1 (ja) | 光学素子、光源装置及び投射型表示装置 | |
| EP2250680A2 (en) | Light emitting diode device | |
| TW201523918A (zh) | Led元件 | |
| CN104678469A (zh) | 渐变折射率材料分布式布拉格反射镜及其制造方法 | |
| WO2014020901A1 (ja) | 光学シート、発光装置、光学シートの製造方法及び発光装置の製造方法 | |
| CN103180975A (zh) | 半导体发光二极管芯片、发光器件及其制造方法 | |
| JP2015144118A (ja) | 光学シート及び発光装置 | |
| CN111883626A (zh) | 一种可改变正向光和侧向光强度的倒装发光二极管及其制备方法 | |
| CN118213450A (zh) | 一种半导体发光元件 | |
| KR20170121368A (ko) | 투명 전도막 및 이를 포함하는 전자 소자 | |
| CN108461611B (zh) | 一种背光源及其制作方法 | |
| CN108134005B (zh) | 一种发光二极管芯片及其制备方法 | |
| US11211526B2 (en) | Semiconductor light-emitting element | |
| CN207743251U (zh) | 一种发光二极管芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |