CN108122754A - 制造半导体元件的方法 - Google Patents

制造半导体元件的方法 Download PDF

Info

Publication number
CN108122754A
CN108122754A CN201711204403.8A CN201711204403A CN108122754A CN 108122754 A CN108122754 A CN 108122754A CN 201711204403 A CN201711204403 A CN 201711204403A CN 108122754 A CN108122754 A CN 108122754A
Authority
CN
China
Prior art keywords
layer
semiconductor
exposure
alloy
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711204403.8A
Other languages
English (en)
Other versions
CN108122754B (zh
Inventor
吕芳谅
翁翊轩
林诗雅
刘致为
潘正圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108122754A publication Critical patent/CN108122754A/zh
Application granted granted Critical
Publication of CN108122754B publication Critical patent/CN108122754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

制造半导体元件的方法包含形成具有第一元素及第二元素于半导体基材上的合金半导体材料层；形成遮罩于合金半导体材料层上，以提供合金半导体材料层的屏蔽部分及未屏蔽部分；以来自辐射源的辐射照射未被遮罩覆盖的合金半导体材料层的未屏蔽部分，以转化合金半导体材料层，致使合金半导体材料层的未屏蔽部分的表面区域具有比合金半导体材料层的未屏蔽部分的内部区域高的第二元素的浓度，其中表面区域覆着内部区域。

Description

制造半导体元件的方法
技术领域
本发明实施例是关于半导体集成电路，特别是关于在制程中经过选择性激光退火的半导体元件。
背景技术
随着半导体产业进展至追求更高的元件密度、更高的效能以及更低的成本的纳米技术制程节点，在制造及设计的问题上的挑战致使三维设计的发展，例如多栅极场效晶体管(field effect transistor,FET)，其中包含鳍式场效晶体管(fin field effecttransistor,FinFET)。当元件变得越来越小，其对应的电接触(electrical contact)面积也缩减，造成接触电阻(contact resistance)上升，影响元件效能。人们希望可以减低接触电阻，并且提高半导体元件中的电子流。
发明内容
根据本揭露的一态样，制造半导体元件的方法包含形成包括第一元素及第二元素的合金半导体材料层于半导体基材上；形成遮罩于合金半导体材料层上以提供合金半导体材料层的屏蔽部分及未屏蔽部分；以及以来自辐射源的辐射照射未被遮罩覆盖的合金半导体材料层的未屏蔽部分，以将合金半导体材料层转化，使得合金半导体材料层的未屏蔽部分的表面区域具有比合金半导体材料层的未屏蔽部分的内部区域高的第二元素的浓度，其中表面区域环绕内部区域。
附图说明
当结合随附附图阅读时，自以下详细描述将很好地理解本揭露。应强调，根据工业中的标准实务，各特征并非按比例绘制且仅用于说明的目的。事实上，为了论述清晰的目的，可任意增加或减小特征的尺寸。
图1-图17绘示根据本揭露的一实施例的例示性制造半导体元件的方法的连续步骤的剖面图；
图18-图22绘示根据本揭露的一实施例的例示性制造互补式金属氧化物半导体鳍式场效晶体管元件的方法的连续步骤的等角视图；
图23-图30绘示根据本揭露的一实施例的例示性制造半导体元件的方法的连续步骤的剖面图；
图31-图35绘示根据本揭露的一实施例的例示性制造互补式金属氧化物半导体鳍式场效晶体管元件的方法的连续步骤的等角视图；
图36-图37绘示根据本揭露的一实施例的例示性半导体元件的平面图；
图38-图39绘示根据本揭露的一实施例的例示性制造半导体元件的方法的步骤的视图。
具体实施方式
应理解，以下揭示内容提供许多不同实施例或实例，用于实施本揭露的不同特征。下文描述组件及排列的特定实例以简化本揭露书的内容。当然，该等实例仅为示例且并不意欲为限制性。举例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭露可在各实例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的，且本身并不指示所论述的各实施例及/或配置之间的关系。此外，出于简明性及清晰性的目的，各特征可按不同比例任意绘制。
进一步地，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含元件在使用或操作中的不同定向。举例而言，若诸图中的元件被翻转，则描述为在其他元件或特征“下方”、“之下”的元件随后将定向成在其他元件或特征的“上方”。因此，示范性术语“下方”可包含上方与下方两者的定向。装置可经其他方式定向(旋转90度或处于其他定向)且因此可同样解读本文所使用的空间相对性描述词。此外，“由…制成”亦可解释为“包括”或“包含由…组成”。
图1-图8是根据本揭露的一实施例的例示性制造半导体元件10的方法的连续步骤的剖面图。如图1所示，隔离绝缘层14形成于半导体基材12中，例如浅沟槽隔离区域。
在一实施例中，半导体基材12包含至少位于其表面部分的单晶半导体层。半导体基材12可以包括单晶半导体材料，例如但不限于，硅(Si)、锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)、锑化铟(InSb)、磷化镓(GaP)、锑化镓(GaSb)、砷化铝铟(InAlAs)、砷化镓铟(InGaAs)、磷化锑镓(GaSbP)、锑化砷镓(GaAsSb)及磷化铟(InP)。在某些实施例中，半导体基材12是由硅制成。
隔离绝缘层14包含一或多层的绝缘材料。隔离绝缘层14的绝缘材料可以包含由低压化学气相沉积(low-pressure Chemical Vapor Deposition,LPCVD)、等离子加强化学气相沉积(plasma-enhanced CVD,PECVD)或流动式化学气相沉积(flowable CVD)形成的氧化硅、氮化硅、氮氧化硅(SiON)、硅碳氮氧化物(SiOCN)、氟掺杂硅酸盐玻璃(fluorine-dopedsilicate glass,FSG)或低介电值材料。在隔离绝缘层14形成之后，可以执行退火步骤。在一些实施例中，隔离绝缘材料延伸至半导体基材12的最上表面之上，接着执行平坦化步骤以移除隔离绝缘层14的上部，例如化学机械平坦化(chemical mechanical polishing,CMP)方法及/或回蚀(etch-back)方法。
如图2所示，移除介于相邻的隔离绝缘层之间的半导体基材12的部分以形成凹槽16。在一些实施例中，被移除的部分半导体基材是由合适的光刻(photolithographic)及蚀刻(etching)步骤移除。在一些实施例中，凹槽16从隔离绝缘层14的上表面至凹陷的基材12的上表面的深度D1为约1nm至约200nm。
如图3所示，第一半导体层18形成于凹槽16中，而第二半导体层20形成于第一半导体层18之上。如图4所示，在某些实施例中，第二半导体层20的上表面延伸至隔离绝缘层14的上表面以上。栅极结构随后形成于第二半导体层20之上，其中栅极结构包含栅极介电层22以及栅极层24。
第一半导体层18例如可以包含一或多层的硅(Si)、锗(Ge)、硅锗(SiGe)、硅锗锡(SiGeSn)、锗锡(GeSn)、砷化镓(GaAs)、锑化铟(InSb)、磷化镓(GaP)、锑化镓(GaSb)、砷化铝铟(InAlAs)、砷化镓铟(InGaAs)、磷化锑镓(GaSbP)、锑化砷镓(GaAsSb)及磷化铟(InP)，但不限于此。在一些实施例中，第一半导体层18是缓冲层。在一些实施例中，缓冲层用作为半导体基材的晶格与第二半导体层的晶格之间的过渡(transition)。第二半导体层20为合金半导体层，可以包含一或多层的材料，材料例如但不限于，硅锗(SiGe)、硅锗锡(SiGeSn)、锗锡(GeSn)、砷化镓(GaAs)、锑化铟(InSb)、磷化镓(GaP)、锑化镓(GaSb)、砷化铝铟(InAlAs)、砷化镓铟(InGaAs)、磷化锑镓(GaSbP)、锑化砷镓(GaAsSb)及磷化铟(InP)。在一些实施例中，第一半导体层18为锗(Ge)，而第二半导体层20为锗锡(GeSn)。在一些实施例中，在第二半导体层20中的锗锡为Ge1-xSnx，其中0.05≤x≤0.2。在某些实施例中，合金半导体材料是选自由Ge0.95Sn0.05、Ge0.922Sn0.0728、Ge0.90Sn0.10、Ge0.95Sn0.05、Ge0.83Sn0.17以及Ge0.80Sn0.20所构成的群组。
在某些实施例中，第一半导体层18及第二半导体层20以高达2×1020(掺杂物/cm3)的浓度掺杂。掺杂物可以为n型或p型掺杂物，包含一或多种的砷(As)、锑(Sb)、磷(P)、硼(B)、镓(Ga)及铝(Al)。在一些实施例中，是使用原位掺杂(in-situ doping)将掺杂剂掺入半导体区域中。在其他实施例中，是使用离子植入(ion-implantation)、等离子掺杂(plasma-doping)、固相掺杂(solid-phase doping)或其他掺杂技术。
在一些实施例中，第一半导体层18及第二半导体层20磊晶形成于半导体基材12之上。在一些实施例中，第一半导体层18的厚度为约1μm或更薄。在某些实施例中，不形成第一半导体层18。在一些实施例中，第二半导体层20的厚度为约1nm至约200nm。
第一半导体层18及第二半导体层20可以由化学气相沉积(chemical vapordeposition,CVD)、物理气相沉积(physical vapor deposition,PVD)、分子束磊晶(molecular beam epitaxy,MBE)、原子层沉积(atomic layer deposition,ALD)或其他合适的制程形成，其中化学气相沉积包含金属有机化学气相沉积(metal-organic CVD,MOCVD)、低压化学气相沉积(low pressure CVD,LPCVD)和等离子加强化学气相沉积(plasma enhanced CVD,PECVD)。
在某些实施例中，栅极介电层22包含一或多层的介电材料，例如氧化硅、氮化硅或高介电值材料、其它合适的介电材料和/或其组合。高介电值材料的示例包含二氧化铪(HfO2)、硅氧化铪(HfSiO)、硅氧氮化铪(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氧化锆(zirconium oxide)、氧化铝(aluminum oxide)、氧化钛(titaniumoxide)、二氧化铪-氧化铝(hafnium dioxide-alumina,HfO2-Al2O3)、其他合适的高介电值材料和/或其组合。在一些实施例中，栅极介电层22包含形成于纳米线与介电材料之间的界面层(未绘示)。栅极介电层22可由化学气相沉积、原子层沉积或其他合适的方法形成。在一些实施例中，栅极介电层22的厚度为约1nm至约6nm。
栅极层24包含一或多层的反射性导电材料，例如金属，包含铝(aluminum)、铜(copper)、钛(titanium)、钽(tantalum)、钨(tungsten)、钴(cobalt)、钼(molybdenum)、镍(nickel)、上述的金属的合金、其它合适的材料和/或其组合。栅极层24可以由化学气相沉积、原子层沉积、物理气相沉积、电镀(electroplating)或其他合适的方法形成。
在本揭露的某些实施例中，一或多个功函数调整层(未绘示)插设于栅极介电层22与栅极层24之间。功函数调整层是由导电材料制成，例如单层的氮化钛(TiN)、氮化钽(TaN)、碳化铝钽(TaAlC)、碳化钛(TiC)、碳化钽(TaC)、钴(Co)、铝(Al)、钛铝(TiAl)、铪钛(HfTi)、硅钛(TiSi)、硅钽(TaSi)或碳化铝钛(TiAlC)，或多层的两种或两种以上的上述材料。在n型场效晶体管中，氮化钽(TaN)、碳化铝钽(TaAlC)、氮化钛(TiN)、碳化钛(TiC)、钴(Co)、钛铝(TiAl)、铪钛(HfTi)、硅钛(TiSi)和硅钽(TaSi)中一或多种用作为功函数调整层。而对于p型场效晶体管，碳化铝钛(TiAlC)、铝(Al)、钛铝(TiAl)、氮化钽(TaN)、碳化铝钽(TaAlC)、氮化钛(TiN)、碳化钛(TiC)和钴(Co)中一或多种用作为功函数调整层。功函数调整层可以由原子层沉积、物理气相沉积、化学气相沉积、电子束蒸镀(e-beam evaporation)或其他合适的制程形成。更进一步，可以分别形成n型场效晶体管以及p型场效晶体管的功函数调整层，其可以使用不同的金属层。
在一些实施例中，栅极结构形成于半导体元件的通道区域上方，而源极/漏极区域形成于通道区域的相对侧上。本揭露的源极/漏极区域是为了指明源极区域、漏极区域或源极区域及漏极区域两者。
注意到图5，在一些实施例中，半导体元件10暴露于辐射26中。在一些实施例中，暴露于辐射中提供极短时间及高温的退火。如图5所示，栅极层24反射辐射26，而未被栅极层24覆盖的半导体元件10的区域则吸收辐射26。第二半导体层20通过吸收辐射26而退火。
在一些实施例中，辐射源是激光或闪光灯，包含氩气(argon)和氙气(xenon)闪光灯。半导体元件10暴露于辐射26一段介于大于0s至约100ms的时间。尤其，第二半导体层20的每个未被栅极层24覆盖的部分皆暴露于辐射中，并且暴露一段介于大于0s至约100ms的时间。在某些实施例中，每个第二半导体层20暴露于辐射26的部分暴露约1ns至约1ms。在其他的实施例中，每个第二半导体层20暴露于辐射26的部分暴露约5ns至约100μs。在其他实施例中，每个第二半导体层20暴露于辐射26的部分暴露约10ns至约100ns。在暴露于辐射的期间，半导体元件10暴露的部分经过超快速加热(ultra-rapid heating)并且达到高达2000℃的温度。在其他实施例中，半导体元件10暴露的部分达到高达1100℃的温度。
在一些实施例中，辐射26的功率密度(power density)为约1mJ/cm2至约900mJ/cm2。在某些实施例中，辐射26的功率密度为约250mJ/cm2至约300mJ/cm2。在某些实施例中，在暴露于辐射的期间发生动态表面退火(dynamic surface annealing)。在动态表面退火中，暴露的半导体层的掺杂区域活化而掺杂物并不扩散。
在一些实施例中，辐射26是激光辐射，第二半导体层20暴露于辐射26中激光退火。在一些实施例中，激光退火使用的波长为约193nm至约2296nm(λ＝2296相当于Ge0.90Sn0.10的能隙)。在其他实施例中，激光退火使用的波长为约193nm至约1878nm(λ＝1878相当于Ge的能隙)。在某些实施例中，是使用具有约532nm的波长的激光光束。在一些实施例中，激光退火使用的功率密度为约1mJ/cm2至约900mJ/cm2。在一些实施例中，激光脉冲(laser pulse)的半峰全宽(full-width-at-half-maximum,FWHM)为约1ns至约1ms。在一些实施例中，第二半导体层的特定点暴露于激光光束中，时间介于约10ns至约100μs之间。激光光束的形状可以为任意形状，包含直线、椭圆形或圆形等。
举例来说，在一些实施例中，当此激光脉冲具有12ns的半峰全宽、50kHz的重复频率，基材与激光光束之间的相对速度为0.6cm/s，且激光点尺寸为150μm时，第二半导体层上的特定点暴露于激光光束15μs，如下述计算所示：
150μm/0.6cm/s＝0.025s
0.025s×50kHz＝1,250
1,250×12ns＝15μs。
在另一个实施例中，当此激光脉冲具有4ns的半峰全宽、1Hz的重复频率，基材与激光光束之间的相对速度为0.1cm/s，且激光点尺寸为3mm时，第二半导体层上的特定点暴露于激光光束12ns，如下述计算所示：
3mm/0.1cm/s＝3s
3s×1Hz＝3
3×4ns＝12ns。
激光光束可以扫描横跨半导体元件10的表面。在一些实施例中，激光光束是静止的，而载台乘载半导体元件移动。在一些实施例中，激光退火期间，载台乘载半导体元件的速度为0至约100cm/s。在其他实施例中，载台是静止的，而激光光束扫描半导体元件的表面。在一些实施例中，激光退火期间，入射到半导体元件的激光光束速度介于0至约100cm/s。
在一些实施例中，使用的是闪光退火。在一些实施例中，闪光退火是将半导体元件10暴露于来自闪光灯的辐射中，包含氩气闪光灯或氙气闪光灯。在一些实施例中，在暴露于辐射26之前，半导体元件10先加热到约300℃至约600℃的温度。在某些实施例中，在暴露于辐射26之前，半导体元件10先加热到约400℃至约450℃的温度。半导体元件10暴露于辐射26一段时间，介于约0.1ms至约100ms。在某些实施例中，半导体元件10暴露于辐射26约0.5ms至约1.5ms。在暴露于辐射的期间，半导体元件10暴露的部分经过超快速加热并达到高达2000℃的温度。在其他实施例中，在闪光退火中，半导体元件10的暴露的部分达到约800℃至约1100℃。在一些实施例中，辐射26的功率密度为约1mJ/cm2至约900mJ/cm2。在某些实施例中，辐射26的功率密度为约250mJ/cm2至约300mJ/cm2。
退火步骤将第二半导体层20转化，使得第二半导体层20的未屏蔽部分的表面区域28相较于第二半导体层20的未屏蔽部分的内部区域38，具有更高浓度的第二半导体层20的合金材料中的第二合金元素。如图6所示，第二半导体层20的未屏蔽部分的表面区域28环绕第二半导体层20的未屏蔽部分的内部区域38。在一些实施例中，辐射退火导致半导体合金的第二合金元素迁移(migrate)至第二半导体层的表面区域，并且形成具有较高浓度的第二合金元素的岛(island)于第二半导体合金的表面上。具有较高浓度的合金材料中的第二元素的岛/层的表面区域28可以改善接触电阻率(contact resistivity)。
当第二半导体层20为锗锡(GeSn)时，位于栅极结构下的通道区域以Ge1-ySny表示，富含锡的表面区域28以Ge1-wSnw表示，而含有较少锡含量的内部部分以Ge1-xSnx表示，其中x<y<w。当x<y时，内部区域38在通道区域中造成拉伸应变(tensile strain)，因此改善了n型场效晶体管的通道区域中的电子迁移率。
在一些实施例中，第二半导体层20的表面区域28的厚度为约1nm至约20nm。
在某些实施例中，退火步骤将锗锡(GeSn)源极/漏极区域转化为具有较少锡含量的锗锡区域及锗锡n型场效晶体管压力源(stressor)。更进一步，使用根据本揭露实施例的选择性激光退火，可以使锗锡源极/漏极区域达到较高的n型掺杂物的掺杂浓度，例如大于3×1019(掺杂物/cm3)。在某些实施例中，由于奈秒级的退火时间，激光退火会使半导体层变为过饱和(supersaturated)的状态(例如溶质是掺杂剂，溶剂是半导体材料)。半导体层变为亚稳态(metastable)，而掺杂物浓度上升。此外，在一些实施例中，激光退火有效地活化源极/漏极区域的掺杂物。
注意到图7，在本揭露的一些实施例中，绝缘侧壁30形成于栅极结构的侧表面上，而层间介电层32形成于半导体元件10上方。在一些实施例中，层间介电层32为旋涂式玻璃(spin on glass,SOG)，包含磷硅玻璃(phosphosilicate glass,PSG)或硼磷硅玻璃(borophosphosilicate glass,BPSG)。绝缘侧壁30可以由氧化物和/或氮化物形成，例如氧化硅或氮化硅。在一些实施例中，绝缘侧壁30的厚度为约10nm至约200nm。接着形成孔洞于层间介电层32中，例如使用合适的光刻、蚀刻及材料沉积技术，而接点36形成于孔洞中，以分别提供源极/漏极压力源28及栅极层24电性接触。在一些实施例中，在形成接点36之前，先形成接点屏障衬垫层34于孔洞中。在一些实施例中，接点屏障衬垫层34是由金属氮化物形成，例如氮化钽(TaN)或氮化钛(TiN)。接点屏障衬垫层34可以由原子层沉积、物理气相沉积、化学气相沉积或其他合适的制程形成。在一些实施例中，接点36由铝、铜、钛、钽、钨、钴、钼、镍、上述的合金和其它合适的导电材料形成。接点36可以由化学气相沉积、原子层沉积、电镀或其他合适的方法形成。
在一些实施例中，第一半导体层18是缓冲层。在某些实施例中，单层、多层或渐变SiaGebSn1-a-b的缓冲层18形成于半导体基材12上，且具有约0至约10μm的厚度。在某些实施例中，不含有缓冲层。相对的，如图8所示，仅有一层第二半导体层20形成于基材12上，其包含合金半导体材料。在一些实施例中，例如当使用锗基材时，不使用缓冲层。形成图8的实施例的步骤与图4-图7所述相同。
图9-图11为根据本揭露的另一个实施例例示性的制造半导体元件10的方法的连续步骤剖面图。如图9所示，半导体元件10具有形成于第二半导体层20之上的栅极结构，半导体元件10暴露于辐射26中，辐射26例如为激光辐射。相较于图1-图8绘示的实施例，半导体元件10暴露于辐射26一段更长的时间。在一些实施例中，每个未被栅极层24覆盖的第二半导体层20的部分暴露于辐射中一段介于约1s至约100s的时间。在某些实施例中，每个未被栅极层24覆盖的第二半导体层20的部分暴露于辐射26中一段介于约5s至约50s的时间。在一些实施例中，辐射会转化第一半导体层18及第二半导体层20以使未被栅极层24覆盖的第一半导体层18及第二半导体层20的部分的表面区域28具有比未被栅极层24覆盖的第一半导体层18及第二半导体层20的部分的内部区域38高的第二元素的浓度。如图10所示，在一些实施例中，暴露于辐射26较长时间会使得第二半导体层20未屏蔽部分的表面区域28具有较高的第二半导体层20的合金材料中第二元素的浓度，以及使得具有较低的第二合金材料的浓度的第二半导体层20未屏蔽部分的内部区域38延伸一深度D2到第一半导体层18中。在此实施例中，在退火步骤中，第二半导体层20的第二元素扩散进入第一半导体层18。举例来说，当第一半导体层18为锗层，而第二半导体层20为锗锡层时，除了锡迁移至锗锡层的表面外，锡亦迁移进入锗层，因此锗锡层延伸至锗层中。如图11所绘示，层间介电层32以及位于层间介电层32中的接点屏障衬垫层34及接点36接着形成，如本揭露关于图7所述。
图12-图14为根据本揭露的另一个实施例例示性的制造半导体元件10的方法的连续步骤剖面图。如图12所示，绝缘侧壁30形成于栅极结构的侧壁上，而反射金属侧壁间隔40形成于绝缘侧壁30之上。如图13所示，在形成绝缘侧壁30及反射金属侧壁间隔40后，半导体元件10暴露于辐射26以将第二半导体层20退火，并形成具有比第二半导体层20的内部区域38高的合金半导体材料的第二元素的浓度的表面区域28。反射金属侧壁间隔40减少第二半导体层20暴露于辐射的部分，因此减少表面区域28及内部区域38的尺寸，并减少源极/漏极区域相对于通道区域的尺寸。如图14所绘示，层间介电层32以及位于层间介电层32中的接点屏障衬垫层34及接点36接着形成，如本揭露关于图7所述。
反射金属侧壁间隔40可以用于减少源极/漏极区域的尺寸及延伸通道区域，或避免通道区域在放射步骤时加热。反射金属侧壁间隔40可以由任何本揭露揭示的用于栅极层24的金属制成，包含铝、铜、钽、钨、钴、钼、镍及其合金。
图15-图17为根据本揭露的另一个实施例例示性的制造半导体元件10的方法的连续步骤剖面图。注意到图15，第二半导体层20的表面区域28具有比第二半导体层20的内部区域38高的第二半导体层20的合金材料的第二元素的浓度，第二半导体层20的表面区域28是使用与图3-图6描述的实施例相同的方法形成。
如图16所示，接着移除表面区域28以露出内部区域38。表面区域28是通过使用合适的蚀刻剂蚀刻移除，此蚀刻剂对于具有比内部区域38高的合金材料的第二元素的浓度的表面区域28有选择性。在某些实施例中，蚀刻剂为5wt％-37wt％的氯化氢(HCl)或10wt％-30wt％的过氧化氢(H2O2)。
如图17所示，金属接点层42接着形成于第二半导体层20的内部区域38之上。在一些实施例中，金属接点层42包含镍(Ni)、钛(Ti)、铂(Pt)、钴(Co)或任何上述各者的合金。金属接点层42是由化学气相沉积、原子层沉积、电镀或其他合适的方法形成。在一些实施例中，接触第二半导体层20的内部区域38的金属接点层42的部分可能会反应或在金属接点层42及第二半导体层20的内部区域38之间的介面与第二半导体层20的内部区域38形成合金。
图18-图22为根据本揭露的另一个实施例例示性的制造互补式金属氧化物半导体(complementary metal oxide semiconductor,CMOS)元件50的方法的连续步骤的等角视图。如图18所示，n型鳍片结构56及p型鳍片结构58通过类似于本揭露图1-图3描述的步骤形成于半导体基材52上。隔离绝缘层54形成于半导体基材52上，并环绕n型鳍片结构56及p型鳍片结构58。
栅极堆叠60包含栅极介电层及栅极层，栅极介电层及栅极层是形成于n型鳍片结构56及p型鳍片结构58的通道区域上方。如图19所示，在一些实施例中，源极/漏极区域62、64磊晶形成于栅极堆叠60的相对侧上的n型鳍片结构56及p型鳍片结构58上，并形成n型场效晶体管57及p型场效晶体管59。源极/漏极区域62、64磊晶形成合金半导体，且例如可以包含一或多层的硅锗(SiGe)、硅锗锡(SiGeSn)、锗锡(GeSn)、砷化镓(GaAs)、锑化铟(InSb)、磷化镓(GaP)、锑化镓(GaSb)、砷化铝铟(InAlAs)、砷化镓铟(InGaAs)、磷化锑镓(GaSbP)、锑化砷镓(GaAsSb)及磷化铟(InP)，但不限于此。n型场效晶体管的源极/漏极区域62掺杂n型掺杂物，例如砷、磷或锑，而p型场效晶体管的源极/漏极区域64掺杂p型掺杂物，例如硼、铝及镓。
如图19所示，遮罩66接着形成于p型场效晶体管59之上。遮罩66是反射性材料，例如金属。任何合适的反射性金属皆可以用作为遮罩66，例如镍、铝、钽、钨和铜。在某些实施例中，遮罩66的厚度为约20nm至约200nm。遮罩66通过化学气相沉积、原子层沉积、电镀或其他合适的方法形成。
如图21所示，互补式金属氧化物半导体元件50接着暴露于辐射68中，例如激光辐射。n型场效晶体管57的源极/漏极区域62吸收辐射68，而n型场效晶体管57的栅极堆叠60及p型场效晶体管59之上的遮罩66则反射辐射68，从而将n型场效晶体管57的源极/漏极区域62的表面区域转化为具有比源极/漏极区域62的内部区域高的合金材料的第二元素的浓度的表面区域70。
在某些实施例中，n型鳍片结构56是由Ge1-ySny制成，而p型鳍片结构58是由Ge1-pSnp制成。磊晶形成的源极/漏极区域62、64是由Ge1-zSnz制成，其中z>p。在暴露于辐射68之后，因为p型场效晶体管59在辐射68曝光期间是由遮罩66保护，p型场效晶体管59的源极/漏极区域64保持为Ge1-zSnz。n型场效晶体管57的源极/漏极区域62具有富含锡的Ge1-wSnw组成的表面区域70，其中w>y。n型场效晶体管57的源极/漏极区域62亦具有含有较少锡的Ge1-xSnx组成的内部区域，其中x<y。含有较少锡的n型场效晶体管57的源极/漏极区域62的内部区域使得通道区域中产生拉伸应变，因此改善了n型场效晶体管的通道区域中的电子迁移率。
图23-图30为根据本揭露的另一个实施例例示性的制造半导体元件10的方法的连续步骤剖面图。如图23所示，隔离绝缘层14形成于半导体基材12中，例如浅沟槽隔离区域。
如图24所示，移除一部分介于相邻隔离绝缘层14的半导体基材12以形成凹槽16。在一些实施例中，是由合适的光刻及蚀刻步骤移除部分半导体基材12。在一些实施例中，凹槽16自隔离绝缘层14的上表面至半导体基材12的上表面的深度D1为约1nm至约200nm。
如图25所示，第一半导体层18形成于凹槽16中，而第二半导体层20形成于第一半导体层18之上。在一些实施例中，对此元件执行平坦化步骤，以使隔离绝缘层14的上表面与第二半导体层20的上表面在同一水平。第一半导体层18及第二半导体层20是相同材料且使用与图3所描述的实施例制造第一半导体层18及第二半导体层20相同的方法形成。
如图26所示，遮罩72接着形成于第二半导体层20之上，而半导体元件10暴露于辐射26中，例如激光辐射。任何合适的反射性金属可以用作为遮罩72，例如镍、铝、钽、钨和铜。在某些实施例中，遮罩72的厚度为约20nm至约200nm。遮罩72由化学气相沉积、原子层沉积、电镀或其他合适的方法形成。遮罩72反射辐射26，但半导体元件10未被遮罩72覆盖的区域会吸收辐射26。第二半导体层20通过吸收辐射26而退火。
在一些实施例中，金属栅极和/或金属遮罩除了阻挡(反射)辐射外，在退火期间同时也保护了栅极介电层、p型场效晶体管和/或通道区域。
如图27所示，在放射步骤后，移除遮罩72以露出第二半导体层20的上表面。如本揭露所述，退火步骤转化了第二半导体层20，以使得第二半导体层20的表面区域28包含具有比第二半导体层20的内部区域38高的第二半导体层20的合金材料中第二元素的浓度的层或岛(island)。
如图28所示，在一些实施例中，隔离绝缘层14接着蚀刻凹槽以至少露出第二半导体层20的表面区域28的部分侧表面。
如图29所示，栅极结构包含栅极介电层22及栅极层24，栅极结构接着形成于第二半导体层20的通道区域上。栅极介电层22及栅极层24由相同材料及与本揭露图4实施例描述的相同方法形成。
注意到图30，在本揭露的一些实施例中，绝缘侧壁30形成于栅极结构的侧表面上，而层间介电层32形成于半导体元件10上方。在一些实施例中，接点屏障衬垫层34形成于尚未形成接点36的孔洞中。绝缘侧壁30、层间介电层32、接点36及接点屏障衬垫层34是由相同材料及与本揭露图7实施例描述的相同方法形成。
图31-图35为根据本揭露的另一个实施例例示性的制造互补式金属氧化物半导体元件80的方法的连续步骤的等角视图。如图31所示，n型鳍片结构86及p型鳍片结构88形成于半导体基材82上。隔离绝缘层84形成于半导体基材82上，并环绕n型鳍片结构86及p型鳍片结构88。在一些实施例中，此元件经过平坦化步骤，例如化学机械平坦化，以使n型鳍片结构86及p型鳍片结构88的上表面及隔离绝缘层84的上表面基本上共平面。
如图32所示，遮罩90接着形成于p型鳍片结构88及n型鳍片结构86的通道区域之上。遮罩90为反射性材料，例如金属。任何合适的反射性的金属皆可用作为遮罩90，例如镍、铝、钽、钨和铜。在某些实施例中，遮罩90的厚度为约20nm至约200nm。遮罩90是由化学气相沉积、原子层沉积、电镀或其他合适的方法形成。
如图33所示，互补式金属氧化物半导体元件80接着暴露于辐射92中，例如激光辐射。如图34所示，n型鳍片结构86的露出的源极/漏极区域87吸收辐射92，而遮罩90反射辐射92，因此将n型场效晶体管的源极/漏极区域87的表面区域转化为具有比源极/漏极区域87的内部区域高的合金材料的第二元素浓度的表面区域94。图34绘示隔离绝缘层84凹陷处理后的互补式金属氧化物半导体元件80的结构。在一些实施例中，隔离绝缘层84通过回蚀制程来做凹陷处理。
栅极堆叠96包含栅极介电层及栅极层，栅极堆叠96形成于n型鳍片结构86及p型鳍片结构88的通道区域上方。如图35所示，在一些实施例中，源极/漏极区域87、89形成于栅极堆叠96两侧的n型鳍片结构86及p型鳍片结构88上，并形成n型场效晶体管97及p型场效晶体管99。
在一些实施例中，辐射退火致使半导体合金的第二合金元素迁移至半导体合金的表面，并于第二半导体合金的表面上形成较高的第二合金元素的浓度的岛。如根据一些实施例的半导体元件100的栅极结构/鳍片结构细节的平面图所示(图36)，栅极104具有形成在栅极104相对侧上的源极/漏极区域106。隔离绝缘区域102环绕栅极104及源极/漏极区域106。在一些实施例中，激光退火形成具有较高浓度的半导体合金的第二合金元素的岛110于源极/漏极区域106的表面上。激光退火亦形成条状粗糙表面于源极/漏极区域106的表面上，如源极/漏极区域106上绘示的条纹108。因为并非表面上的每一个点皆可以接收相同强度的激光辐射，故扫描激光光束可以致使条状或粗糙的表面。如图37所示，在其他的实施例中，源极/漏极区域106的表面覆盖较为均匀分布的源极/漏极半导体合金的第二合金元素的浓度较高的表面层。
图38及图39绘示晶圆与激光光束之间的关系(入射角度)。如图38及图39所示，激光光束照射半导体元件的入射角α1、α2会随着不同实施例而改变。如图38所示，在一些实施例中，入射角α1为约90°。在一些实施例中，半导体元件形成于晶圆122上。在此实施例中，晶圆122位于载台120上。在某些实施例中，载台及辐射源配置为彼此独立地倾斜，而载台或辐射源是倾斜的以使来自辐射源的辐射从水平取向到合金半导体材料层的未屏蔽部分的表面区域的入射角的角度θ1小于90°。在某些实施例中，载台120是以大约0°的角度θ1倾斜，而激光光束124通过镜片126聚焦。在其他实施例中，载台120自水平方向以θ2的角度倾斜，且激光光束以入射角α2倾斜。在某些实施例中，载台以θ2的角度倾斜，其中0°≤θ2≤60°。在某些实施例中，激光光束的入射角为α2，其中0°≤α2≤60°。激光光束及载台可以倾斜以改变被半导体层吸收或反射的入射激光的强度。举例来说，对于位于硅层上的锗层，两者的折射率分别为nGe＝4.999及nSi＝4.142，被532nm波长的激光照射时，当激光光束的倾斜角度为56°时发生全反射。为了避免非预期的全反射，激光光束的入射角为α2，其中0°≤α2≤60°(以532nm波长激光照射在硅上的锗的情况下，α2需要小于56°)。当全反射发生时，激光光束类似波导(waveguide)一样在硅上的锗层中传播。在全内反射的情况下，退火的区域不能被控制。所以全反射是不期望的。
在一个例示性的实施例中，通过激光将锗锡层激光退火形成n型场效晶体管压力源区域于半导体层中，使用的激光波长为532nm、功率密度为25mJ/cm2、重复速率为50kHz、半峰全宽为12ns，激光是椭圆形光束，载台承载晶圆的速度为6cm/s，激光光束的扫描速率为0cm/s。例示性n型场效晶体管包含缓冲层、包含Ge1-xSnx的n型场效晶体管源极/漏极压力源、Ge1-ySny通道、位于Ge1-xSnxn型场效晶体管源极/漏极压力源上富含锡的Ge1-wSnw岛/层，其中0≤x<0.35、x<y<0.35及x<y<w。
在例示性的一个实施例中，在具有Ge0.83Sn0.17组成的合金半导体层激光退火后，具有的富含锡的岛的表面层含有Ge0.66Sn0.34组成，而含较少锡的内部压力源部分含有Ge0.92Sn0.08组成。
本揭露的实施例提供使用单一步骤制程的优点，例如激光退火、活化掺杂物、形成源极/漏极压力源及形成富含锡的岛/层于源极/漏极区域的表面上。在源极/漏极区域上的富含锡的岛/层提供较低的接触电阻。
在本揭露的一个实施例中，制造半导体元件的方法包含形成包括第一元素及第二元素的合金半导体材料层于半导体基材上；形成遮罩于合金半导体材料层上以提供合金半导体材料层的屏蔽部分及未屏蔽部分；以来自辐射源的辐射照射未被遮罩覆盖的合金半导体材料层的未屏蔽部分，以将合金半导体材料层转化，使得合金半导体材料层的未屏蔽部分的表面区域具有比合金半导体材料层的未屏蔽部分的内部区域高的第二元素的浓度，其中表面区域环绕内部区域。
根据本揭露的一实施例，第一元素为锗，而第二元素为锡。
根据本揭露的一实施例，其中暴露于辐射中的每个未被屏蔽的合金半导体材料层的部分的暴露时间为大于0s至约100ms。
根据本揭露的一实施例，制造半导体元件的方法还包含形成缓冲层于半导体基材上，以及形成合金半导体材料层于缓冲层上。
根据本揭露的一实施例，半导体基材是由选自于由硅、锗以及硅锗所组成的群组的半导体基材材料所形成。缓冲层是由选自于由硅、锗以及硅锗所组成的群组的缓冲层材料所形成。半导体基材材料与缓冲层材料不同。
根据本揭露的一实施例，制造半导体元件的方法还包含在形成缓冲层于半导体基材前，蚀刻部分的半导体基材以形成凹槽，以及形成缓冲层于半导体基材的凹槽中。
根据本揭露的一实施例，缓冲层材料为锗，且合金半导体材料为Ge1-xSnx，其中0.01≤x<0.35。
根据本揭露的一实施例，合金半导体材料是选自由Ge0.95Sn0.05、Ge0.922Sn0.0728、Ge0.90Sn0.10、Ge0.95Sn0.05、Ge0.83Sn0.17以及Ge0.80Sn0.20所组成的群组。
根据本揭露的一实施例，制造半导体元件的方法还包含转化缓冲层，以使未被遮罩覆盖的缓冲层的部分的表面区域具有比未被遮罩覆盖的缓冲层的部分的内部区域高的第二元素的浓度。
根据本揭露的一实施例，其中暴露于辐射中的每个未被屏蔽的合金半导体材料层的部分的暴露时间为约1s至约100s。
根据本揭露的一实施例，遮罩是栅极结构，而合金半导体材料层的未屏蔽部分是源极/漏极区域。
根据本揭露的一实施例，辐射照射合金半导体材料层的未屏蔽部分以使源极/漏极区域中的掺杂物活化。
根据本揭露的一实施例，制造半导体元件的方法还包含在辐射照射后移除遮罩，以及形成栅极结构于合金半导体层的遮罩移除的部分的上方。
根据本揭露的一实施例，制造半导体元件的方法还包含移除具有比合金半导体材料层的内部区域高的第二元素的浓度的合金半导体材料层的表面区域，以及形成金属层于合金半导体材料层的未屏蔽部分上，其中合金半导体材料层的未屏蔽部分的表面区域是被移除的。
根据本揭露的一实施例，辐射源是具有波长为约193nm至约1878nm的光辐射，或氩气或氙气闪光灯。
根据本揭露的一实施例，半导体基材位于载台上，而载台及辐射源彼此独立移动。
根据本揭露的一实施例，载台或辐射源是倾斜的，以使来自辐射源的辐射射至合金半导体材料层的未屏蔽部分的表面区域上的入射角小于90°。
在本揭露的另一个实施例中，制造半导体元件的方法包含形成复数个隔离绝缘层于半导体基材中；移除介于相邻且间隔开的隔离绝缘层之间的半导体基材以形成凹槽；形成第一半导体材料层于凹槽中；形成第二半导体材料层于第一半导体材料层上，其中第二半导体材料不同于第一半导体材料，第二半导体材料是包含第一元素及不同于第一元素的第二元素的合金；蚀刻绝缘层以使绝缘层凹陷以低于第二半导体材料层的上表面；形成遮罩于第二半导体材料层上以提供第二半导体材料层的屏蔽部分及未屏蔽部分；以来自辐射源的辐射照射未被遮罩覆盖的第二半导体材料层的未屏蔽部分，以将第二半导体材料层转化，使得第二半导体材料层的未屏蔽部分的表面区域具有比第二半导体材料层的未屏蔽部分的内部区域高的第二元素的浓度，其中表面区域环绕内部区域。
根据本揭露的一实施例，半导体基材包含硅。第一半导体材料包含锗。第二半导体材料包含Ge1-xSnx，其中0.01≤x≤0.35。
在本揭露的另一个实施例中，提供半导体元件，其包含：第一半导体材料层位于半导体基材上；第二半导体材料层位于第一半导体材料层上，其中第二半导体材料由包含第一元素及第二元素的合金形成，而第一半导体材料与第二半导体材料不同；栅极结构位于第二半导体材料层的第一部分上，其中未被栅极结构覆盖的第二半导体材料层的部分的表面区域具有比未被栅极结构覆盖的第二半导体材料层的部分的内部区域高的第二元素的浓度。
上文概述若干实施例或示例的特征，使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者应了解，可轻易使用本揭露作为基础来设计或修改其他制程及结构，以便实施本文所介绍的实施例的相同目的及/或实现相同优点。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭露的精神及范畴，且可在不脱离本揭露的精神及范畴的情况下产生本文的各种变化、替代及更改。

Claims (1)

1.一种制造半导体元件的方法，其特征在于，包含：
形成一合金半导体材料层于一半导体基材上，该合金半导体材料层包含一第一元素及一第二元素；
形成一遮罩于该合金半导体材料层上，以提供该合金半导体材料层的一屏蔽部分及该合金半导体材料层的一未屏蔽部分；以及
用来自一辐射源的辐射照射未被该遮罩覆盖的该合金半导体材料层的该未屏蔽部分，以转化该合金半导体材料层，使得该合金半导体材料层的该未屏蔽部分的一表面区域具有比该合金半导体材料层的该未屏蔽部分的一内部区域高的该第二元素的一浓度，其中该表面区域覆着该内部区域。
CN201711204403.8A 2016-11-29 2017-11-27 半导体元件及其制造方法 Active CN108122754B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427648P 2016-11-29 2016-11-29
US62/427,648 2016-11-29
US15/644,597 2017-07-07
US15/644,597 US10510888B2 (en) 2016-11-29 2017-07-07 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN108122754A true CN108122754A (zh) 2018-06-05
CN108122754B CN108122754B (zh) 2021-09-14

Family

ID=62191151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711204403.8A Active CN108122754B (zh) 2016-11-29 2017-11-27 半导体元件及其制造方法

Country Status (3)

Country Link
US (4) US10510888B2 (zh)
CN (1) CN108122754B (zh)
TW (1) TWI757373B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177038B1 (en) 2017-11-30 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Prevention of contact bottom void in semiconductor fabrication
US10916426B2 (en) * 2018-05-25 2021-02-09 Applied Materials, Inc. Formation of crystalline, layered transition metal dichalcogenides
CN112635314B (zh) * 2020-12-10 2022-09-02 中国科学院微电子研究所 形成源/漏接触的方法及晶体管的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123730A (ja) * 1988-11-02 1990-05-11 Hitachi Ltd 放射線露光用マスクおよびその製造方法
US6372592B1 (en) * 1996-12-18 2002-04-16 United States Of America As Represented By The Secretary Of The Navy Self-aligned MOSFET with electrically active mask
US20100187503A1 (en) * 2009-01-29 2010-07-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
CN103594495A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件及其制造方法
CN103594419A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件制造方法
US20150263096A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial channel

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US25701A (en) * 1859-10-04 James draper
US7704844B2 (en) * 2007-10-04 2010-04-27 International Business Machines Corporation High performance MOSFET
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
JP5703790B2 (ja) * 2011-01-31 2015-04-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
CN103311281B (zh) * 2012-03-14 2016-03-30 中国科学院微电子研究所 半导体器件及其制造方法
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9288848B2 (en) * 2013-12-31 2016-03-15 Freescale Semiconductor, Inc. Apparatus fabrication using localized annealing
US9466670B2 (en) * 2014-03-12 2016-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Sandwich epi channel for device enhancement
US9647090B2 (en) * 2014-12-30 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Surface passivation for germanium-based semiconductor structure
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123730A (ja) * 1988-11-02 1990-05-11 Hitachi Ltd 放射線露光用マスクおよびその製造方法
US6372592B1 (en) * 1996-12-18 2002-04-16 United States Of America As Represented By The Secretary Of The Navy Self-aligned MOSFET with electrically active mask
US20100187503A1 (en) * 2009-01-29 2010-07-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
CN103594495A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件及其制造方法
CN103594419A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件制造方法
US20150263096A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial channel

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S. GUPTA ET AL.: "GeSn Channel nMOSFETs: Material Potential and Technological Outlook", 《2012 IEEE SYMPOSIUM ON VLSI TECHNOLOGY》 *
WANG, LX ET AL.: "Post-growth annealing of germanium-tin alloys using pulsed excimer laser", 《JOURNAL OF APPLIED PHYSICS》 *

Also Published As

Publication number Publication date
US11063149B2 (en) 2021-07-13
US20180151734A1 (en) 2018-05-31
US10510888B2 (en) 2019-12-17
TWI757373B (zh) 2022-03-11
US20210343866A1 (en) 2021-11-04
US20230369487A1 (en) 2023-11-16
CN108122754B (zh) 2021-09-14
US20200098917A1 (en) 2020-03-26
US11791410B2 (en) 2023-10-17
TW201820425A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US11955553B2 (en) Source/drain structure
CN107464840A (zh) 半导体器件及其制造方法
US11367782B2 (en) Semiconductor manufacturing
US11791410B2 (en) Semiconductor device and manufacturing method thereof
CN108231889A (zh) 具有垂直结构的2-d材料晶体管
US11967647B2 (en) Localized heating in laser annealing process
US11462614B2 (en) Semiconductor devices and methods of manufacturing
CN109427588A (zh) 制造半导体器件的方法和半导体器件
US10818562B2 (en) Semiconductor structure and testing method thereof
TWI702637B (zh) 製造半導體裝置的方法
US11848385B2 (en) Localized protection layer for laser annealing process
CN102683210B (zh) 一种半导体结构及其制造方法
JP5756692B2 (ja) 半導体装置の製造方法
US20230377884A1 (en) Integrated photoresist removal and laser annealing
US11869955B2 (en) Integrated circuit with nanosheet transistors with robust gate oxide
US20240128125A1 (en) Semiconductor device and method of forming the same
CN102856206A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant