CN108117038A - 高密封良率的多层密封膜 - Google Patents

高密封良率的多层密封膜 Download PDF

Info

Publication number
CN108117038A
CN108117038A CN201711148122.5A CN201711148122A CN108117038A CN 108117038 A CN108117038 A CN 108117038A CN 201711148122 A CN201711148122 A CN 201711148122A CN 108117038 A CN108117038 A CN 108117038A
Authority
CN
China
Prior art keywords
layer
metal layer
cavity
substrate
microelectromechanical systems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711148122.5A
Other languages
English (en)
Other versions
CN108117038B (zh
Inventor
杨志坚
石明伦
李仁铎
刘人豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108117038A publication Critical patent/CN108117038A/zh
Application granted granted Critical
Publication of CN108117038B publication Critical patent/CN108117038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/008—Transmitting or indicating the displacement of flexible diaphragms using piezoelectric devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • G01L9/0048—Details about the mounting of the diaphragm to its support or about the diaphragm edges, e.g. notches, round shapes for stress relief
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明实施例提供了高密封良率的多层密封膜。在一些实施例中，衬底包括从衬底的上侧穿过衬底延伸至衬底的下侧的通气口。衬底的上侧具有第一压力，并且衬底的下侧具有与第一压力不同的第二压力。多层密封膜覆盖并且密封通气口以防止第一压力通过通气口与第二压力平衡。此外，多层密封膜包括金属层对和夹在金属层之间的阻挡层。还提供了包括多层密封膜的微电子机械***(MEMS)封装件和用于制造多层密封膜的方法。

Description

高密封良率的多层密封膜
技术领域
本发明实施例涉及一种高密封良率的多层密封膜。
背景技术
微电子机械***(MEMS)器件是将机械和电子组件集成以感测物理质量和/或作用于周围环境的显微器件。近年来，MEMS器件变得越来越普遍。例如，MEMS加速器常见于安全气囊***、平板电脑和智能手机中。
发明内容
根据本发明的一些实施例，提供了一种微电子机械***(MEMS)封装件，包括：支撑结构；微电子机械***衬底，位于所述支撑结构上方并且接合至所述支撑结构，其中，所述支撑结构和所述微电子机械***衬底限定了位于所述支撑结构和所述微电子机械***衬底之间的腔体，并且其中，所述微电子机械***衬底包括从所述微电子机械***衬底的上侧延伸穿过所述微电子机械***衬底至所述腔体的通气口；以及多层密封膜，覆盖并且密封所述通气口以防止所述微电子机械***衬底的上侧的第一压力通过所述通气口与所述腔体中的第二压力平衡，其中，所述多层密封膜包括金属层对和夹在所述金属层之间的阻挡层。
根据本发明的另一些实施例，还提供了一种用于制造微电子机械***(MEMS)封装件的方法，所述方法包括：对支撑结构实施第一蚀刻以在所述支撑结构中形成腔体；将微电子机械***衬底接合至所述支撑结构以密封所述腔体；对所述微电子机械***衬底实施第二蚀刻以形成开封所述腔体的通气口；以及形成覆盖所述通气口并且进一步密封所述通气口和所述腔体的多层密封膜，其中，所述多层密封膜包括金属层对和夹在金属层之间的阻挡层。
根据本发明的又一些实施例，还提供了一种微电子机械***(MEMS)封装件，包括：支撑结构，包括半导体衬底和互连结构，其中，所述互连结构覆盖所述半导体衬底，其中，所述互连结构包括介电层、通孔、布线和沟道焊盘对，并且其中，所述通孔、所述布线和所述沟道焊盘堆叠在所述介电层中；微电子机械***衬底，位于所述互连结构上方并且接合至所述互连结构，其中，所述互连结构和所述微电子机械***衬底将腔体横向限定在所述沟道焊盘之间并且垂直限定在所述互连结构和所述微电子机械***衬底之间，其中，所述微电子机械***衬底包括微电子机械***器件和通气口对，其中，所述通气口从所述微电子机械***衬底的顶部延伸穿过所述微电子机械***衬底至所述腔体，并且分别位于所述沟道焊盘上方，并且其中，所述沟道焊盘位于所述腔体中；以及多层密封膜对，分别覆盖并且密封所述通气口以防止所述微电子机械***衬底的顶部处的第一压力通过所述通气口与所述腔体中的第二压力平衡，其中，所述多层密封膜的每个均包括金属层对和夹在所述金属层之间的阻挡层，并且其中，所述金属层具有比所述阻挡层更大的金属晶粒。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A和图1B示出了具有多层密封膜的半导体结构的各个实施例的截面图。
图2A至图2B示出了图1A和图1B的半导体结构的各个实施例的俯视图。
图3示出了图1A和图1B的多层密封膜中的裂缝的一些实施例的放大截面图。
图4A至图4C示出了具有多层密封膜的MEMS封装件的一些实施例的各个视图。
图5示出了图4A至图4C的MEMS封装件的一些更详细的实施例的截面图。
图6A至图6C示出了图5的MEMS封装件的一些更详细的实施例的各个视图。
图7至图11、图12A、图12B、图13A和图13B示出了用于制造具有多层密封膜的MEMS封装件的方法的一些实施例的一系列截面图。
图14示出了图7至图11、图12A、图12B、图13A和图13B的方法的一些实施例的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对位置描述符可以同样地作出相应的解释。
微电子机械***(MEMS)器件越来越多地与互补金属氧化物半导体(CMOS)器件封装并且电连接至互补金属氧化物半导体(CMOS)器件。例如，MEMS压力传感器越来越多地与CMOS器件集成，以用于诸如智能手表的可穿戴器件。MEMS压力传感器包括柔性膜，柔性膜位于利用参考压力气密密封的腔体上方。假设参考压力稳定，则柔性膜与环境压力和参考压力之间的差值成比例地偏转。
用于将MEMS压力传感器与CMOS器件集成的方法包括形成覆盖第一衬底的互连结构，第一衬底支撑CMOS器件。该互连结构包括多条布线、多个通孔以及互连介电层(其中，布线和通孔交替堆叠在互连介电层内)。对互连介电层实施第一蚀刻以在第一衬底和CMOS器件上方形成腔体，并且通过互连介电层将第二衬底熔融接合至第一衬底。熔融接合被限制于用高参考压力(例如，500毫巴或更大)气密密封腔体，这可能不适用于某些应用。因此，为了用低参考压力(例如，10毫巴或更小)气密密封腔体，穿过第二衬底实施第二蚀刻以形成打开腔体的通气口。此外，在低参考压力下沉积单个超厚金属(UTM)层以覆盖和密封通气口。
用单个UTM层密封通气口的挑战在于沿着UTM层的金属晶粒边界形成裂缝的可能性较高。裂缝允许气体穿过单个UTM层至腔体，这增加了腔体的参考压力(超出容许极限)并且导致密封失效。这进而减小了批量制造期间的良率并且增加了成本。
鉴于上述，本发明的各个实施例针对高密封良率的多层密封膜。在一些实施例中，MEMS封装件包括支撑半导体器件的第一衬底。互连结构覆盖第一衬底和半导体器件。互连结构包括介电层，并且介电层包括气密密封的腔体。第二衬底覆盖腔体。第二衬底包括从第二衬底的上侧延伸穿过第二衬底至腔体的通气口。多层密封膜覆盖通气口，并且进一步密封通气口和腔体。多层密封膜包括第一金属层和位于第一金属层上方的第二金属层，并且进一步包括位于第一金属层和第二金属层之间的阻挡层。
有利地，阻挡层阻止或限制裂缝沿着第一金属层的晶粒边界延伸穿过多层密封膜的整个厚度。例如，阻挡层可以是具有比金属层更小的晶粒(或微晶)的金属或陶瓷材料。更小的晶粒进而增加了阻挡层中的晶粒的密度，并且减小了晶粒之间的边界的尺寸。这导致晶粒边界(例如，整个金属晶粒边界)变得不连续，从而阻止或限制阻挡层处的裂缝，并且防止空气或其他气体穿过多层密封膜至腔体。因此，腔体可以被密封并维持低参考压力(例如，10毫巴或更小)，使得批量制造期间的良率可能较高(例如，大于99％)并且成本可能较低。更多地，第一金属层和第二金属层可能具有较小的厚度，从而导致较低的材料成本。
参照图1A，图1A提供了具有多层密封膜102的半导体结构的一些实施例的截面图100A。如图所示，多层密封膜102位于衬底104上方，位于衬底104的上侧104u上。该衬底104可以是例如块状半导体衬底，诸如单晶或多晶硅的块状衬底或一些其他类型的衬底。此外，多层密封膜102覆盖并且密封由衬底104限定的通气口106。
通气口106从衬底104的上侧104u穿过衬底104延伸至衬底104的下侧104l(与上侧104u相对)。衬底104的上侧104u具有第一压力P1，并且衬底104的下侧104l具有与第一压力P1不同的第二压力P2。例如，第一压力P1可能大于第二压力P2，反之亦然。通过密封通气口106，多层密封膜102有利地防止第一压力P1通过通气口106与第二压力P2平衡。
在一些实施空中，通气口106的最小尺寸D小于多层密封膜102的厚度T的约两倍，使得多层密封膜102不会塌陷至通气口106。最小尺寸D可以是例如介于约0.1至2.0微米之间、介于约0.05至3.5微米之间或介于约0.5至1.5微米之间。厚度T可以是例如介于约2.5至3.5微米之间、介于约3.0至3.3微米之间或介于约1.5至4.0微米之间。
多层密封膜102包括第一金属层108a、第一阻挡层110a、第二金属层108b、第二阻挡层110b以及第三金属层108c。第一金属层108a位于衬底104上方，并且在一些实施例中接触衬底104。第一阻挡层110a位于第一金属层108a上方，并且在一些实施例中接触第一金属层108a。第二金属层108b位于第一阻挡层110a上方，并且在一些实施例中，接触第一阻挡层110a。第二阻挡层110b位于第二金属层108b上方，并且在一些实施例中接触第二金属层108b。第三金属层108c位于第二阻挡层110b上方，并且在一些实施例中，接触第二阻挡层110b。在一些实施例中，第一金属层108a、第二金属层108b和第三金属层108c以及第一阻挡层110a和第二阻挡层110b具有相同的布局。
第一金属层108a、第二金属层108b和第三金属层108c是晶粒尺寸大于第一阻挡层110a和第二阻挡层110b的晶粒尺寸的金属，并且第一阻挡层110a和第二阻挡层110b是晶粒尺寸小于第一金属层108a、第二金属层108b和第三金属层108c的晶粒尺寸的金属或陶瓷。例如，第一金属层108a、第二金属层108b和第三金属层108c可以是铝铜、铜或一些其他金属并且第一阻挡层110a和第二阻挡层110b可以是氮化钛、钛钨、氮化钨、氮化钽或一些其他金属材料。
在形成多层密封膜102之后，可以沿着第一金属层108a的晶粒边界在通气口106处形成裂缝112。第一阻挡层110a和第二阻挡层110b有利地阻止或限制裂缝112沿着第一金属层108a、第二金属层108b和第三金属层108c的晶粒边界完全地穿过多层密封膜102的厚度T延伸。通过阻止或限制裂缝112，多层密封膜102有利地防止或限制第一压力P1通过通气口106与第二压力P2平衡的可能性。因此，半导体结构的批量制造期间的良率可能较高并且多层密封膜102的可靠性可能较高。此外，通过阻止或限制裂缝112，多层密封膜102的厚度T可能有利地较小。
在一些实施例中，第一金属层108a、第二金属层108b和第三金属层108c是相同的材料。在其他实施例中，第一金属层108a、第二金属层108b和第三金属层108c是不同的材料。在又其他实施例中，第一金属层108a、第二金属层108b和第三金属层108c的一些是相同的材料，并且第一金属层108a、第二金属层108b和第三金属层108c的一些是不同的材料。例如，第一金属层108a和第二金属层108b可以是铝铜，并且第三金属层108c可以是元素铜。此外，在一些实施例中，第一金属层108a、第二金属层108b和第三金属层108c是限制于元素金属的纯金属或金属合金。例如，第一金属层108a、第二金属层108b和第三金属层108c可以是元素铜、元素铝、铝铜或上述的组合。
在一些实施例中，第一金属层108a、第二金属层108b和第三金属层108c的单个厚度Tm是相同的。在其他实施例中，第一金属层108a、第二金属层108b和第三金属层108c的单个厚度Tm是不同的。在又其他实施例中，第一金属层108a、第二金属层108b和第三金属层108c的单个厚度Tm的一些是相同的，并且第一金属层108a、第二金属层108b和第三金属层108c的单个厚度Tm的一些是不同的。例如，第一金属层108a和第三金属层108c可以具有相同的厚度，并且第二金属层108b可以具有不同的厚度。此外，在一些实施例中，第一金属层108a、第二金属层108b和第三金属层108c的单个厚度Tm的每个均介于约0.75至1.25微米之间、介于约1.0至2.0微米之间、介于约0.5至3.0微米之间或介于约1.25至1.75微米之间。例如，第一金属层108a、第二金属层108b和第三金属层108c的单个厚度Tm的每个均可以为约1微米。
在一些实施例中，第一阻挡层110a和第二阻挡层110b是导电的并且阻断材料从第一金属层108a、第二金属层108b和第三金属层108c扩散穿过第一阻挡层110a和第二阻挡层110b。例如，当第一金属层108a、第二金属层108b和第三金属层108c包括铜时，第一阻挡层110a和第二阻挡层110b可以阻断铜扩散穿过第一阻挡层110a和第二阻挡层110b。在一些实施例中，第一阻挡层110a和第二阻挡层110b是相同的材料。在其他实施例中，第一阻挡层110a和第二阻挡层110b是不同的材料。
在一些实施例中，第一阻挡层110a和第二阻挡层110b的单个厚度Tb是相同的。在其他实施例中，第一阻挡层110a和第二阻挡层110b的单个厚度Tb是不同的。此外，在一些实施例中，第一阻挡层110a和第二阻挡层110b的单个厚度Tb的每个均介于约500至2000埃之间、介于约1100至1500埃之间或介于约1250至1750埃之间。此外，在一些实施例中，第一阻挡层110a和第二阻挡层110b的单个厚度Tb的每个均小于第一金属层108a、第二金属层108b和第三金属层108c的单个厚度Tm。例如，当第一金属层108a、第二金属层108b和第三金属层108c的单个厚度Tm为约1或1.5微米时，第一阻挡层110a和第二阻挡层110b的单个厚度Tb可以为约1500埃。
参照图1B，图1B提供了图1A的半导体结构的一些其他实施例的截面图100B。如图所示，省略了图1A的第二阻挡层110b和图1A的第三金属层108c。在一些实施例中，多层密封膜102的厚度T介于约2.5至3.5微米之间、介于约3.0至3.3微米之间或介于约1.5至4.0微米之间。此外，在一些实施例中，第一阻挡层110a的单个厚度Tb为约1100至2000埃、约1250至1750埃或1500至1700埃，和/或第一金属层108a和第二金属层108b的单个厚度Tm的每个均为约1.0至2.0微米、约1.25至1.75微米或约1.6至1.7微米。例如，第一阻挡层110a的单个厚度Tb可以为约1500埃，并且第一金属层108a和第二金属层108b的单个厚度Tm可以为约1.5微米。
虽然图1A和图1B示出了分别具有两个和三个金属层以及分别具有一个和两个阻挡层的多层密封膜102，但是在其他实施例中，多层密封膜102可以具有四个或更多金属层以及三个或更多阻挡层。在这种实施例中，四个或更多金属层以及三个或更多阻挡层以图1A和图1B所示的相同的交替图案交替地堆叠。
参照图2A和图2B，图2A和图2B提供了图1A和图1B的半导体结构的各个实施例的俯视图200A、200B。俯视图200A、200B可以例如沿着图1A或图1B中的线A-A’截取。如图2A的俯视图200A示出的，通气口106是圆形的，并且通气口106的最小尺寸D是通气口106的尺寸。此外，多层密封膜102(如虚线所示)完全地覆盖通气口106。如图2B的俯视图200B示出的，通气口106是横向伸长的，并且通气口106的最小尺寸D与通气口106的长度L正交。此外，与图2A相同，多层密封膜102(如虚线所示)完全地覆盖通气口106。
参照图3，图3提供了图1A和图1B的多层密封膜102中的裂缝112的一些实施例的放大的截面图300。如图所示，第一金属层108a包括金属晶粒302。为了便于说明，仅用302标记了一些金属晶粒302。此外，裂缝112沿着金属晶粒302的边界延伸穿过第一金属层108a。
参照图4A，图4A提供了包括一对多层密封膜102的MEMS封装件的一些实施例的截面图400A。如图所示，支撑结构402位于MEMS衬底404之下并且接合至MEMS衬底404。在一些实施例中，支撑结构402在接合界面406处接合至MEMS衬底404，接合界面406位于支撑结构402的顶面和MEMS衬底404的底面之间。接合界面406可以是例如平面。在一些实施例中，支撑结构402是块状半导体衬底或集成电路(IC)。
MEMS衬底404位于支撑结构402之上并且包括MEMS器件408。MEMS衬底404可以是或包括例如单晶硅、多晶硅、非晶硅、铝铜、氧化物、氮化硅、压电材料、一些其他的材料或上述的组合。在一些实施例中，MEMS衬底404是单晶硅的块状衬底。在其他实施例中，MEMS衬底404是或者以其他方式包括压电层，诸如例如锆钛酸铅(PZT)或氮化铝(AlN)。MEMS器件408位于支撑结构402上方并且通过MEMS衬底404与支撑结构402之间的腔体410与支撑结构402间隔开，并且可以是例如压力传感器。腔体410利用参考压力Pr气密密封并且凹进至支撑结构402内。参考压力Pr可以是例如小于约0.01、0.1、1、10、100、250或500毫巴，和/或可以是例如介于约0.001至10.000毫巴之间、介于约0.001至1.000毫巴之间、介于约0.01至1毫巴之间或介于约1至10毫巴之间。
在操作中，MEMS器件408在腔体410内与MEMS封装件的参考压力Pr和环境压力Pa之间的压力差成比例的移动。此外，由于参考压力Pr是固定的，因此MEMS器件408在腔体410内与环境压力Pa成比例的移动。因此，可以测量MEMS器件408的移动来感测环境压力Pa。在一些实施例中，使用MEMS器件408与邻近MEMS器件408的固定电极(未示出)之间的电容耦合来测量MEMS器件408的移动。在MEMS衬底404是或者包括压电层的其他实施例中，使用压电效应测量MEMS器件408的移动。
MEMS衬底404还包括一对通气口106。通气口106位于腔体410的相对两侧上并且从MEMS衬底404的上侧404u穿过MEMS衬底404延伸至腔体410。在一些实施例中，通气口106的每个均如图1A或图1B和/或图2A或图2B所描述。在一些实施例中，通气口106限定了可以平衡参考压力Pr和环境压力Pa的唯一路径。
在一些实施例中，腔体410包括一对沟道410c。沟道410c位于腔体410的相对两侧上并且分别位于通气口106之下。此外，在一些实施例中，沟道410c位于一对沟道焊盘412c之上。沟道410c是腔体410的具有小于腔体410的主体深度Db的沟道深度Dc的区域，并且还具有小于腔体410的主体宽度的沟道宽度。沟道宽度和主体宽度延伸至图4A的截面图400A内或从图4A的截面图400A内向外延伸，因此沟道宽度和主体宽度在图4A的截面图400A中是不可见的。然而，图4B的截面图400B中示出了沟道宽度和主体宽度的实例。沟道焊盘412c分别位于沟道410c之下并且可以是例如铝铜、铜、铝或一些其他金属。
多层密封膜102位于MEMS衬底404上方并且分别覆盖通气口106以密封通气口106和腔体410。通过密封通气口106和腔体410，多层密封膜102有利地防止环境压力Pa通过通气口106与参考压力Pr平衡。多层密封膜102的每个均如图1A或图1B所描述。此外，多层密封膜102的每个均包括多个金属层108和一个或多个阻挡层110。为了便于说明，仅一些金属层108标记为108，并且仅一些阻挡层110标记为110。
金属层108和阻挡层110是交替堆叠的，金属层108和阻挡层110的实例如图1A和图1B所示。此外，金属层108是具有晶粒尺寸大于阻挡层110的晶粒尺寸的金属，并且阻挡层110是具有晶粒尺寸小于金属层108的晶粒尺寸的金属或陶瓷。例如，金属层108可以是铝铜、铜、铝或一些其他金属并且阻挡层110可以是氮化钛、钛钨、氮化钨、氮化钽或一些其他阻挡材料。
在形成多层密封膜102之后，可以在通气口106处形成裂缝112。阻挡层110有利地阻止或限制裂缝112完全地延伸穿过多层密封膜102。通过阻止或限制裂缝112，多层密封膜102有利地防止或限制环境压力Pa通过通气口106与参考压力Pr平衡的可能性。因此，MEMS封装件的批量制造期间的良率可能较高并且多层密封膜102的可靠性可能较高。
参照图4B，图4B提供了图4A的MEMS封装件的一些实施例的俯视图400B。该俯视图400B可以例如沿着图4A中的线B-B’截取。如图所示，腔体410的沟道410c位于腔体410的相对两侧上并且具有小于腔体410的主体宽度Wb的沟道宽度Wc。此外，在一些实施例中，沟道410c位于腔体410的宽度方向上的中心。
参照图4C，图4C提供了图4A的MEMS封装件的分解立体图400C。图4C是“分解的”，其中，MEMS衬底404与支撑结构402(MEMS衬底404通常搁置在其上)分隔开。分解立体图400C可以例如沿着图4B中的线C-C’截取。
虽然图4A至图4C示出了根据图1A的实施例的多层密封膜102，但是应该理解，在其他实施例中，多层密封膜102可以根据图1B的实施例。此外，在其他实施例中，多层密封膜102可以具有更多或更少的金属层，和/或在其他实施例中，可以具有更多或更少的阻挡层。同样，虽然图4A至图4C示出了具有两个通气口、两个沟道焊盘以及两个沟道的MEMS封装件，但是应该理解，在其他实施例中，MEMS封装件可以具有更多或更少的通气口、更多或更少的沟道焊盘以及更多或更少的沟道。
参照图5，图5提供了图4A至图4C的MEMS封装件的一些更详细的实施例的截面图500。如图所示，支撑结构402包括半导体衬底502、多个半导体器件504以及互连结构506。为了便于说明，仅一些半导体器件504标记为504。半导体器件504位于半导体衬底502上方，凹进至半导体衬底502的顶部。半导体器件504可以是例如绝缘栅极场效应晶体管(IGFET)、互补金属氧化物半导体(CMOS)器件或一些其他类型的半导体器件。半导体衬底502可以是例如单晶硅的块状衬底或一些其他类型的半导体衬底。
互连结构506覆盖半导体器件504和半导体衬底502，并且将半导体器件504彼此电连接和/或电连接至MEMS器件408。互连结构506包括互连介电层508以及多条布线510、多个通孔512和沟道焊盘412c。为了便于说明，仅一些布线510标记为510并且仅一些通孔512标记为512。互连介电层508可以是例如二氧化硅、氮化硅、低k电介质、一些其他电介质或上述的组合。如此处使用的，低k电介质是介电常数k小于约3.9、3.0、2.0或1.0的电介质。
布线510、通孔512和沟道焊盘412c堆叠在互连介电层508中，并且限定半导体器件504和MEMS器件408之间的导电路径。在一些实施例中，布线510与通孔512交替堆叠，和/或沟道焊盘412c位于互连结构506的顶部处。在一些实施例中，一些或所有通孔512的每个均从一条布线510垂直延伸至另一布线510、垂直延伸至一个沟道焊盘412c或垂直延伸至一个半导体器件504。在一些实施例中，一些或所有布线510的每个均从一个通孔512横向延伸至另一通孔512。布线510、通孔512以及沟道焊盘412c是导电的并且可以是例如铝铜、铜、铝、钨、一些其他导电材料或上述的组合。
MEMS衬底404位于互连结构506上方，并且在接合界面406处接合至互连结构506。在一些实施例中，接合界面406位于MEMS衬底404和互连介电层508之间。MEMS衬底404包括MEMS器件408。MEMS器件408位于互连结构506上方并且通过腔体410与互连结构506间隔开，并且通过互连结构506电连接至半导体器件504。注意，未完全地示出半导体器件504和MEMS器件408之间的电路径。腔体410是气密密封的，并且在一些实施例中凹进至互连介电层508内。此外，MEMS衬底404包括位于腔体410的相对两侧上的通气口106，该通气口106分别由多层密封膜102覆盖。
可以在通气口106处沿着多层密封膜102的金属层108的晶粒边界形成裂缝112。阻挡层110有利地阻止或限制裂缝112完全地延伸穿过多层密封膜102。通过阻止或限制裂缝112，多层密封膜102有利地防止或限制腔体410中的压力通过通气口106与MEMS封装件的环境压力平衡的可能性。因此，MEMS封装件的批量制造期间的良率可能较高(例如，大于99％)并且多层密封膜102的可靠性可能较高。此外，多层密封膜102可能具有较小的厚度，从而导致较低的材料成本。
参照图6A，图6A提供了图5的MEMS封装件的一些更详细的实施例的截面图600A。如图所示，支撑结构402包括半导体衬底502、多个半导体器件504以及互连结构506。为了便于说明，仅一些半导体器件504标记为504。半导体器件504凹进至半导体衬底502的顶部，并且互连结构506覆盖半导体器件504和半导体衬底502。
互连结构506包括第一互连介电层508a和第二互连介电层508b以及多条布线510、多个通孔512和多个焊盘412。为了便于说明，仅一些布线510标记为510，仅一些通孔512标记为512并且仅一些焊盘412标记为412。第二互连介电层508b覆盖第一互连介电层508a。此外，第一互连介电层508a和第二互连介电层508b可以是例如二氧化硅、氮化硅、低k电介质、一些其他电介质或上述的组合。
布线510、通孔512和焊盘412堆叠在第一互连介电层508a和第二互连介电层508b中。在一些实施例中，布线510与通孔512交替堆叠，和/或焊盘412位于互连结构506的顶部处。此外，在一些实施例中，一个或多个焊盘412通过第二互连介电层508b中的一个或多个相应的焊盘开口602暴露。布线510、通孔512和焊盘412是导电的并且可以是例如铝铜、铜、铝、钨、一些其他导电材料或上述的组合。
在一些实施例中，互连结构506还包括位于第一互连介电层508a和第二互连介电层508b之间的防释气层604。防释气层604可以例如防止其下方的气体释气至位于防释气层604上面的腔体410中。防释气层604可以例如具有低于第一互连介电层508a的透气性。此外，防释气层604可以例如用作腔体410的形成期间的蚀刻停止层。在一些实施例中，防释气层604是氮化硅、氮氧化硅、碳化硅、碳氧化硅、碳氮化硅或上述的组合。
MEMS衬底404位于互连结构506上方，并且在接合界面406处接合至互连结构506。MEMS衬底404包括MEMS器件408和通气口106。MEMS器件408位于互连结构506上方并且通过腔体410与互连结构506间隔开，并且通过互连结构506电连接至半导体器件504。通气口106从MEMS衬底404的上侧404u穿过MEMS衬底404延伸至腔体410。在一些实施例中，通气口106位于腔体410中的相应的一个焊盘412之上。
多层密封膜102覆盖通气口106，并且密封通气口106和腔体410，以使腔体410中的压力没有通过通气口106与MEMS封装件的环境压力平衡。多层密封膜102的每个的配置均如图1A或图1B所示，并且每个均包括多个金属层(未示出)和与金属层交替堆叠的一个或多个阻挡层(未示出)。如上所述，阻挡层有利地阻止在通气口106处可能形成的延伸穿过多层密封膜102并且打破通气口106和腔体410的密封的裂缝。
在一些实施例中，一个或多个吸气结构606位于腔体410中。吸气结构606配置为吸收腔体410内的气体。吸气结构606是或包括例如钡、铝、镁、钙、钠、锶、铯、磷、铂、钛、一些其他吸气材料或上述的组合。
在一些实施例中，沟槽608和/或多个通孔开口610垂直延伸至MEMS衬底404和第二互连介电层508b内。在一些实施例中，沟槽608和/或通孔开口610的每个均具有在MEMS衬底404和第二互连介电层508b之间的接合界面406处离散地逐渐缩小的宽度W。此外，在一些实施例中，沟槽和/或通孔开口610的每个均延伸至并且停止在相应的一个焊盘412上。沟槽608包括分别在腔体410的相对两侧上形成的两个部分(未标记)，并且在一些实施例中，通孔开口610位于该部分之间并且与该部分间隔开。
在一些实施例中，多个衬底通孔(TSV)612分别位于通孔开口610中。在一些实施例中，TSV 612共形地内衬于通孔开口610以仅部分地填充通孔开口610。此外，在一些实施例中，TSV 612将MEMS器件408电连接至互连结构506。TSV 612可以例如具有与多层密封膜102相同的结构。也就是说，TSV 612可以例如包括多个金属层和与金属层交替堆叠的一个或多个阻挡层。这种交替堆叠的实例如图1A和图1B中参照多层密封膜102所示。此外，TSV 612可以例如包括铜、铝、铝铜、氮化钛、氮化钽、一些其他导电材料或上述的组合。
在一些实施例中，钝化层614覆盖并且共形地内衬于沟槽608和/或TSV 612。钝化层614防止气体和/或水分从MEMS封装件的周围环境扩散至腔体410，反之亦然。在一些实施例中，钝化层614是氮化硅、二氧化硅、氮氧化硅或一些其他介电层。
参照图6B，图6B提供了图6A的MEMS封装件的一些实施例的俯视图600B。俯视图600B可以例如沿着图6A中的线D-D’截取。如图所示，沟槽608横向地延伸至完全地包围腔体410，并且在一些实施例中，完全地包围TSV 612。此外，在一些实施例中，沟槽608与腔体410共形，同时与腔体410保持间隔开。此外，在一些实施例中，通孔开口610具有例如方形布局、矩形布局、三角形布局、圆形布局或一些其他布局。
参照图6C，图6C提供了图6A的MEMS封装件的放大的局部截面图600C。放大的局部截面图600C可以例如对应于图6A中的环E或图6A中的环E’。如图所示，多层密封膜102的每个均包括多个金属层108和一个或多个阻挡层110。金属层108和阻挡层110是交替堆叠的，其实例如图1A和图1B所示。此外，金属层108是具有晶粒尺寸大于阻挡层110的晶粒尺寸的金属，并且阻挡层110是具有晶粒尺寸小于金属层108的晶粒尺寸的金属或陶瓷。
参照图7至图11，图12A、图12B、图13A和图13B，其提供了制造具有多层密封膜的MEMS封装件的方法的一些实施例的一系列截面图700至1100、1200A、1200B、1300A、1300B。这种实施例可以例如用于制造图5的MEMS封装件。
如图7的截面图700示出的，提供或者以其他方式形成支撑结构402。支撑结构402是IC并且包括半导体衬底502、多个半导体器件504以及互连结构506。为了便于说明，仅一些半导体器件504标记为504。半导体器件504凹进至半导体衬底502的顶部，并且互连结构506覆盖半导体衬底502和半导体器件504。半导体器件504可以是或包括例如CMOS器件或其他类型的半导体器件。互连结构506包括互连介电层508并且还包括在互连介电层508中堆叠的布线510、通孔512和一对沟道焊盘412c。为了便于说明，仅一些布线510标记为510并且仅一些通孔512标记为512。在一些实施例中，沟道焊盘412c位于互连介电层508的顶部处。
如图8的截面图800示出的，对互连介电层508实施第一蚀刻以在互连介电层508中形成腔体410。图4B中示出了腔体410的示例性布局。腔体410形成为在腔体410的相对侧上具有一对沟道410c。沟道410c是横向伸长的并且具有小于腔体410的主体深度Db的沟道深度Dc。沟道410c还分别位于沟道焊盘412c之上。
在一些实施例中，用于实施第一蚀刻的工艺包括在互连介电层508上形成图案化的光刻胶层802。图案化的光刻胶层802形成为具有对应于腔体410的开口并且可以例如用光刻图案化。此外，在一些实施例中，该工艺包括利用在适当的位置的图案化的光刻胶层802将蚀刻剂804施加至互连介电层508，并且随后从互连介电层508剥离图案化的光刻胶层802。在一些实施例中，沟道焊盘412c用作第一蚀刻期间的蚀刻停止件。
如图9的截面图900示出的，MEMS衬底404布置在支撑结构402上方并且在接合界面406处接合至支撑结构402。在一些实施例中，通过熔融接合形成接合界面406和/或接合界面406位于MEMS衬底404的底面与互连介电层508的顶面交界的位置。此外，在一些实施例中，该接合气密密封腔体410。腔体410可以例如利用高参考压力气密密封。高参考压力可以是例如大于约500、750或1100毫巴的压力，和/或可以介于约500至1100毫巴之间、介于500至750毫巴之间、介于750至100毫巴之间或介于250至750毫巴之间。此外，在接合之后，高参考压力可以例如与MEMS衬底404的上侧404u处的MEMS封装件的环境压力不同。MEMS衬底可以是或包括例如单晶硅、多晶硅、非晶硅、铝铜、氧化物、氮化硅或上述的组合。
如图10的截面图1000示出的，在一些实施例中，将MEMS衬底404减薄至厚度Ts。厚度Ts可以例如介于约0.1至40.0微米之间、介于约0.1至10微米之间、介于约10至30微米之间、介于约15至25微米之间、介于约5至15微米之间或介于约25至35微米之间。该减薄可以例如通过化学机械抛光(CMP)实施。
同样如图10的截面图1000示出的，MEMS衬底404包括位于腔体410上面的MEMS器件408。MEMS器件408可以是例如压力传感器，和/或可以例如根据腔体410和MEMS衬底404的上侧404u之间的压力差在腔体410内移动。在一些实施例中，在将MEMS衬底404接合至图9中的支撑结构402之前，在MEMS衬底404中形成MEMS器件408。在其他实施例中，在将MEMS衬底404减薄至图10中的厚度Ts之后，在MEMS衬底404中形成MEMS器件408。在又其他实施例中，在接合和减薄操作之间，在MEMS衬底404中形成MEMS器件408。
如图11的截面图1100示出的，对MEMS衬底404实施第二蚀刻以形成一对通气口106，该通气口106从MEMS衬底404的上侧404u延伸穿过MEMS衬底404至腔体410。在一些实施例中，第二蚀刻打破腔体410的气密密封以使腔体410中的压力与MEMS衬底404的上侧404u上的压力平衡。通气口106可以例如位于腔体410的相对两侧上，和/或可以例如分别位于腔体410的沟道410c之上。此外，通气口106可以例如具有矩形、三角形、圆形、椭圆形、六边形、方形布局或一些其他布局。在一些实施例中，通气口106的每个均具有如图2A或2B所示的布局。
通气口106的单个最小尺寸D可以例如每个均介于约0.1至2.0微米之间、介于约0.05至5.0微米之间、介于约0.5至1.5微米之间、介于约1.0至1.5微米之间或介于约0.1至1.0微米之间。此外，通气口106的最小尺寸D可以例如大于或等于MEMS衬底404的厚度Ts的约1/20th或MEMS衬底404的厚度Ts的约1/30th和/或可以例如介于MEMS衬底404的厚度Ts的约1/15th至1/25th之间、介于MEMS衬底404的厚度Ts的约1/18th至1/22th之间或介于MEMS衬底404的厚度Ts的约1/10th至1/30th之间。
在一些实施例中，用于实施第二蚀刻的工艺包括在MEMS衬底404上形成图案化的光刻胶层1102。图案化的光刻胶层1102形成为具有对应于通气口106的开口的图案并且可以例如使用光刻图案化。此外，在一些实施例中，该工艺包括利用在适当的位置的图案化的光刻胶层1102将蚀刻剂1104施加至MEMS衬底404以将开口的图案转移至MEMS衬底404。此外，在一些实施例中，该工艺包括在第二蚀刻之后从MEMS衬底404剥离图案化的光刻胶层1102。
如图12A的截面图1200A示出的，形成覆盖MEMS衬底404和通气口106并且进一步密封通气口106和腔体410的多层密封膜102’。在一些实施例中，用低压密封通气口106和腔体410。该低压可以是例如小于约10、100、250或500毫巴和/或小于实施图7的接合时的压力。此外，该低压可以例如介于约0.001至10.000毫巴之间、介于约10至500毫巴之间、介于约0.001至1.000毫巴之间或介于约10至100毫巴之间。多层密封膜102’包括第一金属层108a’、第一阻挡层110a’、第二金属层108b’、第二阻挡层110b’以及第三金属层108c’。
第一金属层108a’位于MEMS衬底404上方。第一阻挡层110a’位于第一金属层108a’上方。第二金属层108b’位于第一阻挡层110a’上方。第二阻挡层110b’位于第二金属层108b’上方。第三金属层108c’位于第二阻挡层110b’上方。第一金属层108a’、第二金属层108b’以及第三金属层108c’是具有晶粒尺寸大于第一阻挡层110a’和第二阻挡层110b’的晶粒尺寸的金属，并且第一阻挡层110a’和第二阻挡层110b’是具有晶粒尺寸小于第一金属层108a’、第二金属层108b’以及第三金属层108c’的晶粒尺寸的金属或陶瓷。例如，第一金属层108a’、第二金属层108b’以及第三金属层108c’可以是铝铜、铜或一些其他金属，并且第一阻挡层110a’和第二阻挡层110b’可以是氮化钛、钛钨、氮化钨、氮化钽或一些其他阻挡层。
在一些实施例中，第一金属层108a’、第二金属层108b’以及第三金属层108c’的每个均具有介于约0.5至1.5微米之间、介于约0.8至1.2微米之间或介于约0.1至5微米之间的厚度Tm，和/或第一阻挡层110a’和第二阻挡层110b’的每个均具有介于约1100至2000埃之间、介于约1250至1750埃之间或介于约500至5000埃之间的厚度Tb。例如，第一金属层108a’、第二金属层108b’以及第三金属层108c’的厚度Tm可以为约1.0微米并且第一阻挡层110a’和第二阻挡层110b’的厚度Tb可以为约1500埃。在一些实施例中，第一金属层108a’、第二金属层108b’以及第三金属层108c’以及第一阻挡层110a’和第二阻挡层110b’具有组合厚度Tf，该组合厚度Tf大于通气口106的最小尺寸D的约一半，和/或介于约2.5至3.0微米、介于约2.7至3.3微米或介于约1.0至5.0微米。
在一些实施例中，用于形成多层密封膜102’的工艺包括实施一系列生长和/或沉积工艺来依次形成多层密封膜102’的层。生长或沉积工艺可以包括例如化学汽相沉积(CVD)、物理汽相沉积(PVD)、电子束PVD、电镀、化学镀、一些其他生长或沉积工艺或上述的组合。此外，可以例如在密封腔体410的低压下实施生长和/或沉积工艺。
有利地，用多层密封膜102’再密封通气口106和腔体410可以允许通气口106和腔体410具有低压。即，在通过熔融接合实施图9处的接合的情况下，由于在高压下实施熔融接合，因此腔体410可以限制于高的初始压力。这种高压可以例如大于约500、600、750或1100毫巴。此外，由于可以在低压时形成多层密封膜102’，因此，再密封允许通气口106和腔体410具有低压。
如图12B的截面图1200B示出的，在一些实施例中，对多层密封膜102’(参见图12A)实施第三蚀刻以形成分别覆盖通气口106并且进一步密封通气口106和腔体410的一对单独的多层密封膜102。单独的多层密封膜102的每个均包括多个单独的金属层108和与单独的金属层108交替堆叠的多个单独的阻挡层110。为了便于说明，仅一些单独的金属层108标记为108，并且仅一些单独的阻挡层110标记为110。
在一些实施例中，用于实施第三蚀刻的工艺包括在多层密封膜102上形成图案化的光刻胶层1202。图案化的光刻胶层1202形成为具有对应于单独的多层密封膜102之间的间隙的开口的图案并且可以例如使用光刻图案化。此外，在一些实施例中，该工艺包括利用在适当的位置的图案化的光刻胶层1202将蚀刻剂1204施加至多层密封膜102’以将开口的图案转移至多层密封膜102’。此外，在一些实施例中，该工艺包括在第三蚀刻之后剥离图案化的光刻胶层1202。
如上所述，在形成单独的多层密封膜102之后，可以在通气口106处形成裂缝。单独的阻挡层110有利地阻止或限制裂缝完全地延伸穿过单独的多层密封膜102并且阻断裂缝。因此，MEMS封装件的批量制造期间的良率可能较高，并且单独的多层密封膜102的可靠性可能较高。进一步地，由于在仍实现高良率的同时单独的多层密封膜102的厚度可能较小，因此材料成本可能较低。
虽然图12A和图12B示出了具有三个金属层和两个阻挡层的单独的多层密封膜102的形成，但是在其他实施例中，单独的多层密封膜102可以形成为具有更多或更少的金属和阻挡层。例如，图13A和图13B示出了具有两个金属层和一个阻挡层的单独的多层密封膜102的形成。
如图13A的截面图1300A示出的，多层密封膜102’形成为具有第一金属层108a’、第一阻挡层110a’以及第二金属层108b’，而不具有第二阻挡层110b’(见图12A)以及第三金属层108c’(见图12A)。此外，第一金属层108a’和第二金属层108b’的厚度Tm可以为例如约1.25至1.75微米，诸如1.5微米，并且第一阻挡层110a’的厚度Tb可以为约1500埃。
如图13B的截面图1300B示出的，在一些实施例中，形成分别覆盖通气口106并且进一步密封通气口106和腔体410的单独的多层密封膜102。此外，单独的多层密封膜102的每个均包括多个单独的金属层108和与单独的金属层108交替堆叠的单个单独的阻挡层110。为了便于说明，仅一些单独的金属层108标记为108。
参照图14，图14提供了图7至图11、图12A、图12B、图13A和图13B的方法的一些实施例的流程图1400。
在步骤1402中，提供支撑结构。例如，见图7。
在步骤1404中，对支撑结构的顶部实施第一蚀刻以在支撑结构中形成腔体。例如，见图8。
在步骤1406中，将MEMS衬底接合至支撑结构的顶部以气密密封支撑结构和MEMS衬底之间的腔体。例如，见图9。
在步骤1408中，将MEMS衬底减薄至目标厚度。例如，见图10。
在步骤1410中，对MEMS衬底的顶部实施第二蚀刻以形成穿过MEMS衬底延伸至腔体的通气口。例如，见图11。
在步骤1412中，形成覆盖MEMS衬底和通气口并且进一步气密密封通气口和腔体的多层密封膜。多层密封膜包括一对金属层和夹在金属层之间的阻挡层。例如，见图12A或图13A。阻挡层有利地阻止或限制裂缝从通气口延伸穿过多层密封膜并且阻断多层密封膜的裂缝。
在步骤1414中，对多层密封膜实施第三蚀刻以图案化多层密封膜。例如，见图12B或图13B。
虽然图14的流程图1400在此处示出和描述为一系列步骤或事件，但是应该理解，这些步骤或事件的示出的顺序不被解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了此处示出的和/或描述的一些的其他步骤或事件同时发生。此外，可能不是所有示出的步骤对于实施此处描述的一个或多个方面或实施例都是需要的，并且此处描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中实施。
鉴于上述，本发明的一些实施例提供了MEMS封装件，该MEMS封装件包括支撑结构、MEMS衬底和多层密封膜。MEMS衬底位于支撑结构上方并且接合至支撑结构。支撑结构和MEMS衬底限定了位于支撑结构和MEMS衬底之间的腔体。MEMS衬底包括从MEM衬底的上侧穿过MEMS衬底延伸至腔体的通气口。多层密封膜覆盖并且密封通气口以防止MEMS衬底的上侧上的第一压力通过通气口与腔体中的第二压力平衡。多层密封膜包括金属层对和夹在金属层之间的阻挡层。在实施例中，阻挡层是导电的并且包括金属或陶瓷，并且金属或陶瓷的晶粒尺寸小于金属层的晶粒尺寸。在实施例中，金属层包括铝或铜，并且阻挡层包括钛或钽。在实施例中，金属层对包括第一金属层和第二金属层；阻挡层位于第一金属层之上并且接触第一金属层，并且第二金属层位于阻挡层之上并且接触阻挡层。在实施例中，MEMS封装件还包括位于第二金属层上面并且接触第二金属层的第二阻挡层，以及位于第二阻挡层上面并且接触第二阻挡层的第三金属层。在实施例中，第一金属层包括从通气口沿着第一金属层的晶粒边界延伸至阻挡层的裂缝，并且该裂缝终止在阻挡层处。在实施例中，腔体包括沟道；该沟道在第一方向上沿着沟道的长度远离腔体的主体横向延伸；该沟道具有比腔体的主体更小的宽度和更小的深度。通气口位于沟道之上，并且通气口和腔体的主***于沟道的相对侧上。在实施例中，腔体包括第二沟道；第二沟道在第二方向上并且沿着第二沟道的长度远离腔体的主体横向延伸；第二方向与第一方向相反；第二沟道具有比腔体的主体更小的宽度和更小的深度；MEMS衬底包括位于第二沟道之上的第二通气口；并且第二通气口和腔体的主***于第二沟道的相对侧上。在实施例中，MEMS封装件还包括位于沟道下面并且限定沟道的底面的导电焊盘。在实施例中，支撑结构包括半导体衬底和覆盖半导体衬底的互连结构；该互连结构包括互连介电层、通孔以及布线；并且通孔和布线交替堆叠在互连介电层中。
本发明的一些实施例提供了用于制造MEMS封装件的方法。对支撑结构实施第一蚀刻以在支撑结构中形成腔体。将MEMS衬底接合至支撑结构以密封腔体。对MEMS衬底实施第二蚀刻以形成开封腔体的通气口。形成覆盖通气口并且进一步密封通气口和腔体的多层密封膜。多层密封膜包括金属层对和夹在金属层对之间的阻挡层。在实施例中，阻挡层由金属或陶瓷形成，金属或陶瓷具有比金属层的那些更小的晶粒。在实施例中，该接合用第一压力气密密封腔体；并且形成的多层密封膜用与第一压力不同的第二压力密封腔体。在实施例中，与第一压力相比，第二压力较低。在实施例中，通过将MEMS衬底的底面熔融接合至支撑结构的顶面来实施接合。在实施例中，支撑结构包括半导体衬底和互连结构；互连结构覆盖半导体衬底；互连结构包括互连介电层、布线、通孔和焊盘；布线、通孔和焊盘堆叠在互连介电层中；并且直接对互连介电层实施第一蚀刻。在实施例中，焊盘位于互连结构的顶部处并且包括沟道焊盘对；沟道焊盘横向间隔开；对互连介电层实施第一蚀刻以在沟道焊盘之间形成与沟道焊盘重叠的腔体；以及沟道焊盘用作第一蚀刻的蚀刻停止件。在实施例中，金属层对包括第一金属层和第二金属层；并且多层密封膜的形成包括形成覆盖通气口和MEMS衬底的第一金属层，在第一金属层上面形成覆盖第一金属层的阻挡层，以及在阻挡层上面形成覆盖阻挡层的第二金属层。在实施例中，多层密封膜的形成包括在第二金属层上面形成覆盖第二金属层的第二阻挡层；以及在第二阻挡层上面形成覆盖第二阻挡层的第三金属层。
本发明的一些实施例提供了另一MEMS封装件，该MEMS封装件包括支撑结构、MEMS衬底和多层密封膜对。支撑结构包括半导体衬底和互连结构。互连结构覆盖半导体衬底。互连结构包括介电层、通孔、布线和沟道焊盘对。通孔、布线和沟道焊盘堆叠在介电层中。MEMS衬底位于互连结构上方并且接合至互连结构。互连结构和MEMS衬底将腔体横向限定在沟道焊盘之间并且垂直限定在互连结构和MEMS衬底之间。MEMS衬底包括MEMS器件和通气口对。通气口从MEMS衬底的顶部穿过MEMS衬底延伸至腔体，并且分别位于沟道焊盘之上。沟道焊盘位于腔体中。多层密封膜分别覆盖并且密封通气口以防止MEMS衬底的顶部处的第一压力通过通气口与腔体中的第二压力平衡。多层密封膜的每个均包括金属层对和夹在金属层之间的阻挡层。金属层具有比阻挡层更大的金属晶粒。
本发明的一些实施例提供了半导体结构，该半导体结构包括衬底和多层密封膜。该衬底包括从衬底的上侧穿过衬底延伸至衬底的下侧的通气口。衬底的上侧具有第一压力，并且衬底的下侧具有与第一压力不同的第二压力。多层密封膜覆盖并且密封通气口以防止第一压力通过通气口与第二压力平衡。多层密封膜包括金属层对和夹在金属层之间的阻挡层。在实施例中，多层密封膜还包括额外的阻挡层和额外的金属层；额外的阻挡层位于金属层和阻挡层之上；并且额外的金属层位于额外的阻挡层之上。在实施例中，阻挡层是金属或陶瓷并且具有小于金属层的晶粒尺寸的晶粒尺寸。
本发明的一些实施例提供了用于制造半导体结构的方法。提供衬底。该衬底在衬底的下侧具有第一压力并且在衬底的上侧具有第二压力。衬底的下侧与衬底的上侧相对，并且第一压力与第二压力不同。对衬底实施蚀刻以形成从衬底的上侧穿过衬底延伸至衬底的下侧的通气口，并且以进一步使第一压力通过通气口与第二压力平衡。形成覆盖并且密封通气口的多层密封膜。在与第一压力不同的第三压力下形成多层密封膜。多层密封膜包括金属层对和夹在金属层之间的阻挡层。在实施例中，阻挡层由金属或陶瓷形成，该金属或陶瓷具有比金属层的那些更小的晶粒。在实施例中，金属层由铝或铜形成，并且阻挡层由钛或钽形成。在实施例中，多层密封膜的形成还包括在金属层上面形成覆盖金属层的额外的阻挡层；并且在额外的阻挡层上面形成覆盖额外的阻挡层的额外的金属层。
本发明的一些实施例提供了用于制造MEMS封装件的另一方法。提供支撑结构。支撑结构包括半导体衬底、凹进至半导体衬底的顶面内的半导体器件以及覆盖半导体衬底和半导体器件的互连结构。互连结构包括介电层和堆叠在介电层中的导电部件。对介电层的顶部实施第一蚀刻以在介电层中形成腔体。该腔体具有T形轮廓。将MEMS衬底熔融接合至介电层的顶部以气密密封腔体。用第一压力气密密封腔体。对MEMS衬底的顶部实施第二蚀刻以形成开封腔体的通气口对。该通气口位于腔体的相对侧上。形成覆盖并且密封通气口和腔体的多层密封膜。多层密封膜用与第一压力不同的第二压力密封通气口和腔体。多层密封膜包括金属层对和夹在金属层之间的阻挡层。在实施例中，导电部件包括在互连结构的顶部处的沟道焊盘对；对介电层实施第一蚀刻以在沟道焊盘之间形成与沟道焊盘重叠的腔体；以及沟道焊盘用作第一蚀刻的蚀刻停止件。在实施例中，在第二压力下形成多层密封膜。
根据本发明的一些实施例，提供了一种微电子机械***(MEMS)封装件，包括：支撑结构；微电子机械***衬底，位于所述支撑结构上方并且接合至所述支撑结构，其中，所述支撑结构和所述微电子机械***衬底限定了位于所述支撑结构和所述微电子机械***衬底之间的腔体，并且其中，所述微电子机械***衬底包括从所述微电子机械***衬底的上侧延伸穿过所述微电子机械***衬底至所述腔体的通气口；以及多层密封膜，覆盖并且密封所述通气口以防止所述微电子机械***衬底的上侧的第一压力通过所述通气口与所述腔体中的第二压力平衡，其中，所述多层密封膜包括金属层对和夹在所述金属层之间的阻挡层。
在上述微电子机械***封装件中，所述阻挡层是导电的并且包括金属或陶瓷，并且其中所述金属或所述陶瓷的晶粒尺寸小于所述金属层的晶粒尺寸。
在上述微电子机械***封装件中，所述金属层包括铝或铜，并且其中，所述阻挡层包括钛或钽。
在上述微电子机械***封装件中，所述金属层对包括第一金属层和第二金属层，其中，所述阻挡层位于所述第一金属层上方并且接触所述第一金属层，并且其中所述第二金属层位于所述阻挡层上方并且接触所述阻挡层。
在上述微电子机械***封装件中，还包括：第二阻挡层，位于所述第二金属层上方并且接触所述第二金属层；以及第三金属层，位于所述第二阻挡层上方并且接触所述第二阻挡层。
在上述微电子机械***封装件中，所述第一金属层包括从所述通气口沿着所述第一金属层的晶粒边界延伸至所述阻挡层的裂缝，并且其中，所述裂缝终止在所述阻挡层处。
在上述微电子机械***封装件中，所述腔体包括沟道，其中，所述沟道在第一方向上沿着所述沟道的长度远离所述腔体的主体横向延伸，其中，所述沟道具有比所述腔体的主体更小的宽度和更小的深度，其中，所述通气口位于所述沟道上方，并且其中，所述通气口和所述腔体的主***于所述沟道的相对两侧上。
在上述微电子机械***封装件中，所述腔体包括第二沟道，其中，所述第二沟道在第二方向上沿着所述第二沟道的长度远离所述腔体的主体横向延伸，其中，所述第二方向与所述第一方向相反，其中，所述第二沟道具有比所述腔体的主体更小的宽度和更小的深度，其中，所述微电子机械***衬底包括位于所述第二沟道上面的第二通气口，并且其中，所述第二通气口和所述腔体的主***于所述第二沟道的相对两侧上。
在上述微电子机械***封装件中，还包括位于所述沟道下面并且限定所述沟道的底面的导电焊盘。
在上述微电子机械***封装件中，所述支撑结构包括：半导体衬底；以及互连结构，覆盖所述半导体衬底，所述互连结构包括互连介电层、通孔以及布线，并且其中，所述通孔和所述布线交替堆叠在所述互连介电层中。
根据本发明的另一些实施例，还提供了一种用于制造微电子机械***(MEMS)封装件的方法，所述方法包括：对支撑结构实施第一蚀刻以在所述支撑结构中形成腔体；将微电子机械***衬底接合至所述支撑结构以密封所述腔体；对所述微电子机械***衬底实施第二蚀刻以形成开封所述腔体的通气口；以及形成覆盖所述通气口并且进一步密封所述通气口和所述腔体的多层密封膜，其中，所述多层密封膜包括金属层对和夹在金属层之间的阻挡层。
在上述方法中，所述阻挡层由金属或陶瓷形成，所述金属或所述陶瓷具有比所述金属层的晶粒更小的晶粒。
在上述方法中，所述接合利用第一压力气密密封所述腔体，并且其中，形成的所述多层密封膜利用与所述第一压力不同的第二压力密封所述腔体。
在上述方法中，与所述第一压力相比，所述第二压力较低。
在上述方法中，通过将所述微电子机械***衬底的底面熔融接合至所述支撑结构的顶面来实施所述接合。
在上述方法中，所述支撑结构包括半导体衬底和互连结构，其中，所述互连结构覆盖所述半导体衬底，其中，所述互连结构包括互连介电层、布线、通孔和焊盘，其中，所述布线、所述通孔和所述焊盘堆叠在所述互连介电层中，并且其中，直接对所述互连介电层实施所述第一蚀刻。
在上述方法中，所述焊盘位于所述互连结构的顶部处并且包括沟道焊盘对，其中，所述沟道焊盘横向间隔开，其中，对所述互连介电层实施所述第一蚀刻以在所述沟道焊盘之间形成覆盖所述沟道焊盘的所述腔体，并且其中，所述沟道焊盘用作所述第一蚀刻的蚀刻停止件。
在上述方法中，所述金属层对包括第一金属层和第二金属层，并且其中，所述多层密封膜的形成包括：形成覆盖所述通气口和所述微电子机械***衬底的所述第一金属层；在所述第一金属层上面形成覆盖所述第一金属层的所述阻挡层；以及在所述阻挡层上面形成覆盖所述阻挡层的所述第二金属层。
在上述方法中，所述多层密封膜的形成包括：在所述第二金属层上面形成覆盖所述第二金属层的第二阻挡层；以及在所述第二阻挡层上面形成覆盖所述第二阻挡层的第三金属层。
根据本发明的又一些实施例，还提供了一种微电子机械***(MEMS)封装件，包括：支撑结构，包括半导体衬底和互连结构，其中，所述互连结构覆盖所述半导体衬底，其中，所述互连结构包括介电层、通孔、布线和沟道焊盘对，并且其中，所述通孔、所述布线和所述沟道焊盘堆叠在所述介电层中；微电子机械***衬底，位于所述互连结构上方并且接合至所述互连结构，其中，所述互连结构和所述微电子机械***衬底将腔体横向限定在所述沟道焊盘之间并且垂直限定在所述互连结构和所述微电子机械***衬底之间，其中，所述微电子机械***衬底包括微电子机械***器件和通气口对，其中，所述通气口从所述微电子机械***衬底的顶部延伸穿过所述微电子机械***衬底至所述腔体，并且分别位于所述沟道焊盘上方，并且其中，所述沟道焊盘位于所述腔体中；以及多层密封膜对，分别覆盖并且密封所述通气口以防止所述微电子机械***衬底的顶部处的第一压力通过所述通气口与所述腔体中的第二压力平衡，其中，所述多层密封膜的每个均包括金属层对和夹在所述金属层之间的阻挡层，并且其中，所述金属层具有比所述阻挡层更大的金属晶粒。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种微电子机械***(MEMS)封装件，包括：
支撑结构；
微电子机械***衬底，位于所述支撑结构上方并且接合至所述支撑结构，其中，所述支撑结构和所述微电子机械***衬底限定了位于所述支撑结构和所述微电子机械***衬底之间的腔体，并且其中，所述微电子机械***衬底包括从所述微电子机械***衬底的上侧延伸穿过所述微电子机械***衬底至所述腔体的通气口；以及
多层密封膜，覆盖并且密封所述通气口以防止所述微电子机械***衬底的上侧的第一压力通过所述通气口与所述腔体中的第二压力平衡，其中，所述多层密封膜包括金属层对和夹在所述金属层之间的阻挡层。
2.根据权利要求1所述的微电子机械***封装件，其中，所述阻挡层是导电的并且包括金属或陶瓷，并且其中所述金属或所述陶瓷的晶粒尺寸小于所述金属层的晶粒尺寸。
3.根据权利要求1所述的微电子机械***封装件，其中，所述金属层包括铝或铜，并且其中，所述阻挡层包括钛或钽。
4.根据权利要求1所述的微电子机械***封装件，其中，所述金属层对包括第一金属层和第二金属层，其中，所述阻挡层位于所述第一金属层上方并且接触所述第一金属层，并且其中所述第二金属层位于所述阻挡层上方并且接触所述阻挡层。
5.根据权利要求4所述的微电子机械***封装件，还包括：
第二阻挡层，位于所述第二金属层上方并且接触所述第二金属层；以及
第三金属层，位于所述第二阻挡层上方并且接触所述第二阻挡层。
6.根据权利要求4所述的微电子机械***封装件，其中，所述第一金属层包括从所述通气口沿着所述第一金属层的晶粒边界延伸至所述阻挡层的裂缝，并且其中，所述裂缝终止在所述阻挡层处。
7.根据权利要求1所述的微电子机械***封装件，其中，所述腔体包括沟道，其中，所述沟道在第一方向上沿着所述沟道的长度远离所述腔体的主体横向延伸，其中，所述沟道具有比所述腔体的主体更小的宽度和更小的深度，其中，所述通气口位于所述沟道上方，并且其中，所述通气口和所述腔体的主***于所述沟道的相对两侧上。
8.根据权利要求7所述的微电子机械***封装件，其中，所述腔体包括第二沟道，其中，所述第二沟道在第二方向上沿着所述第二沟道的长度远离所述腔体的主体横向延伸，其中，所述第二方向与所述第一方向相反，其中，所述第二沟道具有比所述腔体的主体更小的宽度和更小的深度，其中，所述微电子机械***衬底包括位于所述第二沟道上面的第二通气口，并且其中，所述第二通气口和所述腔体的主***于所述第二沟道的相对两侧上。
9.一种用于制造微电子机械***(MEMS)封装件的方法，所述方法包括：
对支撑结构实施第一蚀刻以在所述支撑结构中形成腔体；
将微电子机械***衬底接合至所述支撑结构以密封所述腔体；
对所述微电子机械***衬底实施第二蚀刻以形成开封所述腔体的通气口；以及
形成覆盖所述通气口并且进一步密封所述通气口和所述腔体的多层密封膜，其中，所述多层密封膜包括金属层对和夹在金属层之间的阻挡层。
10.一种微电子机械***(MEMS)封装件，包括：
支撑结构，包括半导体衬底和互连结构，其中，所述互连结构覆盖所述半导体衬底，其中，所述互连结构包括介电层、通孔、布线和沟道焊盘对，并且其中，所述通孔、所述布线和所述沟道焊盘堆叠在所述介电层中；
微电子机械***衬底，位于所述互连结构上方并且接合至所述互连结构，其中，所述互连结构和所述微电子机械***衬底将腔体横向限定在所述沟道焊盘之间并且垂直限定在所述互连结构和所述微电子机械***衬底之间，其中，所述微电子机械***衬底包括微电子机械***器件和通气口对，其中，所述通气口从所述微电子机械***衬底的顶部延伸穿过所述微电子机械***衬底至所述腔体，并且分别位于所述沟道焊盘上方，并且其中，所述沟道焊盘位于所述腔体中；以及
多层密封膜对，分别覆盖并且密封所述通气口以防止所述微电子机械***衬底的顶部处的第一压力通过所述通气口与所述腔体中的第二压力平衡，其中，所述多层密封膜的每个均包括金属层对和夹在所述金属层之间的阻挡层，并且其中，所述金属层具有比所述阻挡层更大的金属晶粒。
CN201711148122.5A 2016-11-29 2017-11-17 高密封良率的多层密封膜 Active CN108117038B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427185P 2016-11-29 2016-11-29
US62/427,185 2016-11-29
US15/694,176 US10322928B2 (en) 2016-11-29 2017-09-01 Multi-layer sealing film for high seal yield
US15/694,176 2017-09-01

Publications (2)

Publication Number Publication Date
CN108117038A true CN108117038A (zh) 2018-06-05
CN108117038B CN108117038B (zh) 2020-11-20

Family

ID=62117914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711148122.5A Active CN108117038B (zh) 2016-11-29 2017-11-17 高密封良率的多层密封膜

Country Status (5)

Country Link
US (3) US10322928B2 (zh)
KR (1) KR101992535B1 (zh)
CN (1) CN108117038B (zh)
DE (1) DE102017120566B4 (zh)
TW (1) TWI732961B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111348614A (zh) * 2018-12-21 2020-06-30 罗伯特·博世有限公司 微机械装置和用于制造微机械装置的方法
CN113195402A (zh) * 2018-12-21 2021-07-30 罗伯特·博世有限公司 用于封闭mems元件中的进口部的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109835870B (zh) * 2019-02-19 2020-12-11 厦门大学 一种mems器件与asic处理电路ic的集成封装方法和结构
US11016055B2 (en) * 2019-07-09 2021-05-25 Globalfoundries Singapore Pte. Ltd. Sensors with a front-end-of-line solution-receiving cavity
CN115989151A (zh) * 2020-09-01 2023-04-18 3C项目管理有限公司 具有集成cmos电路的mems装置
JP2022134503A (ja) * 2021-03-03 2022-09-15 Tdk株式会社 積層電極、電極付き歪抵抗膜および圧力センサ
US20230067539A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure and formation thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001504995A (ja) * 1996-11-28 2001-04-10 シーメンス アクチエンゲゼルシヤフト マイクロメカニカルセンサの製造方法
US20120070962A1 (en) * 2008-04-25 2012-03-22 Shinsuke Fujiwara Freestanding III-Nitride Single-Crystal Substrate and Method of Manufacturing Semiconductor Device Utilizing the Substrate
CN102745642A (zh) * 2012-07-27 2012-10-24 江苏物联网研究发展中心 一种集成吸气剂的mems薄膜封装结构及其制造方法
US20130221454A1 (en) * 2010-06-25 2013-08-29 International Business Machines Corporation Planar cavity mems and related structures, methods of manufacture and design structures
CN103964373A (zh) * 2013-01-29 2014-08-06 飞思卡尔半导体公司 具有抗裂膜结构的微机电***器件及其制造方法
US20150307345A1 (en) * 2014-04-28 2015-10-29 Kabushiki Kaisha Toshiba Electronic device and manufacturing method of the same
US20160060103A1 (en) * 2014-08-29 2016-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. High Vacuum Sealing for Sensor Platform Process
US20160244325A1 (en) * 2015-02-24 2016-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure mems package
CN105936498A (zh) * 2015-03-06 2016-09-14 株式会社东芝 Mems装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658828A (en) 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
US20090190254A1 (en) 2008-01-29 2009-07-30 Seagate Technology Llc Micromachined mover
JP2011083990A (ja) 2009-10-16 2011-04-28 Ulvac Japan Ltd ガスバリア層構造体
FR2981059A1 (fr) 2011-10-11 2013-04-12 Commissariat Energie Atomique Procede d'encapsulation de micro-dispositif par report de capot et depot de getter a travers le capot
DE102011085723A1 (de) 2011-11-03 2013-05-08 Continental Teves Ag & Co. Ohg Bauelement und Verfahren zur Herstellung eines Bauelements
US20160075554A1 (en) * 2014-09-11 2016-03-17 Invensense, Inc. Internal barrier for enclosed mems devices
JP2016072465A (ja) 2014-09-30 2016-05-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US9656857B2 (en) * 2014-11-07 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems (MEMS) devices at different pressures
US9527721B2 (en) * 2015-05-15 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Movement microelectromechanical systems (MEMS) package

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001504995A (ja) * 1996-11-28 2001-04-10 シーメンス アクチエンゲゼルシヤフト マイクロメカニカルセンサの製造方法
US20120070962A1 (en) * 2008-04-25 2012-03-22 Shinsuke Fujiwara Freestanding III-Nitride Single-Crystal Substrate and Method of Manufacturing Semiconductor Device Utilizing the Substrate
US20130221454A1 (en) * 2010-06-25 2013-08-29 International Business Machines Corporation Planar cavity mems and related structures, methods of manufacture and design structures
CN102745642A (zh) * 2012-07-27 2012-10-24 江苏物联网研究发展中心 一种集成吸气剂的mems薄膜封装结构及其制造方法
CN103964373A (zh) * 2013-01-29 2014-08-06 飞思卡尔半导体公司 具有抗裂膜结构的微机电***器件及其制造方法
US20150307345A1 (en) * 2014-04-28 2015-10-29 Kabushiki Kaisha Toshiba Electronic device and manufacturing method of the same
US20160060103A1 (en) * 2014-08-29 2016-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. High Vacuum Sealing for Sensor Platform Process
US20160244325A1 (en) * 2015-02-24 2016-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure mems package
CN105936498A (zh) * 2015-03-06 2016-09-14 株式会社东芝 Mems装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111348614A (zh) * 2018-12-21 2020-06-30 罗伯特·博世有限公司 微机械装置和用于制造微机械装置的方法
CN113195402A (zh) * 2018-12-21 2021-07-30 罗伯特·博世有限公司 用于封闭mems元件中的进口部的方法

Also Published As

Publication number Publication date
US11034578B2 (en) 2021-06-15
TWI732961B (zh) 2021-07-11
DE102017120566B4 (de) 2018-10-31
TW201833020A (zh) 2018-09-16
US20200270121A1 (en) 2020-08-27
US20190092622A1 (en) 2019-03-28
KR101992535B1 (ko) 2019-06-24
DE102017120566A1 (de) 2018-05-30
US10322928B2 (en) 2019-06-18
US20180148320A1 (en) 2018-05-31
KR20180060945A (ko) 2018-06-07
CN108117038B (zh) 2020-11-20
US10676343B2 (en) 2020-06-09

Similar Documents

Publication Publication Date Title
CN108117038A (zh) 高密封良率的多层密封膜
US10392244B2 (en) Method for sealing a cavity of a microelectromechanical systems (MEMS) device using a seal layer covering or lining a hole in fluid communication with the cavity
US9981841B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
US10093533B2 (en) CMOS-MEMS-CMOS platform
TWI646042B (zh) 半導體結構
US9386380B2 (en) Method for the integration of a microelectromechanical systems (MEMS) microphone device with a complementary metal-oxide-semiconductor (CMOS) device
JP6339669B2 (ja) Ｍｅｍｓデバイスおよび製造する方法
US9862593B2 (en) MEMS-CMOS device that minimizes outgassing and methods of manufacture
US9567210B2 (en) Multi-pressure MEMS package
TW202316930A (zh) 形成微電子組件的方法
US20160107881A1 (en) Internal electrical contact for enclosed mems devices
TWI570942B (zh) 壓力感測器以及其製造方法
TWI421955B (zh) 具壓力感測器之微機電結構及其製法
US9975757B2 (en) Wafer Level Hermetic Seal Process for microelectromechanical systems (MEMS) devices
TWI735444B (zh) 具有對逸氣成分可滲透的電極之微電-機系統ｍｅｍｓ裝置
TW202035276A (zh) 感測器及用於形成感測器的方法
TWI542019B (zh) 壓力感測器以及其製造方法
TW202308935A (zh) 用於製造微機電系統裝置的方法及系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant