CN108109999A - 过温保护电路、半导体器件及其制备方法 - Google Patents

过温保护电路、半导体器件及其制备方法 Download PDF

Info

Publication number
CN108109999A
CN108109999A CN201810040372.5A CN201810040372A CN108109999A CN 108109999 A CN108109999 A CN 108109999A CN 201810040372 A CN201810040372 A CN 201810040372A CN 108109999 A CN108109999 A CN 108109999A
Authority
CN
China
Prior art keywords
temperature
thermal
semiconductor devices
shutdown circuit
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810040372.5A
Other languages
English (en)
Inventor
何云
王冬峰
周尧
刘桂芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI NATLINEAR ELECTRONICS CO Ltd
Original Assignee
SHANGHAI NATLINEAR ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI NATLINEAR ELECTRONICS CO Ltd filed Critical SHANGHAI NATLINEAR ELECTRONICS CO Ltd
Priority to CN201810040372.5A priority Critical patent/CN108109999A/zh
Publication of CN108109999A publication Critical patent/CN108109999A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种过温保护电路、半导体器件及其制备方法，包括：提供恒流源的电流源；检测温度的温度采样管；基于检测到的温度产生温度检测信号的比较器；基于温度检测信号产生温度控制信号的控制信号产生单元；基于温度控制信号通过关断或导通实现过温保护的MOS场效应管。本发明的温度采样器件可以及时且准确地采集到实时温度，使过温保护电路有效工作，无需考虑热量传导过程中的误差，简化了过温保护电路设计；同时，采用合封的方式将半导体器件及控制模块集成在一个封装管壳中，形成一个过温保护电路，将基于不同工艺的芯片有机地结合在一起，避免出现单片实现同样功能带来的工艺复杂性与高成本。

Description

过温保护电路、半导体器件及其制备方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种过温保护电路、半导体器件及其制备方法。
背景技术
如图1所示为现有大功率电源管理芯片1的结构示意图，其中，集成电路11作为控制电路设置于一芯片中，包括控制模块112；功率器件12设置于另一芯片中，包括功率开关管121；两者集成在一个封装管壳中。大功率电源管理芯片由于发热较大，为了更好地保护芯片不受工作时过高的热量烧毁，通常内置温度采样器件111以配合所述控制模块112实现过温保护，而现有的温度采样器件111一般设置于所述集成电路11中。
集成电路11和功率器件12采用合封技术形成一个电源管理集成芯片，产生热量的热源在功率开关管121的PN结上，但温度采样器件设置于集成电路11上，因此，功率开关管121上产生的热量需要通过封装材料传导到集成电路11中并被温度采样器件111感知，由于封装材料的热传导率(单位截面、长度的材料在单位温差下和单位时间内直接传导的热量)不佳，热量不能及时且准确地被温度采样器件111采集到。这容易导致控制模块112产生误差，在功率开关管121已经需要过温保护或撤除过温保护的情况下，温度采样器件111的温度仍然没有达到翻转阈值；极端情况下，功率开关管121的PN结过热烧毁的情况下，由于封装材料热传导不佳，温度采样器件111的温度仍然没有上升到或下降到翻转阈值，导致电源管理芯片物理损坏或不能重新进入工作状态，使得过温保护根本不能发挥应有的作用。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种过温保护电路、半导体器件及其制备方法，用于解决现有技术中过温保护电路感温灵敏度差的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体器件，所述半导体器件至少包括：
形成于同一半导体衬底上的MOS场效应管及温度采样管。
优选地，所述温度采样管为二极管或基极集电极短接的三极管。
为实现上述目的及其他相关目的，本发明还提供一种过温保护电路，所述过温保护电路至少包括：
上述半导体器件、电流源、比较器及控制信号产生单元；
所述电流源的一端连接电源电压、另一端经过所述温度采样管后接地，以提供恒流源；
所述比较器的输入端分别连接所述电流源的输出端及一参考电压，以产生温度检测信号；
所述控制信号产生单元接收所述比较器输出的温度检测信号，并基于所述温度检测信号产生温度控制信号；
所述MOS场效应管的漏端作为输出端、栅端连接所述温度控制信号、源端接地，受所述温度控制信号控制关断或导通，以实现过温保护。
优选地，所述电流源、所述比较器及所述控制信号产生单元作为控制模块设置于同一半导体衬底上。
更优选地，所述半导体器件与所述控制模块以合封方式集成在一个封装管壳中。
更优选地，所述半导体器件通过装片胶或共晶焊方式固定于第一封装框架基岛上，所述控制模块通过装片胶或共晶焊方式固定于第二封装框架基岛上，所述半导体器件与所述控制模块之间通过封装焊线实现电连接。
优选地，所述温度采样管为二极管，所述二极管的阳极连接所述比较器、阴极接地。
优选地，所述温度采样管为三极管，所述三极管的发射极连接所述比较器、集电极和基极接地。
更优选地，所述比较器的反相输入端连接所述电流源与所述温度采样管的连接节点、正相输入端连接所述参考电压。
为实现上述目的及其他相关目的，本发明还提供一种上述半导体器件的制备方法，所述半导体器件的制备方法至少包括：
步骤S1：提供一衬底，于所述衬底上进行终端注入以形成终端区域；
步骤S2：于所述终端区域包围的衬底表面形成场氧层，以确定温度采样管的位置；于所述终端区域包围的衬底表面形成栅氧层，以确定MOS场效应管的位置；
步骤S3：于所述场氧层及所述栅氧层的表面形成多晶层；
步骤S4：于所述栅氧层两侧下方的衬底中进行体区注入，形成体区；
步骤S5：于所述场氧层上的多晶层中形成二极管，于所述栅氧层两侧下方的体区中形成源区，于所述体区中形成体接触区；
步骤S6：于步骤S5所得结构的上层形成源接触、栅接触，于所述衬底的背面形成漏接触，以形成所述半导体器件。
如上所述，本发明的过温保护电路、半导体器件及其制备方法，具有以下有益效果：
1、将温度采样器件与功率开关管制作于同一衬底上，温度采样器件采集到的温度就是发热的功率开关管产生的温度，可以及时且准确地采集到实时温度，使过温保护电路有效工作，无需考虑热量传导过程中的误差，简化了过温保护电路设计。
2、采用合封的方式将半导体器件及控制模块集成在一个封装管壳中，形成一个过温保护电路，将基于不同工艺的芯片有机地结合在一起，避免出现单片实现同样功能带来的工艺复杂性与高成本。
附图说明
图1显示为现有技术中的大功率电源管理芯片的结构示意图。
图2显示为本发明的过温保护电路的结构示意图。
图3显示为本发明的半导体器件的布局示意图。
图4显示为本发明的半导体器件的封装示意图。
图5显示为本发明的过温保护电路的工作原理图。
图6显示为本发明的半导体器件的剖视示意图。
元件标号说明
1 电源管理芯片
11 集成电路
111 温度采样器件
112 控制模块
12 功率器件
121 功率开关管
2 过温保护电路
21 半导体器件
211 MOS场效应管
212 温度采样管
213 终端区域
214 衬底
214a 外延层
214b 金属层
215 场氧层
216 栅氧层
217 N型多晶层
218 P型多晶层
22 控制模块
221 电流源
222 比较器
223 控制信号产生单元
31 第一封装框架基岛
32 第二封装框架基岛
4 装片胶
5 封装焊线
6 引脚
S1～S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图2所示，本发明提供一种过温保护电路2，所述过温保护电路2包括：
半导体器件21及控制模块22；所述半导体器件21包括MOS场效应管211及温度采样管212；所述控制模块22包括电流源221、比较器222及控制信号产生单元223。
如图2所示，所述电流源221的一端连接电源电压VDD、另一端经过所述温度采样管212后接地，以提供恒流源。
具体地，在本实施例中，所述温度采样管212为二极管，所述二极管的阳极连接所述比较器222的输入端(在本实施例中为反相输入端)、阴极接地VSS。在实际应用中，所述温度采样管212可设置为三极管(图中未显示)，所述三极管的发射极连接所述比较器222的输入端、集电极和基极短接地VSS，任意可实现温度检测的器件均适用于本发明，不以本实施例为限。
如图2所示，所述比较器222的输入端分别连接所述电流源221的输出端及一参考电压Vref，以产生温度检测信号。
具体地，在本实施例中，所述比较器222的反相输入端连接所述电流源221与所述温度采样管212的连接节点、正相输入端连接所述参考电压Vref。在实际应用中，所述比较器222的输入端的极性可互换，通过增加反相器可实现相同的逻辑功能，不以本实施例为限。
如图2所示，所述控制信号产生单元223接收所述比较器222输出的温度检测信号，并基于所述温度检测信号产生温度控制信号。
如图2所示，所述MOS场效应管211的漏端作为输出端SW、栅端连接所述温度控制信号、源端接地，受所述温度控制信号控制关断或导通，以实现过温保护。
需要说明的是，在本实施例中，所述MOS场效应管211及所述温度采样管212形成于同一半导体衬底上，所述电流源221、所述比较器222及所述控制信号产生单元223形成于另一半导体衬底上，以实现温度检测的准确性及灵敏度。
如图3所示为所述半导体器件21的芯片布局图，S为所述MOS场效应管211的源端焊盘，G为所述MOS场效应管211的栅端焊盘，T为所述二极管的正极焊盘。
具体地，所述MOS场效应管211与所述二极管制备于同一衬底上，当所述MOS场效应管211发热，所述二极管可及时且准确地采集到实时温度，所述过温保护电路2的灵敏度大大提高。
需要说明的是，在本实施例中，所述半导体器件21与所述控制模块22以合封方式集成在一个封装管壳中。
具体地，如图4所示，所述半导体器件21通过装片胶4(或共晶焊)固定于第一封装框架基岛31上，所述控制模块22通过装片胶4(或共晶焊)固定于第二封装框架基岛32上，所述半导体器件21与所述控制模块22之间通过封装焊线5实现电连接，所述半导体器件21及所述控制模块22的外接端口通过引脚6引出所述封装管壳。图4中虚线部分展示了热量从所述半导体器件21上向温度采样管212的传导路径，可见，热传导路径显著减少。
如图5所示，所述过温保护电路2的工作原理如下：
在正常情况下，所述温度采样管212上的电位(三极管发射极的电位或二极管的正极电位)高于所述参考电压Vref，所述比较器222输出低电平，芯片正常工作。
当温度升高时，由于温度采样管212的节电压(三极管发射极到基极的电压或二极管的结电压)具有负温度系数，所述温度采样管212上的电位会降低，当温度超过翻转阈值TH的时候，所述比较器222的反相输入端电位低于所述参考电压Vref，所述比较器222输出高电平，从而藉由所述控制信号产生单元223关断所述MOS场效应管211，以避免芯片被烧毁。
当温度下降时，温度低于翻转阈值TL，所述比较器222的反相输入端电位高于所述参考电压Vref，所述比较器222输出低电平，从而重新打开所述MOS场效应管211，芯片再次工作。
所述过温保护电路2设定有迟滞温度，使得温度翻转阈值TH>TL,设定迟滞的作用是在防止所述MOS场效应管211在翻转点附近频繁开启和关断，导致芯片不能正常工作或者损坏。
实施例二
如图6所示，本发明提供一种所述半导体器件21的制备方法，具体步骤如下：
步骤S1：提供一衬底214，于所述衬底214上进行终端注入以形成终端区域213。
具体地，如图6所示，在本实施例中，所述衬底214的导电类型为N型掺杂，所述衬底214上形成有外延层214a，所述外延层214a的导电类型为N型掺杂，且掺杂浓度小于所述衬底214的掺杂浓度。于所述外延层214a的表面进行氧化处理，然后进行终端光刻，通过离子注入形成所述终端区域213，如图3及图6所示，所述终端区域213为一环状结构。
步骤S2：于所述终端区域213包围的外延层214a表面形成场氧层215，以确定温度采样管212的位置。于所述终端区域213包围的外延层214a表面形成栅氧层216，以确定MOS场效应管211的位置。
具体地，如图6所示，在本实施例中，首先生长所述场氧层215，然后进行有源区光刻并生长所述栅氧层216。所述场氧层215的厚度大于所述栅氧层216的厚度。
步骤S3：于所述场氧层215及所述栅氧层216的表面形成多晶层。
具体地，如图6所示，于步骤S2形成的结构表面沉积多晶层，通过多晶光刻及多晶刻蚀于所述场氧层215及所述栅氧层216的表面分别形成多晶层(217及218)。
步骤S4：于所述栅氧层216两侧下方的外延层214a中进行体区注入，形成体区P-body。
具体地，如图6所示，进行体区光刻，通过离子注入形成所述体区P-body，在本实施例中，所述体区P-body采用P型掺杂。
步骤S5：于所述场氧层215上的多晶层中形成二极管，于所述栅氧层216两侧下方的体区P-body中形成源区N+，于所述体区P-body中形成体接触区P+。
具体地，如图6所示，通过N+光刻将所述场氧层215上部分多晶层、所述栅氧层216上的多晶层及所述栅氧层216两侧下方的部分体区P-body露出，对露出的部分进行离子注入，在本实施例中，采用N型掺杂。于所述场氧层215上形成N型多晶层217；于所述栅氧层216上形成N型多晶层217，所述栅氧层216与其上方的所述N型多晶层217形成所述MOS场效应管211的栅端结构；于所述栅氧层216两侧下方的体区P-body中形成源区N+。通过接触孔光刻及接触孔刻蚀形成接触孔，采用离子注入于所述场氧层215上的多晶层中形成P型多晶层218，所述P型多晶层218于所述N型多晶层217形成PN结(二极管)；采用离子注入于所述体区P-body中形成体接触区P+，在本实施例中，所述体接触区P+的掺杂浓度大于所述体区P-body的掺杂浓度。本实施例中，利用所述源区N+的N型注入及所述体接触区P+的P型注入，在不增加工艺层次的同时，在所述半导体器件21中制造一个多晶二极管。
步骤S6：于步骤S5所得结构的上层形成源接触、栅接触，于所述衬底214的背面形成漏接触，以形成所述半导体器件。
具体地，采用金属淀积、金属光刻、金属刻蚀形成源接触及栅接触，并于各接触端之间淀积钝化层，通过钝化层光刻及钝化层刻蚀实现绝缘阻隔；并于所述214的背面形成金属层214b，进而实现漏接触。
综上所述，本发明提供一种过温保护电路、半导体器件及其制备方法，包括：提供恒流源的电流源；检测温度的温度采样管；基于检测到的温度产生温度检测信号的比较器；基于温度检测信号产生温度控制信号的控制信号产生单元；基于温度控制信号通过关断或导通实现过温保护的MOS场效应管。本发明的过温保护电路、半导体器件及其制备方法将温度采样器件与功率开关管制作于同一衬底上，温度采样器件采集到的温度就是发热的功率开关管产生的温度，可以及时且准确地采集到实时温度，使过温保护电路有效工作，无需考虑热量传导过程中的误差，简化了过温保护电路设计；同时，采用合封的方式将半导体器件及控制模块集成在一个封装管壳中，形成一个过温保护电路，将基于不同工艺的芯片有机地结合在一起，避免出现单片实现同样功能带来的工艺复杂性与高成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体器件，其特征在于，所述半导体器件至少包括：
形成于同一半导体衬底上的MOS场效应管及温度采样管。
2.根据权利要求1所述的半导体器件，其特征在于：所述温度采样管为二极管或基极集电极短接的三极管。
3.一种过温保护电路，其特征在于，所述过温保护电路至少包括：
如权利要求1～2任意一项所述的半导体器件、电流源、比较器及控制信号产生单元；
所述电流源的一端连接电源电压、另一端经过所述温度采样管后接地，以提供恒流源；
所述比较器的输入端分别连接所述电流源的输出端及一参考电压，以产生温度检测信号；
所述控制信号产生单元接收所述比较器输出的温度检测信号，并基于所述温度检测信号产生温度控制信号；
所述MOS场效应管的漏端作为输出端、栅端连接所述温度控制信号、源端接地，受所述温度控制信号控制关断或导通，以实现过温保护。
4.根据权利要求3所述的过温保护电路，其特征在于：所述电流源、所述比较器及所述控制信号产生单元作为控制模块设置于同一半导体衬底上。
5.根据权利要求4所述的过温保护电路，其特征在于：所述半导体器件与所述控制模块以合封方式集成在一个封装管壳中。
6.根据权利要求5所述的过温保护电路，其特征在于：所述半导体器件通过装片胶或共晶焊方式固定于第一封装框架基岛上，所述控制模块通过装片胶或共晶焊方式固定于第二封装框架基岛上，所述半导体器件与所述控制模块之间通过封装焊线实现电连接。
7.根据权利要求3所述的过温保护电路，其特征在于：所述温度采样管为二极管，所述二极管的阳极连接所述比较器、阴极接地。
8.根据权利要求3所述的过温保护电路，其特征在于：所述温度采样管为三极管，所述三极管的发射极连接所述比较器、集电极和基极接地。
9.根据权利要求3或7或8所述的过温保护电路，其特征在于：所述比较器的反相输入端连接所述电流源与所述温度采样管的连接节点、正相输入端连接所述参考电压。
10.一种如权利要求1～2任意一项所述的半导体器件的制备方法，其特征在于，所述半导体器件的制备方法至少包括：
步骤S1：提供一衬底，于所述衬底上进行终端注入以形成终端区域；
步骤S2：于所述终端区域包围的衬底表面形成场氧层，以确定温度采样管的位置；于所述终端区域包围的衬底表面形成栅氧层，以确定MOS场效应管的位置；
步骤S3：于所述场氧层及所述栅氧层的表面形成多晶层；
步骤S4：于所述栅氧层两侧下方的衬底中进行体区注入，形成体区；
步骤S5：于所述场氧层上的多晶层中形成二极管，于所述栅氧层两侧下方的体区中形成源区，于所述体区中形成体接触区；
步骤S6：于步骤S5所得结构的上层形成源接触、栅接触，于所述衬底的背面形成漏接触，以形成所述半导体器件。
CN201810040372.5A 2018-01-16 2018-01-16 过温保护电路、半导体器件及其制备方法 Pending CN108109999A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810040372.5A CN108109999A (zh) 2018-01-16 2018-01-16 过温保护电路、半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810040372.5A CN108109999A (zh) 2018-01-16 2018-01-16 过温保护电路、半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN108109999A true CN108109999A (zh) 2018-06-01

Family

ID=62218989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810040372.5A Pending CN108109999A (zh) 2018-01-16 2018-01-16 过温保护电路、半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN108109999A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110995019A (zh) * 2018-10-02 2020-04-10 新唐科技股份有限公司 功率驱动芯片及方法
CN113381383A (zh) * 2020-11-12 2021-09-10 深圳市视景达科技有限公司 一种用于ldo***的过温保护电路、方法及***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760434A (en) * 1985-11-29 1988-07-26 Nippondenso Co., Ltd. Semiconductor device with protective means against overheating
DE3745036C2 (de) * 1986-02-28 1996-05-15 Canon Kk Verfahren zum Herstellen einer Halbleitervorrichtung
US20060203400A1 (en) * 2005-03-04 2006-09-14 Infineon Technologies Austria Ag Current regulator having a transistor and a measuring resistor
JP2008091758A (ja) * 2006-10-04 2008-04-17 Nec Electronics Corp 半導体装置およびその製造方法
US20110073906A1 (en) * 2009-09-30 2011-03-31 Alpha & Omega Semiconductor, Ltd. High voltage MOSFET diode reverse recovery by minimizing P-body charges
CN106992502A (zh) * 2017-04-28 2017-07-28 南京中感微电子有限公司 一种电池保护电路及晶片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760434A (en) * 1985-11-29 1988-07-26 Nippondenso Co., Ltd. Semiconductor device with protective means against overheating
DE3745036C2 (de) * 1986-02-28 1996-05-15 Canon Kk Verfahren zum Herstellen einer Halbleitervorrichtung
US20060203400A1 (en) * 2005-03-04 2006-09-14 Infineon Technologies Austria Ag Current regulator having a transistor and a measuring resistor
JP2008091758A (ja) * 2006-10-04 2008-04-17 Nec Electronics Corp 半導体装置およびその製造方法
US20110073906A1 (en) * 2009-09-30 2011-03-31 Alpha & Omega Semiconductor, Ltd. High voltage MOSFET diode reverse recovery by minimizing P-body charges
CN106992502A (zh) * 2017-04-28 2017-07-28 南京中感微电子有限公司 一种电池保护电路及晶片

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110995019A (zh) * 2018-10-02 2020-04-10 新唐科技股份有限公司 功率驱动芯片及方法
CN110995019B (zh) * 2018-10-02 2021-07-23 新唐科技股份有限公司 功率驱动芯片及方法
CN113381383A (zh) * 2020-11-12 2021-09-10 深圳市视景达科技有限公司 一种用于ldo***的过温保护电路、方法及***
CN113381383B (zh) * 2020-11-12 2021-11-23 深圳市视景达科技有限公司 一种用于ldo***的过温保护电路、方法及***

Similar Documents

Publication Publication Date Title
CN205789962U (zh) 电路和封装式电子设备
CN103413824B (zh) 一种rc-ligbt器件及其制作方法
CN104900685B (zh) 具有钝化层的半导体器件及用于制作其的方法
CN208422914U (zh) 过温保护电路
CN109065539A (zh) 一种bcd半导体器件及其制造方法
CN108109999A (zh) 过温保护电路、半导体器件及其制备方法
CN112086524A (zh) 一种红外探测装置及制备方法
CN204348725U (zh) 一种单通道低电容瞬态电压抑制器件
CN104240762B (zh) 反熔丝结构及编程方法
CN103283028B (zh) 可控硅整流器（scr）、制造方法和设计结构
CN110085573A (zh) 静电防护结构、图像传感器结构及制备方法
TWI593083B (zh) 在功率半導體中的電流感測器用的半導體裝置
CN206672934U (zh) 集成肖特基二极管的SiCJFET器件
CN102315217B (zh) 多指条形ggnmos、静电保护电路
CN201804874U (zh) 带二极管保护电路的mos场效应晶体管
CN111430305B (zh) 一种制作静电放电保护器件的方法及静电放电保护器件
US7615396B1 (en) Photodiode stack for photo MOS relay using junction isolation technology
CN104766889B (zh) 绝缘体上硅射频开关器件结构
CN103887303B (zh) 参考单电源的信号io保护装置及其形成方法
CN208352295U (zh) 一种mos控制晶闸管芯片
CN110416096B (zh) GaN功率器件的缺陷可容布局和封装
CN109037195A (zh) 半导体结构及其形成方法
CN103354207B (zh) 抗esd集成soi ldmos器件单元的制作方法
CN206685391U (zh) 功率半导体器件
CN111430468A (zh) 双胞封装肖特基二极管芯片的双芯隔离结构及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination