CN108090288A - 一种通过机器学习获取时序参数的方法 - Google Patents

一种通过机器学习获取时序参数的方法 Download PDF

Info

Publication number
CN108090288A
CN108090288A CN201711391652.2A CN201711391652A CN108090288A CN 108090288 A CN108090288 A CN 108090288A CN 201711391652 A CN201711391652 A CN 201711391652A CN 108090288 A CN108090288 A CN 108090288A
Authority
CN
China
Prior art keywords
machine learning
time sequence
sequence parameter
learning model
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711391652.2A
Other languages
English (en)
Other versions
CN108090288B (zh
Inventor
郭超
杨自锋
陈彬
董森华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201711391652.2A priority Critical patent/CN108090288B/zh
Publication of CN108090288A publication Critical patent/CN108090288A/zh
Application granted granted Critical
Publication of CN108090288B publication Critical patent/CN108090288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

一种通过机器学习获取时序参数的方法，包括以下步骤：以单元电路的参数作为属性，建立机器学习模型；将已有时序库中的时序参数表格作为训练样本，导入机器学习模型的样本空间；提取SPICE仿真结果作为训练样本，导入机器学习模型的样本空间；以单元电路的属性作为输入，从机器学习模型中得到所需参数，即时反标到电路作STA分析。本发明的创新之处在于，通过机器学习获取时序参数的方法，为电路中各单元快速、准确地提供STA分析所需的时序参数，从而加快时序验证的过程，不必再反复运行SPICE仿真，由机器学习模型可以产生出比较真实的单元电路时序参数，从而加快STA验证的迭代过程。

Description

一种通过机器学习获取时序参数的方法
技术领域
本发明涉及EDA（Electronics Design Automation，电子设计自动化）技术领域，特别是涉及一种时序分析时获取时序参数的方法。
背景技术
在数字集成电路的设计过程中，时序（timing）的分析及sign-off通常使用STA（Static Timing Analysis，静态时序分析）来完成，电路中各个单元的时序参数通常从时序模型库（Timing library）中获取。在时序模型库中，时序参数如延迟（delay）等以表格（table）的方式存放，可通过输入信号的信号完成跳变所需的时间（slew）和输出负载的大小查表得到，而时序模型库只能依据设定的一个或多个工作电压建立。随着工艺的进步和设计要求的不断提高，单纯STA分析的结果逐渐不能真实的反映出设计的时序问题，例如，关键路径中的实际工作电压随着电阻压降（IR drop）效应而降低，时序模型库中取得的时序参数已不再合适；对工艺偏差的考虑OCV（On Chip Variation）过于悲观等问题。因此，越来越多的工程师会对设计中的关键路径运行SPICE（Simulation Program WithIntegrated Circuit Emphasis）仿真来完成时序的分析及sign-off。SPICE仿真能最为真实的求出关键路径中各个单元的时序参数，但缺点是电路仿真耗时较长，而每一次仿真得到的时序参数无法反标回电路中的单元，供后续的STA分析循环使用。这种重复仿真造成的浪费实际上增加了整个芯片的设计周期。
如图1所示，常规STA分析中，单元电路的时序参数从时序模型库中获取，不能考虑到各单元电路的动态压降，STA的精确度依赖于时序模型库的参数表格的采样密度。如图2所示，工程师或其它工具软件可对关键路径运行SPICE仿真，从而得到各单元电路更为真实的时序参数。但SPICE仿真耗时较长，每一次仿真的结果不能反标回电路被其他关键路径和后续STA分析重复利用。
与此同时，随着大数据的广泛应用，机器学习的算法已经非常成熟。在有足够的数据作为训练样本的情况下，通过机器学习分类归纳乃至预测采样数据属性的准确度，已经超过上述时序模型库通过表格查表获取时序参数的方式。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种通过机器学习获取时序参数的方法，为电路中各单元快速、准确地提供STA分析所需的时序参数，从而加快时序验证的过程，缩短芯片设计周期。
为实现上述目的，本发明提供的通过机器学习获取时序参数的方法，包括以下步骤：
以单元电路的参数作为属性，建立机器学习模型；
将已有时序库中的时序参数表格作为训练样本，导入机器学习模型的样本空间；
提取SPICE仿真结果作为训练样本，导入机器学习模型的样本空间；
以单元电路的属性作为输入，从机器学习模型中得到所需参数，即时反标到电路作STA分析。
进一步地，包括以下步骤：
提取包含时序参数的数据库作为训练样本，导入机器学习模型的样本空间。
更进一步地，所述单元电路的参数，包括，单元电路的工作电压、温度、工艺角（corner）、输入信号的转换（slew），以及负载大小。
本发明的通过机器学习获取时序参数的方法，其技术效果在于，通过机器学习获取时序参数的方法，为电路中各单元快速、准确地提供STA分析所需的时序参数，从而加快时序验证的过程，不必再反复运行SPICE仿真，由机器学习模型可以产生出比较真实的单元电路时序参数，从而加快STA验证的迭代过程。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为现有技术的常规STA分析的示意图；
图2为现有技术的通过SPICE仿真进行时序验证的示意图；
图3为根据本发明的通过机器学习获取时序参数的方法流程图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明的通过机器学习获取时序参数的方法，机器学习模型的样本空间以业界通用的Timing library作为子集，在精确度上不低于Timing library；在有工程师或其它工具运行SPICE仿真的结果作为训练样本的情况下，机器学习模型可以在Timing library没有包含到的工作电压、slew、负载及OCV（On Chip Variation）下进一步提高数据模型的精确度；与Timing library的数据表格相比，机器学习模型的输入没有固定的、有限的采样点的要求，其样本空间可以包含任意的动态仿真结果，可以在后续的STA分析中即时地反标回电路。
图3为根据本发明的通过机器学习获取时序参数的方法流程图，下面将参考图3，对本发明的通过机器学习获取时序参数的方法进行详细描述。
首先，在步骤301，选取一种或多种算法建立机器学习模型。在该步骤中，以单元电路的工作电压、温度、工艺角（corner）、输入信号的转换（slew）、负载大小等参数作为属性，选取一种或多种机器学习算法建立模型，即机器学习模型。该计算机学习算法，包括KNN归纳法、线性回归等算法，但不限于此。
在步骤302，将已有的时序库中的时序参数表格作为训练样本，导入机器学习模型的样本空间。在该步骤中，将已有的时序库中的时序参数表格作为训练样本，以确保机器学习模型的样本空间将时序模型库的时序参数表格包含在内。
在步骤303，将工程师运行的SPICE仿真结果提取出来作为训练样本，导入机器学习模型的样本空间。在该步骤中，将工程师运行的SPICE仿真结果提取出来作为训练样本，导入机器学习模型的样本空间，使机器学习模型在更多实际工作电压、slew、负载大小，以及考虑到工艺偏差（Monte-Carlo分析）的SPICE仿真结果中得到训练。
在步骤304，将其他包含时序函数的数据库提取出来作为训练样本，导入机器学习模型的样本空间。在该步骤中，如果用户有其它工具建立的包含时序参数的数据库，也可将参数提取出来作为机器学习模型的训练样本。
在步骤305，以单元电路的属性作为输入，从机器学习模型中得到所需参数，即时反标到电路作STA分析。在该步骤中，在时序分析需要用到单元电路的时序参数时，将单元电路的实际工作电压、slew和负载等属性作为输入，从机器学习模型中得到所需参数，即时反标到电路作STA分析。
本发明的通过机器学习获取时序参数的方法，具体实施如下：
1）用户基于Timing library（时序库）进行STA分析，发现有时序问题的若干条关键路径。
2）为提高时序分析的精度，工程师将IR drop效应、工艺偏差等因素引入SPICE仿真，对关键路径进行更为真实的时序分析。此过程运算量大，仿真时间较长。
3）在传统时序验证的迭代过程中，一旦电路的拓扑结构发现变化，又需要重复进行2）SPICE仿真。
4）引入机器学习模型，以Timing library和2）中产生的SPICE结果作为训练样本。在算法上，可以采用KNN等归纳法将仿真结果在STA分析需要时直接反标；或者在SPICE运算的样本空间足够大时，采用线性回归等算法，预测在给定电压、slew、负载等条件下单元电路的时序参数，返回给STA流程。
5）通过机器学习模型，用户可以在步骤2）以后，用归纳法得到的单元电路时序参数，反标回电路更新STA的结果，从而使SPICE仿真与STA流程结合在一起。
6）在经过一次或几次关键路径的SPICE仿真2）以后，机器学习已经有了足够大的样本空间，使得后续的时序验证3）中，不必再反复运行SPICE仿真，由机器学习模型可以产生出比较真实的单元电路时序参数，从而加快STA验证的迭代过程。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种通过机器学习获取时序参数的方法，其特征在于，包括以下步骤：
以单元电路的参数作为属性，建立机器学习模型；
将已有时序库中的时序参数表格作为训练样本，导入机器学习模型的样本空间；
提取SPICE仿真结果作为训练样本，导入机器学习模型的样本空间；
以单元电路的属性作为输入，从机器学习模型中得到所需参数，即时反标到电路作STA分析。
2.根据权利要求1所述的通过机器学习获取时序参数的方法，其特征在于，进一步包括以下步骤：
提取包含时序参数的数据库作为训练样本，导入机器学习模型的样本空间。
3.根据权利要求1所述的通过机器学习获取时序参数的方法，其特征在于，所述单元电路的参数，包括，单元电路的工作电压、温度、工艺角、输入信号的转换，以及负载大小。
CN201711391652.2A 2017-12-21 2017-12-21 一种通过机器学习获取时序参数的方法 Active CN108090288B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711391652.2A CN108090288B (zh) 2017-12-21 2017-12-21 一种通过机器学习获取时序参数的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711391652.2A CN108090288B (zh) 2017-12-21 2017-12-21 一种通过机器学习获取时序参数的方法

Publications (2)

Publication Number Publication Date
CN108090288A true CN108090288A (zh) 2018-05-29
CN108090288B CN108090288B (zh) 2020-05-12

Family

ID=62177966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711391652.2A Active CN108090288B (zh) 2017-12-21 2017-12-21 一种通过机器学习获取时序参数的方法

Country Status (1)

Country Link
CN (1) CN108090288B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109255160A (zh) * 2018-08-17 2019-01-22 东南大学 基于神经网络的单元延时预测方法和单元延时灵敏度计算方法
CN110197004A (zh) * 2019-05-06 2019-09-03 腾讯科技（上海）有限公司 基于移动终端的电路仿真方法、装置、计算机介质及设备
CN110632501A (zh) * 2019-09-27 2019-12-31 上海兆芯集成电路有限公司 集成电路的操作特性的预测方法与装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964003A (zh) * 2009-07-24 2011-02-02 复旦大学 一种集成电路可靠性分析方法和装置
CN102436533A (zh) * 2011-12-30 2012-05-02 中国科学院微电子研究所 标准单元库模型的时序验证方法
US8601420B1 (en) * 2009-12-04 2013-12-03 Cadence Design Systems, Inc. Equivalent waveform model for static timing analysis of integrated circuit designs
CN103903576A (zh) * 2012-12-27 2014-07-02 天钰科技股份有限公司 显示装置及其驱动方法、时序控制电路的数据处理及输出方法
US20150169819A1 (en) * 2013-12-13 2015-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Design rule checking for confining waveform induced constraint variation in static timing analysis
CN105527857A (zh) * 2014-10-21 2016-04-27 三星电子株式会社 操作补偿延迟的仿真器的方法及用于执行该方法的装置
CN106650138A (zh) * 2016-12-29 2017-05-10 北京华大九天软件有限公司 一种自动实现静态和动态时序分析对比的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964003A (zh) * 2009-07-24 2011-02-02 复旦大学 一种集成电路可靠性分析方法和装置
US8601420B1 (en) * 2009-12-04 2013-12-03 Cadence Design Systems, Inc. Equivalent waveform model for static timing analysis of integrated circuit designs
CN102436533A (zh) * 2011-12-30 2012-05-02 中国科学院微电子研究所 标准单元库模型的时序验证方法
CN103903576A (zh) * 2012-12-27 2014-07-02 天钰科技股份有限公司 显示装置及其驱动方法、时序控制电路的数据处理及输出方法
US20150169819A1 (en) * 2013-12-13 2015-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Design rule checking for confining waveform induced constraint variation in static timing analysis
CN105527857A (zh) * 2014-10-21 2016-04-27 三星电子株式会社 操作补偿延迟的仿真器的方法及用于执行该方法的装置
CN106650138A (zh) * 2016-12-29 2017-05-10 北京华大九天软件有限公司 一种自动实现静态和动态时序分析对比的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
秦洪密 等: "高速PCB设计中的时序分析及仿真策略", 《电子技术应用》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109255160A (zh) * 2018-08-17 2019-01-22 东南大学 基于神经网络的单元延时预测方法和单元延时灵敏度计算方法
WO2020034630A1 (zh) * 2018-08-17 2020-02-20 东南大学 基于神经网络的单元延时预测方法和单元延时灵敏度计算方法
CN109255160B (zh) * 2018-08-17 2020-10-16 东南大学 基于神经网络的单元延时预测方法和单元延时灵敏度计算方法
CN110197004A (zh) * 2019-05-06 2019-09-03 腾讯科技（上海）有限公司 基于移动终端的电路仿真方法、装置、计算机介质及设备
CN110197004B (zh) * 2019-05-06 2023-04-07 腾讯科技（上海）有限公司 基于移动终端的电路仿真方法、装置、计算机介质及设备
CN110632501A (zh) * 2019-09-27 2019-12-31 上海兆芯集成电路有限公司 集成电路的操作特性的预测方法与装置

Also Published As

Publication number Publication date
CN108090288B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
CN112100952B (zh) 一种集成电路后仿真方法、装置、电子设备及存储介质
KR20220148913A (ko) 초기 단계 회로 설계에서 기계 학습 기반 메트릭 예측
CN105279345B (zh) 一种航天器用数字软ip核评测方法
CN108090288A (zh) 一种通过机器学习获取时序参数的方法
US11461523B1 (en) Glitch analysis and glitch power estimation system
CN102033990A (zh) 组合逻辑电路逻辑参数提取激励波形的产生方法
US11755797B2 (en) System and method for predicting performance, power and area behavior of soft IP components in integrated circuit design
US10248746B1 (en) Method and apparatus for estimating ideal power of an integrated circuit design
De Jonghe et al. Characterization of analog circuits using transfer function trajectories
US11526641B2 (en) Formal gated clock conversion for field programmable gate array (FPGA) synthesis
CN111581899A (zh) 良率参数文件和门级网表的生成方法以及芯片的开发流程
CN107844678B (zh) 包含IP/Memory时序路径的spice仿真方法
Lingappan et al. Satisfiability-based automatic test program generation and design for testability for microprocessors
CN111079293A (zh) 一种包含动态电源噪声的jitter仿真分析方法
US20220327269A1 (en) Computing device and method for detecting clock domain crossing violation in design of memory device
US11231462B1 (en) Augmenting an integrated circuit (IC) design simulation model to improve performance during verification
CN100527138C (zh) 集成电路元件的模拟实例产生方法与装置
CN112861455A (zh) Fpga建模验证***及方法
CN104198786A (zh) 利用单片机模型仿真逻辑分析仪测得波形方法
Wang et al. ADAMIN: automated, accurate macromodeling of digital aggressors for power and ground supply noise prediction
Kartika Analysis of “SystemC” design flow for FPGA implementation
Lucas et al. Variation-aware placement with multi-cycle statistical timing analysis for fpgas
Ahmadi-Pour et al. RISC-V AMS VP: An Open Source Evaluation Platform for Cyber-Physical Systems
US11868694B1 (en) System and method for optimizing emulation throughput by selective application of a clock pattern
Ye et al. Fast variational interconnect delay and slew computation using quadratic models

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Patentee after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.