CN108089996A - 一种提升带slc缓存的固态硬盘读性能的方法 - Google Patents

一种提升带slc缓存的固态硬盘读性能的方法 Download PDF

Info

Publication number
CN108089996A
CN108089996A CN201711228407.XA CN201711228407A CN108089996A CN 108089996 A CN108089996 A CN 108089996A CN 201711228407 A CN201711228407 A CN 201711228407A CN 108089996 A CN108089996 A CN 108089996A
Authority
CN
China
Prior art keywords
slc
data
tlc
reading performance
solid state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711228407.XA
Other languages
English (en)
Inventor
李建
张星
王猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN201711228407.XA priority Critical patent/CN108089996A/zh
Publication of CN108089996A publication Critical patent/CN108089996A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明公开了一种提升带SLC缓存的固态硬盘读性能的方法，其特征在于在触发SLC缓存数据搬移到TLC数据时，在搬移到TLC时维持待搬移数据在原SLC中各个Bank的存放顺序。针对带SLC Cache的SSD***，提出一种在将SLC Cache数据搬移至普通Block过程维持用户数据在NAND上分布的并发性的方法，使得在SLC Cache写满后，SSD仍能维持较高的读性能。

Description

一种提升带SLC缓存的固态硬盘读性能的方法
技术领域
本发明涉及固态硬盘控制技术，特别涉及一种提升带SLC缓存的固态硬盘读性能的方法。
背景技术
对于带SLCCache的SSD，用户数据写入读出SLCCache的阶段，可以获得很高的读写带宽，但当SLCCache写满后，在将SLCCache中的数据搬移至普通Block过程，用户数据在NAND上分布的并发性会被打乱，使得后续的读性能出现明显的下降。
图1是常规SLCBlock数据搬移到TLCBlock的过程图示，Bank表示固态硬盘中可独立并行操作的单元，每个Bank包含多个Block。当作为SLC缓存的数据满或者是达到触发条件将缓存数据更新到普通Block的操作时，由于SLC缓存是由TLC转换而来，通常一次TLCBlock的写入过程需要提供三个SLCpage大小的数据量。如图1示例，假设该固态硬盘有4个Bank,分别为Bank0～Bank3，为了保证数据读的顺序性和保证并发操作，写入到SLC按Bank0中存储0、4、8、12...；Bank1中存储1、5、9、13...；Bank2中存储2、6、10、14...；Bank3中存储3、7、11、15...；由于通常一次TLCBlock的写入过程需要提供三个SLCpage大小的数据量，因此按顺序从SLC中读取数据后，按顺序写入TLC中，在TLC中各个Bank的存放数据为Bank0中存储0、1、2、12、13、14...；Bank1中存储3、4、5...；Bank2中存储6、7、8...；Bank3中存储9、10、11...；搬移后顺序读的并发性被破坏(如对逻辑数据0～2的读取不能并发完成)，顺序读性能会受到较大影响。
发明内容
针对以上缺陷，本发明目的是如何提高SLCCache写满后将SLCCache数据搬移至普通Block过程的SSD的读性能。
为了解决以上问题本发明提出了一种提升带SLC缓存的固态硬盘读性能的方法，其特征在于在触发SLC缓存数据搬移到TLC数据时，在搬移到TLC时维持待搬移数据在原SLC中各个Bank的存放顺序。
所述的提升带SLC缓存的固态硬盘读性能的方法，其特征在于触发SLC缓存数据搬移到TLC数据时，将待搬移的SLC缓存数据读入缓存，并根据所属的Bank序号按读出顺序分组缓存，将每个组的数据分别按顺序组成TLC写入的操作单元写入TLC对应的Bank中。
本发明的有益效果是：针对带SLCCache的SSD***，提出一种在将SLC Cache数据搬移至普通Block过程维持用户数据在NAND上分布的并发性的方法，使得在SLCCache写满后，SSD仍能维持较高的读性能。
附图说明
图1是常规SLCBlock数据搬移到TLCBlock的过程图示；
图2是改进后维持并发性的搬移过程图示。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2是改进后维持并发性的搬移过程图示。为了维持并发性，对读出的数据，根据所来自的Bank进行了重新排序，使得来自同一Bank的数据会被写入到相同的Bank中(目的Bank与源Bank不要求相同)，从而维持了用户数据在NAND上分布的并发性，使得顺序读能保持较高读性能。写入到SLC按Bank0中存储0、4、8、12...；Bank1中存储1、5、9、13...；Bank2中存储2、6、10、14...；Bank3中存储3、7、11、15...；搬移到TLC是维持按Bank0中存储0、4、8、12...；Bank1中存储1、5、9、13...；Bank2中存储2、6、10、14...；Bank3中存储3、7、11、15...；保持原有的顺序读写性，维持并发性。
以上所揭露的仅为本发明一种实施例而已，当然不能以此来限定本之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于本发明所涵盖的范围。

Claims (2)

1.一种提升带SLC缓存的固态硬盘读性能的方法，其特征在于在触发SLC缓存数据搬移到TLC数据时，在搬移到TLC时维持待搬移数据在原SLC中各个Bank的存放顺序。
2.根据权利要求1所述的提升带SLC缓存的固态硬盘读性能的方法，其特征在于触发SLC缓存数据搬移到TLC数据时，将待搬移的SLC缓存数据读入缓存，并根据所属的Bank序号按读出顺序分组缓存，将每个组的数据分别按顺序组成TLC写入的操作单元写入TLC对应的Bank中。
CN201711228407.XA 2017-11-29 2017-11-29 一种提升带slc缓存的固态硬盘读性能的方法 Pending CN108089996A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711228407.XA CN108089996A (zh) 2017-11-29 2017-11-29 一种提升带slc缓存的固态硬盘读性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711228407.XA CN108089996A (zh) 2017-11-29 2017-11-29 一种提升带slc缓存的固态硬盘读性能的方法

Publications (1)

Publication Number Publication Date
CN108089996A true CN108089996A (zh) 2018-05-29

Family

ID=62172437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711228407.XA Pending CN108089996A (zh) 2017-11-29 2017-11-29 一种提升带slc缓存的固态硬盘读性能的方法

Country Status (1)

Country Link
CN (1) CN108089996A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104462181A (zh) * 2014-10-08 2015-03-25 记忆科技(深圳)有限公司 一种ssd后端数据通路管理加速模块及ssd设备
CN105988719A (zh) * 2015-02-07 2016-10-05 深圳市硅格半导体有限公司 存储装置及其处理数据的方法
CN106339326A (zh) * 2016-08-26 2017-01-18 记忆科技(深圳)有限公司 一种提升固态硬盘顺序读性能的方法
CN107273304A (zh) * 2017-05-24 2017-10-20 记忆科技(深圳)有限公司 一种提高固态硬盘顺序读性能的方法及固态硬盘
CN107357534A (zh) * 2017-07-18 2017-11-17 深圳市德名利电子有限公司 一种闪存块模式的动态切换方法及***

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104462181A (zh) * 2014-10-08 2015-03-25 记忆科技(深圳)有限公司 一种ssd后端数据通路管理加速模块及ssd设备
CN105988719A (zh) * 2015-02-07 2016-10-05 深圳市硅格半导体有限公司 存储装置及其处理数据的方法
CN106339326A (zh) * 2016-08-26 2017-01-18 记忆科技(深圳)有限公司 一种提升固态硬盘顺序读性能的方法
CN107273304A (zh) * 2017-05-24 2017-10-20 记忆科技(深圳)有限公司 一种提高固态硬盘顺序读性能的方法及固态硬盘
CN107357534A (zh) * 2017-07-18 2017-11-17 深圳市德名利电子有限公司 一种闪存块模式的动态切换方法及***

Similar Documents

Publication Publication Date Title
US9798472B1 (en) Extent level cache destaging
US9177670B1 (en) Method and apparatus for flash cache management
US6961814B1 (en) Disk drive maintaining a cache link attribute for each of a plurality of allocation states
US20180232314A1 (en) Method for storing data by storage device and storage device
CN105573681B (zh) 一种ssd盘片内部raid组建方法及***
US20130132655A1 (en) Reducing write amplification in a cache with flash memory used as a write cache
JP2009211227A5 (zh)
US11157399B2 (en) Data storage devices and data processing methods with dynamic programming scheme
CN111061649B (zh) 一种存储器的存储空间自适应分配方法
KR20100021868A (ko) 플래시 메모리 장치를 위한 버퍼 캐쉬 관리 방법
CN103257935A (zh) 一种缓存管理方法及其应用
CN108595110B (zh) 一种利用Nand特性提高读性能的方法及固态硬盘
CN101482802A (zh) 独立磁盘冗余阵列5扩展方法及装置
US20170185294A1 (en) Memory system and operating method thereof
CN109697170B (zh) 存取闪存模块的方法及相关的闪存控制器与电子装置
CN107832236A (zh) 一种提高固态硬盘写性能的方法
KR100787856B1 (ko) 플래시 메모리 저장장치의 페이지 교체 방법
CN107273304A (zh) 一种提高固态硬盘顺序读性能的方法及固态硬盘
CN107908358A (zh) 一种降低NVMe固态硬盘写放大的方法
CN103744800A (zh) 面向重放机制的缓存操作方法及装置
CN107562643B (zh) 一种固态硬盘raid管理方法
US20160239416A1 (en) Methods for Reading Data from a Storage Unit of a Flash Memory and Apparatuses Using the Same
US20090254729A1 (en) Method of wear leveling for a non-volatile memory
CN107145301A (zh) 基于混合磁盘的数据存取方法及装置
US20130111108A1 (en) Solid state drive and method for controlling cache memory thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180529

RJ01 Rejection of invention patent application after publication