发明内容
本发明要解决的技术问题就在于:针对现有技术存在的技术问题,本发明提供一种实现单通道多频点信号的同时收发,且兼具步进频率的频率间隔小、最大作用距离大以及扫描时间短的实现单通道多频点同时收发的超宽带雷达***及方法。
为解决上述技术问题,本发明提出的技术方案为:
一种实现单通道多频点同时收发的超宽带雷达***,包括控制处理模块、收发天线以及发射机支路、接收机支路,所述发射机支路、接收机支路连接在所述控制处理模块、收发天线之间,所述发射机支路接收所述控制处理模块的控制命令并产生所需的多频点数字基带信号,依次进行混频、数模转换以及正交上变频后,输出所需多频点模拟信号并通过所述收发天线进行发射,所述接收机支路从所述收发天线接收多频点的模拟回波信号,依次经过正交下变频、模数转换、混频后输出多频点的基带信号至所述控制处理模块。
作为本发明***的进一步改进:所述发射机支路包括依次连接的用于产生多频点数字基带信号并进行混频处理的第一处理单元、用于执行数模转换的DAC单元、以及用于对输入信号进行正交上变频处理的正交上变频单元;所述接收机支路包括依次连接的用于对所述模拟回波信号进行正交下变频处理的正交下变频单元、用于执行模数转换的ADC单元、以及用于对输入信号进行混频后输出基带信号的第二处理单元。
作为本发明***的进一步改进:所述第一处理单元包括相互连接的基带信号产生单元、第一混频单元,所述基带信号产生单元产生所需的多频点数字基带信号,输出至所述第一混频单元,所述第一混频单元产生所需中频信号,分别与所述多频点数字基带信号进行混频后输出给所述DAC单元;
所述第二处理单元包括相互连接的第二混频单元、基带信号处理单元,所述第二混频单元产生多个频率的中频信号,分别与所述ADC单元输出的信号进行混频后,输出多个频点基带信号,经过所述基带信号处理单元处理后输出给所述控制处理模块。
作为本发明***的进一步改进:所述基带信号产生单元通过第一低通滤波器与所述第一混频单元连接;所述第二混频单元通过第二低通滤波器与所述基带信号处理单元连接。
作为本发明***的进一步改进:所述第一混频单元包括第一乘法器以及用于产生所需中频信号的第一数字压控振荡器,所述第一乘法器的输入端分别连接所述第一数字压控振荡器的输出端、所述基带信号产生单元的输出端,输出端连接所述DAC单元;
所述第二混频单元包括第二乘法器以及用于产生多个频率的中频信号的第二数字压控振荡器,所述第二乘法器的输入端分别连接所述ADC单元的输出端、所述第二数字压控振荡器的输出端,输出端连接所述基带信号处理单元。
作为本发明***的进一步改进:所述正交上变频单元包括第三乘法器以及第一压控振荡器,所述第三乘法器的输入端分别连接所述DAC单元的输出端、所述第一压控振荡器的输出端,输出端连接所述收发天线;
所述正交下变频单元包括第四乘法器以及第二压控振荡器,所述第四乘法器的输入端分别连接所述第二压控振荡器的输出端、所述收发天线,输出端连接所述ADC单元;
所述第一压控振荡器、第二压控振荡器共用一个压控振荡器。
作为本发明***的进一步改进:所述基带信号处理单元包括依次连接的DDC电路、FIFO电路、脉冲压缩电路,所述DDC电路的输入端连接所述ADC单元,所述脉冲压缩电路的输出端连接所述控制处理模块。
作为本发明***的进一步改进:所述第一处理单元、第二处理单元设置在同一基板上,所述基板上设置有接口模块,所述第一处理单元通过所述接口模块与所述DAC单元连接,所述第二处理单元通过所述接口模块与所述ADC单元连接。
作为本发明***的进一步改进:所述发射机支路、接收机支路分别通过一个功率放大单元与所述收发天线连接。
本发明进一步提供利用上述雷达***的方法,步骤包括:
S1. 发射信号时,通过所述控制处理模块配置雷达脉冲的宽度p、步进频率Δf以及频点个数m,并发送对应的控制命令给所述发射机支路;所述发射机支路接收所述控制命令,产生频率为Δf MHz,2*ΔfMHz … m*ΔfMHz的多频点数字基带信号,分别与频率为f的中频信号进行混频后输出频率为f +Δf MHz,f + 2*Δf MHz,…f + m*Δf MHz的混频后信号,将所述混频后信号经过数模转换后与频率为f 0 的本振信号进行正交上变频,输出所需多频点模拟信号f 0 + f +Δf MHz,f 0 + f + 2*Δf MHz, … f 0 + f+ m*Δf MHz,通过所述收发天线进行发射;
S2. 接收信号时,从所述收发天线接收频率为f 0 + f +Δf MHz,f 0 + f + 2*ΔfMHz, … f 0 + f+ m*Δf MHz的回波信号,经过与频率为f 0 的本振信号进行正交下变频后,输出频率为f +Δf MHz,f + 2*Δf MHz,…f + m*Δf MHz的模拟信号,进行模数转换后的数字信号分别与产生的频率为f +Δf MHz,f + 2*Δf MHz,…f + m*Δf MHz的中频信号进行混频,输出频率为Δf MHz,2*ΔfMHz … m*ΔfMHz的基带信号给所述控制处理模块。
与现有技术相比,本发明的优点在于:
1)本发明通过控制处理模块、收发天线以及发射机支路、接收机支路构建一套单通道雷达***,由发射机支路产生多频点数字基带信号,依次进行混频、数模转换以及正交上变频后输出多频点模拟信号进行发射,由接收机支路接收多频点的模拟回波信号,依次经过正交下变频、模数转换、混频后输出多频点的基带信号,能够实现单通道硬件同时收发多频点信号,可以成倍的节省硬件资源。
2)本发明通过实现单通道多频点同时收发的雷达***,与传统的多频雷达收发***相比,在相同的步进频率下,能够成倍的提高数据的刷新率、减少扫描时间,同时在相同刷新率的条件下,能够成倍的减少频率步进,从而成倍提高最大作用距离,从而能够兼具步进频率的频率间隔小、最大作用距离大以及扫描时间短。
3)本发明可以同时实现多频点信号的收发,能够同时满足步进频率、最大作用距离大以及扫描时间的需求,还能够尽可能的节省硬件资源,降低***成本及消耗。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述,但并不因此而限制本发明的保护范围。
如图1所示,本实施例实现单通道多频点同时收发的超宽带雷达***包括控制处理模块1、收发天线2以及发射机支路3、接收机支路4,发射机支路3、接收机支路4连接在控制处理模块1、收发天线2之间,其中发射机支路3的输入端连接控制处理模块1的输出端,发射机支路3的输出端连接收发天线2,接收机支路4的输入端连接收发天线2,接收机支路4的输出端连接控制处理模块1;发射机支路3接收控制处理模块1的控制命令并产生所需的多频点数字基带信号,依次进行混频、数模转换以及正交上变频后,输出所需多频点模拟信号并通过收发天线2进行发射,接收机支路4从收发天线2接收多频点的模拟回波信号,依次经过正交下变频、模数转换、混频后输出多频点的基带信号至控制处理模块1,由控制处理模块1对接收的信号进行目标识别等处理。
本实施例通过上述结构超宽带雷达***,能够实现单通道硬件同时收发多频点信号,与传统的多频雷达收发***相比,能够成倍的节省硬件资源,且在相同的步进频率下,能够成倍的提高数据的刷新率、减少扫描时间,同时在相同刷新率的条件下,能够成倍的减少频率步进,从而成倍提高最大作用距离。
本实施例中,发射机支路3包括依次连接的用于产生多频点数字基带信号并进行混频处理的第一处理单元31、用于执行数模转换的DAC单元32、以及用于对输入信号进行正交上变频处理的正交上变频单元33;发射信号时,第一处理单元31接收控制处理模块1的控制指令,产生所需的多频点数字基带信号,各频点数字基带信号与产生的中频信号进行混频后输出给DAC单元32,DAC单元32将混频后的数字信号转换为模拟信号,输出给正交上变频单元33,正交上变频单元33将输入的各频点模拟信号分别与产生的本振信号进行正交上变频后输出。通过上述结构发射机支路3,可以同时实现多频点信号的发射。
本实施例中,接收机支路4包括依次连接的用于对模拟回波信号进行正交下变频处理的正交下变频单元41、用于执行模数转换的ADC单元42、以及用于对输入信号进行混频后输出基带信号的第二处理单元43;接收目标返回的回波信号时,正交下变频单元41从收发天线2接收该多频点回波信号,分别与产生的本振信号进行正交下变频后,输出给ADC单元42转换为数字信号,第二处理单元43将转换后的数字信号分别与产生的多个频率的中频信号进行混频后,得到多个频点的基带信号。通过上述结构接收机支路4,可以同时实现多频点信号的接收。
本实施例中,第一处理单元31具体包括相互连接的基带信号产生单元311、第一混频单元312,基带信号产生单元311产生所需的多频点数字基带信号,输出至第一混频单元312,第一混频单元312产生所需频率的中频信号,分别与多频点数字基带信号进行混频后输出给DAC单元32;第二处理单元43包括相互连接的第二混频单元431、基带信号处理单元432,第二混频单元431产生多个频率的中频信号,分别与ADC单元42输出的信号进行混频后,输出多个频点基带信号,经过基带信号处理单元432处理后输出给控制处理模块1。基带信号产生单元311具体基于数字梳状发生器产生指定频点数、指定步进、相位以及幅度的多频点基带数字信号。
本实施例中,基带信号产生单元311通过第一低通滤波器313与第一混频单元312连接,基带信号产生单元311输出的多频点数字基带信号,通过第一低通滤波器313进行低通滤波后输出至第一混频单元312;第二混频单元431通过第二低通滤波器433与基带信号处理单元432连接,第二混频单元431输出的混频后信号经过第二低通滤波器433进行低通滤波后输出至基带信号处理单元432。
本实施例中,基带信号处理单元432具体包括依次连接的DDC电路、FIFO电路以及脉冲压缩电路,DDC电路的输入端连接ADC单元42,脉冲压缩电路的输出端连接控制处理模块1,ADC单元42输出的信号依次经过FIFO电路、脉冲压缩电路后输出。
本实施例中,第一混频单元312具体包括第一乘法器以及用于产生所需中频信号的第一数字压控振荡(NCO),第一乘法器的输入端分别连接第一数字压控振荡器的输出端、基带信号产生单元311的输出端,以将基带信号产生单元311输出的多频点数字基带信号分别与第一数字压控振荡输出的中频信号进行混频,输出端连接DAC单元32,将混频后信号输出给DAC单元32进行数模转换。
第二混频单元431具体包括第二乘法器以及用于产生多个频率的中频信号的第二数字压控振荡器,第二乘法器的输入端分别连接ADC单元42的输出端、第二数字压控振荡器的输出端,以将产生的多个频率的中频信号分别与ADC单元42输出的信号进行混频,输出端连接基带信号处理单元432,将混频后得到的基带信号输出给基带信号处理单元432进行处理。
本实施例中,正交上变频单元33包括第三乘法器以及第一压控振荡器,第三乘法器的输入端分别连接DAC单元32的输出端、第一压控振荡器的输出端,以将第一压控振荡器产生的本振信号与DAC单元32输出的信号进行混频,实现正交上变频,输出端连接收发天线2,通过收发天线2将正交上变频后信号发射;正交下变频单元41具体包括第四乘法器以及第二压控振荡器,第四乘法器的输入端分别连接第二压控振荡器的输出端、收发天线2,以实现将第二压控振荡器产生本振信号与收发天线2接收的回波信号进行混频,实现正交下变频,输出端连接ADC单元42,将正交下变频后信号输出给ADC单元42进行模数转换。本实施例第一压控振荡器、第二压控振荡器具体共用一个压控振荡器,可以进一步节约硬件资源。
本实施例中,第一处理单元31、第二处理单元43具体设置在同一基板5上,基板5上设置有接口模块51,第一处理单元31通过接口模块51与DAC单元32连接,第二处理单元43通过接口模块51与ADC单元42连接。基板5具体采用FPGA板,即通过FPGA分别实现上述第一处理单元31的产生多频点数字基带信号并进行混频处理功能、以及实现上述第二处理单元43的接收ADC单元42输出的信号进行混频并进行基带信号处理功能,执行效率高且灵活性大,当然还可以采用其他结构实现,其中的第一混频单元312、第二混频单元431还可以采用正交混频模块的DAC或者DDS完成。
本实施例中,发射机支路3、接收机支路4分别通过一个功率放大单元与收发天线2连接,功率放大单元具体采用功率放大器,具体正交上变频单元33输出多频点模拟信号经过功率放大器进行放大后输出给收发天线2,收发天线2接收多频点回波信号经过功率放大器进行放大后输出给正交下变频单元41。
通过上述结构发射机支路3、接收机支路4,可以同时实现多频点信号的收发,能够同时满足步进频率、最大作用距离大以及扫描时间的需求,还能够尽可能的节省硬件资源,降低***成本及消耗。
本实施例利用上述雷达***的方法,步骤包括:
S1. 发射信号时,通过控制处理模块1配置雷达脉冲的宽度p、步进频率Δf以及频点个数m,并发送对应的控制命令给发射机支路3;发射机支路3接收控制命令,产生频率为Δf MHz,2*ΔfMHz … m*ΔfMHz的多频点数字基带信号,分别与频率为f的中频信号进行混频后输出频率为f +Δf MHz,f + 2*Δf MHz,…f + m*Δf MHz的混频后信号,将混频后信号经过数模转换后与频率为f 0 的本振信号进行正交上变频,输出所需多频点模拟信号f 0 + f +Δf MHz,f 0 + f + 2*Δf MHz, … f 0 + f+ m*Δf MHz,通过收发天线2进行发射;
S2. 接收信号时,从收发天线2接收频率为f 0 + f +Δf MHz,f 0 + f + 2*ΔfMHz, … f 0 + f+ m*Δf MHz的回波信号,经过与频率为f 0 的本振信号进行正交下变频后,输出频率为f +Δf MHz,f + 2*Δf MHz,…f + m*Δf MHz的模拟信号,进行模数转换后的数字信号分别与产生的频率为f +Δf MHz,f + 2*Δf MHz,…f + m*Δf MHz的中频信号进行混频,输出频率为Δf MHz,2*ΔfMHz … m*ΔfMHz的基带信号给控制处理模块1。
本实施例通过上述方法,可以同时实现多频点信号f 0 + f +Δf MHz,f 0 + f + 2*Δf MHz, … f 0 + f+ m*Δf MHz的收发,且可以根据实际需求灵活的配置所需频点。
如图2、3所示,本发明具体实施例中实现单通道多频点同时收发的雷达***包括上位机、FPFA、DAC电路、ADC电路、由压控振荡器VCO与两路乘法器构成的两路正交变频电路、两路功率放大器以及收发天线,FPGA中设置有用于产生多频点数字基带信号、对ADC电路输出的多频点数字基带信号依次进行FIFO、脉冲压缩处理的基带处理模块,以及两路处理电路,每路处理电路包括依次连接的LPF、混频器,混频器中使用数字压控振荡器NCO产生所需的中频信号,通过接口模块分别连接至DAC电路、ADC单元电路。本实施例上述雷达***实现单通道多频点同时收发的详细步骤为:
1)用户通过上位机软件对雷达脉冲的宽度p、步进频率Δf、相位ph、幅度amp、以及频点个数m进行设置,默认状态下各个参数将保持为上一次***设置的默认值,其中(m *Δf≤ 100 MHz);
2)FPGA根据上位机发射过来的参数,通过基带信号产生单元311产生一段脉冲宽度为p,包含频率Δf MHz,2*ΔfMHz … m*ΔfMHz的数字信号;
3)数字信号经过第一低通滤波器313与第一混频单元312产生的中频信号进行混频,其中中频信号的频率值为f MHz,得到混频后的输出数字信号包含的频率分量为f +ΔfMHz,f + 2*Δf MHz,…f + m*Δf MHz;
4)将第一混频单元312输出的包含频率分量为f +Δf MHz,f + 2*Δf MHz,…f +m*Δf MHz的数字信号信号经过DAC单元32后输出为模拟信号,该模拟信号与第一压控振荡器产生的雷达本振信号进行正交上变频,设本振频率为f 0 MHz,最终输出后的频率值为f 0 + f +Δf MHz,f 0 + f + 2*Δf MHz, … f 0 + f+ m*Δf MHz的混频后信号,混频后信号经过功率放大器后送入收发天线2;
5)收发天线2接收经过目标发射回来的回波信号,经过低噪声放大器后送入正交下变频单元41,在不考虑多普勒频移等情况下,回波信号包含的频率分量为f 0 + f +ΔfMHz,f 0 + f + 2*Δf MHz, … f 0 + f+ m*Δf MHz,经过正交下变频单元41输出包含频率分量为f +Δf MHz,f + 2*Δf MHz,…f + m*Δf MHz的模拟信号;
6)将正交下变频单元41输出的包含频率分量为f +Δf MHz,f + 2*Δf MHz,…f + m*Δf MHz的模拟信号由ADC单元42直接进行模数转换,数字化后的信号进入FPGA内部;
7)在FPGA的接收端,首先产生与步骤6)中对应多个频率的f +Δf MHz,f + 2*ΔfMHz,…f + m*Δf MHz中频信号,再分别与ADC单元42输出的数字化后的信号进行下变频,混频后的数据就只包含目标信息的基带信号,即为Δf MHz,2*ΔfMHz … m*ΔfMHz的数字基带信号;各路基带信号在经过基带信号处理单元432进行FIFO和脉冲压缩后送入DSP做进一步的数据处理,或者上传给上位机。
上述只是本发明的较佳实施例,并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明。因此,凡是未脱离本发明技术方案的内容,依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均应落在本发明技术方案保护的范围内。