CN108074905A - 电子装置及其制法与基板结构 - Google Patents

电子装置及其制法与基板结构 Download PDF

Info

Publication number
CN108074905A
CN108074905A CN201611037169.XA CN201611037169A CN108074905A CN 108074905 A CN108074905 A CN 108074905A CN 201611037169 A CN201611037169 A CN 201611037169A CN 108074905 A CN108074905 A CN 108074905A
Authority
CN
China
Prior art keywords
line
electronic device
layer
substrate
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611037169.XA
Other languages
English (en)
Other versions
CN108074905B (zh
Inventor
游进暐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN108074905A publication Critical patent/CN108074905A/zh
Application granted granted Critical
Publication of CN108074905B publication Critical patent/CN108074905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电子装置及其制法与基板结构，该电子装置包括：基板、设于该基板上的第一线路部与第二线路部、以及部分设于该第一线路部上且部分设于该第二线路部上的电子元件，其中，该第一线路部的线路规格不同于该第二线路部的线路规格，因而基板上的线路层无需全部制作成细线路规格，故能有效节省成本。

Description

电子装置及其制法与基板结构
技术领域
本发明有关于一种电子装置及其制法，尤指一种半导体装置及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术众多，例如有芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)、多芯片模组封装(Multi-Chip Module，简称MCM)等覆晶型态的封装模组，或将芯片立体堆叠化整合为三维集成电路(3D IC)芯片堆叠技术等。
图1为悉知半导体封装件1的剖面示意图，该半导体封装件1于一封装基板(图略)与半导体芯片15之间设置一硅中介板(Through Silicon interposer，简称TSI)10，该硅中介板10具有多个导电硅穿孔(Through-silicon via，简称TSV)100及形成于该导电硅穿孔100上的线路重布结构(Redistribution layer，简称RDL)，且该线路重布结构包含介电层11与线路重布层12，令该导电硅穿孔100藉由多个导电凸块(图略)电性结合间距较大的封装基板的焊垫，而间距较小的半导体芯片15的电极垫150藉由多个焊锡凸块14电性结合该线路重布层12，再以底胶13包覆该些焊锡凸块14。
前述半导体封装件1中，因该硅中介板10可采用半导体制程制出具有2/2μm以下的线宽/线距的线路重布层12，故当该半导体芯片15具高接点(I/O)数时，该硅中介板10的长宽方向的面积足以连接高I/O数的半导体芯片15，因而不需增加该封装基板的面积，使该半导体芯片15经由该硅中介板10作为一转接板而电性连接至该封装基板上。
此外，该硅中介板10的细线宽/线距特性而使电性传输距离短，故相较于直接覆晶结合至封装基板的半导体芯片的电性传输速度，形成于该硅中介板10上的半导体芯片15的电性传输速度更快。
然而，前述悉知半导体封装件1的制法中，形成细线宽/线距的方式因其制程所须的设备及机台较为昂贵，造成制造成本高居不下且制程时间过长。例如，于制作该硅中介板10时，该导电硅穿孔100的制程需于该硅基板上挖孔(即经由曝光、显影、蚀刻等图案化制程而形成该些穿孔)及金属填孔，致使该导电硅穿孔100的整体制程占整个该硅中介板10的制作成本达约40～50％(以12吋晶圆为例，不含人工成本)，且制作时间非常耗时(因前述步骤流程冗长，特别是蚀刻该硅基板以形成该些穿孔)，以致于最终产品的成本及价格难以降低。
因此，如何克服悉知技术中上述的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述悉知技术的种种缺失，本发明揭露一种电子装置及其制法与基板结构，能节省成本。
本发明的电子装置，包括：基板；第一线路部，其设于该基板上且包含有电性连接该基板的第一线路层；第二线路部，其设于该基板上且包含有电性连接该基板的第二线路层，其中，该第一线路层的线路规格不同于该第二线路层的线路规格；以及一电子元件，其接置于该第一线路部及该第二线路部上，其中，该电子元件的一部分设于该第一线路层上且另一部分设于该第二线路层上。
本发明还揭露一种电子装置的制法，包括：于一基板上形成有第一线路部与第二线路部，其中，该第一线路部具有电性连接该基板的第一线路层，而该第二线路部具有电性连接该基板的第二线路层，且该第一线路层的线路规格不同于该第二线路层的线路规格；以及接置一电子元件于该第一线路部及该第二线路部上，其中，该电子元件的一部分设于该第一线路层上且另一部分设于该第二线路层上。
本发明揭露一种基板结构，包括：基板；第一线路部，其设于该基板上且包含有电性连接该基板的第一线路层；第二线路部，其设于该基板上且包含有电性连接该基板的第二线路层，其中，该第一线路层的线路规格不同于该第二线路层的线路规格。
前述的电子装置及其制法暨基板结构中，该基板包含有线路结构。例如，该线路结构的线路规格与该第一线路层的线路规格相同或不相同；该基板包含有核心层；或者，该基板为无核心层式的结构。
前述的电子装置及其制法暨基板结构中，该第一线路部还具有开口，以供该第二线路部设置于该开口中。
前述的电子装置及其制法暨基板结构中，该第一线路部的高度与该第二线路部的高度为相等或不相等。
前述的电子装置及其制法中，该第二线路部为线路板。
前述的电子装置及其制法中，该第二线路层藉由多个导电元件电性连接该基板。
前述的电子装置及其制法中，该电子元件藉由第一导电元件结合该第一线路层，且藉由第二导电元件结合该第二线路层。例如，该第一导电元件的高度与该第二导电元件的高度为相等或不相等。
前述的电子装置及其制法中，还包括设置另一电子元件设于该第二线路部上，且该另一电子元件未设于该第一线路部上。
前述的电子装置及其制法中，还包括形成结合材于该基板与该电子元件之间，以固定该电子元件于该第一线路部与第二线路部上。
由上可知，本发明的电子装置及其制法，主要藉由该第一线路层的线路规格不同于该第二线路层的线路规格，因而针对电子装置中不同电性及功能需求，其中的线路层无需全部制作成细线路规格，故相较悉知技术的硅中介板的线路重布层皆为细线路规格，本发明较节省成本。
此外，本发明的第二线路部可设于第一线路部的开口中，故可避免后续制程中搬运及翘曲的问题。
附图说明
图1为悉知半导体封装件的剖视示意图；
图2A至图2E为本发明的电子装置的制法的剖视示意图；以及
图3至图5为本发明的电子装置的不同实施例的剖视示意图。
符号说明
1 半导体封装件
10 硅中介板
100 导电硅穿孔
11,210,220,230 介电层
12 线路重布层
13 底胶
14 焊锡凸块
15 半导体芯片
150,240 电极垫
2,3,4,5 电子装置
20,40 基板
200a 第一表面
200b 第二表面
200 核心层
201,202 线路层
203 导电通孔
21,31 第一线路部
211,311 第一线路层
212 开口
22,52 第二线路部
221 第二线路层
222,250 导电元件
23 线路结构
231 增层线路
24,25 电子元件
24a 作用面
24b 非作用面
241,341 第一导电元件
242 第二导电元件
26 结合材
S 开口区
a,b,h,r 高度
t 空隙。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2E为本发明的电子装置2的制法的剖视示意图。
如图2A所示，提供一具有核心层200的基板20。
于本实施例中，该核心层200具有相对的第一表面200a及第二表面200b，且于该第一表面200a及第二表面200b上分别形成有一线路层201及线路层202，并以形成于该核心层200中的导电通孔203电性连接该线路层201及该线路层202。
此外，该基板20还包含形成于该核心层200的第一表面200a及该线路层201上的线路结构23，该线路结构23例如为线路增层结构，其包含有至少一介电层230与至少一设于该介电层230上的增层线路231。
又，于该线路结构23上(如图2A所示的分界线L上)形成有第一线路部21，且该第一线路部21具有至少一介电层210与至少一设于该介电层210上的第一线路层211，且令该第一线路层211电性连接该线路结构23的增层线路231。
另外，该线路结构23与该第一线路部21以相同制程(例如，基板制程)制作，故该线路结构23的增层线路231的线路规格与该第一线路部21的第一线路层211的线路规格相同，其中，所述的线路规格为线宽及线距(L/S)，且该线路结构23的增层线路231与该第一线路层211的L/S为10um以上。
于另一实施例中，如图3所示，该线路结构23与该第一线路部31以不同制程(例如，该线路结构23以基板制程形成，而该第一线路部31以半导体制程形成)制作，故该线路结构23的增层线路231的线路规格(线宽/线距)与该第一线路部31的第一线路层311的线路规格(线宽/线距)不相同，例如，因该第一线路层311以半导体制程所形成，其L/S可为2至10um，而该线路结构23以基板制程形成，其L/S仍为10um以上。
如图2B所示，移除该第一线路部21的部分介电层210，以于该第一线路部21上形成一开口212，使该线路结构23的增层线路231的部分表面外露于该开口212。
于本实施例中，于该第一线路部21的介电层210上预先定义出一开口区S(如图2A所示)，并避免于该开口区S中形成第一线路层211，故于移除该第一线路部21的部分介电层210时，不会损坏该第一线路层211。
如图2C所示，提供一预制完成的第二线路部22，并将该第二线路部22设置于该开口212中。
于本实施例中，该第二线路部22例如为线路板，其具有至少一介电层220与设于该介电层220上的第二线路层221，且该第一线路层211的线路规格(线宽及线距)不同于该第二线路层221的线路规格(线宽及线距)。例如，该第二线路部22以重布线路(Redistribution Layers，简称RDL)制程制作该第二线路层221，其线宽/线距为2um以内。
此外，该第二线路部22(例如为线路板)可藉由多个导电元件222(如焊锡凸块、金属柱等)设置于该开口212中的线路结构23的增层线路231上，使该第二线路层221电性连接该基板20。
又，该第一线路部21相对该基板20的高度h与该第二线路部22相对该基板20的高度h为相等。于另一实施例中，如图3所示，该第一线路部31相对该基板20的高度h与该第二线路部22相对该基板20的高度r为不相等(如r＞h)。
另外，该第二线路部22并未填满该开口212，故该第二线路部22与该第一线路部21之间具有空隙t。
如图2D所示，设置一电子元件24于该基板20上，且该电子元件24以其中一部分设于该第一线路层211上而以另一部分设于该第二线路层221上，亦即该电子元件24同时跨设于该第一线路层211与该第二线路层221上。
于本实施例中，该电子元件24为主动元件、被动元件或其二者组合，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。例如，该电子元件24具有相对的作用面24a与非作用面24b，且该作用面24a具有多个电极垫240，并以覆晶方式设于该第一线路层211与该第二线路层221上。
此外，该电子元件24藉由第一导电元件241(如焊锡凸块、金属柱等)结合该第一线路层211，且藉由第二导电元件242(如焊锡凸块、金属柱等)结合该第二线路层221。具体地，该第一导电元件241相对该电子元件24(该作用面24a)的高度b与该第二导电元件242相对该电子元件24(该作用面24a)的高度b为相等。于另一实施例中，如图3及图4所示，该第一导电元件341的高度a与该第二导电元件242的高度b为不相等(如a＞b)。
又，也可于该第二线路部22上设置另一电子元件25，但该另一电子元件25未设于该第一线路部21上。例如，该电子元件25藉由多个第三导电元件250(如焊锡凸块、金属柱等)结合及电性连接该第二线路层221。
如图2E所示，于该基板20与该些电子元件24,25之间形成如底胶的结合材26，以固定该些电子元件24,25。
于本实施例中，该结合材26形成于该第一线路部21与第二线路部22上及该开口212中，且该结合材26包覆该些导电元件222、该第一导电元件241、第二导电元件242及该第三导电元件250。
此外，于另一实施例中，如图4所示，该基板40为无核心层(coreless)式的结构，其仅具有该线路结构23。
另请参阅图5，于其它实施例中，例如接续图2B的制程，还可直接于该开口212中进行重布线路制程，使该第二线路部52与该第一线路部21之间密合而无间隙；或可直接于该基板20上同时增层形成具不同线路规格的第一线路部21及第二线路部52，其中该第一线路部21的第一线路层211的线宽/线距为2～10um，该第二线路部52的第二线路层221的线宽/线距为2um以内。
本发明前述的制法中考量部分电子元件连接至基板上的线路无需制作细线路，如电源接点与接地接点，而将该第一线路部21,31的第一线路层211,311制作成电源接点与接地接点所需的线宽/线距(具较大的线宽/线距)，因而该电子元件24的其中一部分可(以第一导电凸块241,341)电性连接该第一线路层211(线宽/线距为2～10um)，而另一部分则(以第二导电凸块242)电性连接该第二线路层221(线宽/线距为2um以内)，故相较悉知技术的所有线路层的线宽/线距皆为2um以内(如硅中介板的线路重布层)，本发明的制法较节省成本。
此外，本发明的第二线路部22可设于第一线路部21的开口212中，故可避免后续制程中搬运及翘曲(warpage)的问题。
本发明还提供一种电子装置2,3,4,5，包括：一基板20,40、一第一线路部21,31、一第二线路部22,52以及一电子元件24。
所述的基板20,40具有线路结构23。
所述的第一线路部21,31设于该基板20,40上且具有电性连接该线路结构23的第一线路层211,311。
所述的第二线路部22,52设于该基板20,40上且具有电性连接该线路结构23的第二线路层221，其中，该第一线路层211,311的线路规格(线宽/线距)不同于该第二线路层221的线路规格(线宽/线距)。
所述的电子元件24以其中一部分设于该第一线路层211,311上且以另一部分设于该第二线路层221上。
于一实施例中，该基板20具有核心层200。或者，该基板40为无核心层式的结构。
于一实施例中，该线路结构23的线路规格与该第一线路层211,311的线路规格相同或不相同。
于一实施例中，该第一线路部21还具有一开口212，以将该第二线路部22,52置放于该开口212中。
于一实施例中，该第一线路部21的高度h与该第二线路部22,52的高度h,r相等或不相等。
于一实施例中，该第二线路部22为线路板。
于一实施例中，该第二线路层221藉由多个导电元件222电性连接该线路结构23。
于一实施例中，该电子元件24藉由第一导电元件241,341结合该第一线路层211,311，且藉由第二导电元件242结合该第二线路层221。例如，该第一导电元件241,341的高度a,b与该第二导电元件242的高度b为相等或不相等。
于一实施例中，所述的电子装置2还包括另一电子元件25，其设于该第二线路部22上而未设于该第一线路部21上。
于一实施例中，所述的电子装置2还包括结合材26，用以固定该电子元件24,25。
综上所述，本发明的电子装置及其制法，藉由该第一线路层的线路规格不同于该第二线路层的线路规格，因而针对电子装置中不同电性及功能需求，其中的线路层无需全部制作成细线路规格，故本发明能有效节省成本。
此外，本发明的第二线路部可设于第一线路部的开口中，故可避免后续制程中搬运及翘曲的问题。
上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (33)

1.一种电子装置，其特征为，该电子装置包括：
基板；
第一线路部，其设于该基板上并包含有电性连接该基板的第一线路层；
第二线路部，其设于该基板上并包含有电性连接该基板的第二线路层，其中，该第一线路层的线路规格不同于该第二线路层的线路规格；以及
电子元件，其接置于该第一线路部及该第二线路部上，其中，该电子元件的一部分设于该第一线路层上且另一部分设于该第二线路层上。
2.如权利要求1所述的电子装置，其特征为，该基板包含有线路结构。
3.如权利要求2所述的电子装置，其特征为，该基板包含有核心层。
4.如权利要求2所述的电子装置，其特征为，该基板为无核心层式的结构。
5.如权利要求2所述的电子装置，其特征为，该线路结构的线路规格与该第一线路层的线路规格相同或不相同。
6.如权利要求1所述的电子装置，其特征为，该第一线路部还具有开口，以供该第二线路部设置于该开口中。
7.如权利要求1所述的电子装置，其特征为，该第一线路部的高度与该第二线路部的高度为相等或不相等。
8.如权利要求1所述的电子装置，其特征为，该第二线路部为线路板。
9.如权利要求1所述的电子装置，其特征为，该第二线路层藉由多个导电元件电性连接该基板。
10.如权利要求1所述的电子装置，其特征为，该电子元件藉由第一导电元件结合该第一线路层，且藉由第二导电元件结合该第二线路层。
11.如权利要求10所述的电子装置，其特征为，该第一导电元件的高度与该第二导电元件的高度为相等或不相等。
12.如权利要求1所述的电子装置，其特征为，该电子装置还包括另一电子元件，其设于该第二线路部上而未设于该第一线路部上。
13.如权利要求1所述的电子装置，其特征为，该电子装置还包括形成于该基板上且以固定该电子元件的结合材。
14.一种电子装置的制法，其特征为，该制法包括：
于一基板上形成有第一线路部与第二线路部，其中，该第一线路部具有电性连接该基板的第一线路层，该第二线路部具有电性连接该基板的第二线路层，且该第一线路层的线路规格不同于该第二线路层的线路规格；以及
接置一电子元件于该第一线路部及该第二线路部上，其中，该电子元件的一部分设于该第一线路层上且另一部分设于该第二线路层上。
15.如权利要求14所述的电子装置的制法，其特征为，该基板包含有线路结构。
16.如权利要求15所述的电子装置的制法，其特征为，该基板包含有核心层。
17.如权利要求15所述的电子装置的制法，其特征为，该基板为无核心层式的结构。
18.如权利要求15所述的电子装置的制法，其特征为，该线路结构的线路规格与该第一线路层的线路规格相同或不相同。
19.如权利要求14所述的电子装置的制法，其特征为，该第一线路部还具有开口，以供该第二线路部设置于该开口中。
20.如权利要求14所述的电子装置的制法，其特征为，该第一线路部的高度与该第二线路部的高度为相等或不相等。
21.如权利要求14所述的电子装置的制法，其特征为，该第二线路部为线路板。
22.如权利要求14所述的电子装置的制法，其特征为，该第二线路层藉由多个导电元件电性连接该基板。
23.如权利要求14所述的电子装置的制法，其特征为，该电子元件藉由第一导电元件结合该第一线路层，且藉由第二导电元件结合该第二线路层。
24.如权利要求23所述的电子装置的制法，其特征为，该第一导电元件的高度与该第二导电元件的高度为相等或不相等。
25.如权利要求14所述的电子装置的制法，其特征为，该制法还包括设置另一电子元件设于该第二线路部上，且该另一电子元件未设于该第一线路部上。
26.如权利要求14所述的电子装置的制法，其特征为，该制法还包括形成结合材于该基板与该电子元件之间，以固定该电子元件于该第一线路部与第二线路部上。
27.一种基板结构，其特征为，该基板结构包括：
基板；
第一线路部，其设于该基板上并包含有电性连接该基板的第一线路层；
第二线路部，其设于该基板上并包含有电性连接该基板的第二线路层，其中，该第一线路层的线路规格不同于该第二线路层的线路规格。
28.如权利要求27所述的基板结构，其特征为，该基板包含有线路结构。
29.如权利要求28所述的基板结构，其特征为，该线路结构的线路规格与该第一线路层的线路规格相同或不相同。
30.如权利要求27所述的基板结构，其特征为，该第一线路部还具有开口，以供该第二线路部设置于该开口中。
31.如权利要求27所述的基板结构，其特征为，该第一线路部的高度与该第二线路部的高度为相等或不相等。
32.如权利要求27所述的基板结构，其特征为，该第二线路部为线路板。
33.如权利要求27所述的基板结构，其特征为，该第二线路层藉由多个导电元件电性连接该基板。
CN201611037169.XA 2016-11-16 2016-11-23 电子装置及其制法与基板结构 Active CN108074905B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105137418A TWI669797B (zh) 2016-11-16 2016-11-16 電子裝置及其製法與基板結構
TW105137418 2016-11-16

Publications (2)

Publication Number Publication Date
CN108074905A true CN108074905A (zh) 2018-05-25
CN108074905B CN108074905B (zh) 2020-07-03

Family

ID=62108932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611037169.XA Active CN108074905B (zh) 2016-11-16 2016-11-23 电子装置及其制法与基板结构

Country Status (3)

Country Link
US (1) US20180139844A1 (zh)
CN (1) CN108074905B (zh)
TW (1) TWI669797B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471161A (zh) * 2021-06-28 2021-10-01 浙江集迈科微电子有限公司 用于射频传输的多层布线转接板及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7433318B2 (ja) * 2019-03-07 2024-02-19 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
EP3916772A4 (en) 2019-03-12 2023-04-05 Absolics Inc. PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE WITH IT
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
TWI788230B (zh) * 2022-02-23 2022-12-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820270A (zh) * 2011-06-09 2012-12-12 欣兴电子股份有限公司 封装基板及其制法
CN102915983A (zh) * 2011-08-05 2013-02-06 欣兴电子股份有限公司 嵌埋有中介层的封装基板及其制法
TWI550814B (zh) * 2015-07-31 2016-09-21 矽品精密工業股份有限公司 承載體、封裝基板、電子封裝件及其製法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
JP6162458B2 (ja) * 2013-04-05 2017-07-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9209154B2 (en) * 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9627285B2 (en) * 2014-07-25 2017-04-18 Dyi-chung Hu Package substrate
KR101684787B1 (ko) * 2015-02-13 2016-12-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 디바이스 및 그 형성 방법
US9443824B1 (en) * 2015-03-30 2016-09-13 Qualcomm Incorporated Cavity bridge connection for die split architecture
US10159152B2 (en) * 2015-12-21 2018-12-18 Intel Corporation Development of the advanced component in cavity technology
EP3437129A4 (en) * 2016-03-30 2019-09-25 INTEL Corporation HYBRID MICROELECTRONIC SUBSTRATES

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820270A (zh) * 2011-06-09 2012-12-12 欣兴电子股份有限公司 封装基板及其制法
CN102915983A (zh) * 2011-08-05 2013-02-06 欣兴电子股份有限公司 嵌埋有中介层的封装基板及其制法
TWI550814B (zh) * 2015-07-31 2016-09-21 矽品精密工業股份有限公司 承載體、封裝基板、電子封裝件及其製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471161A (zh) * 2021-06-28 2021-10-01 浙江集迈科微电子有限公司 用于射频传输的多层布线转接板及其制备方法

Also Published As

Publication number Publication date
TW201820579A (zh) 2018-06-01
TWI669797B (zh) 2019-08-21
CN108074905B (zh) 2020-07-03
US20180139844A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
TWI746759B (zh) 多晶片晶圓級封裝及其形成方法
US20230245975A1 (en) Semiconductor package and method of fabricating the same
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
US10068847B2 (en) Package substrate and method of fabricating the same
CN109585391A (zh) 半导体封装件及其形成方法
TWI721035B (zh) 疊層封裝元件及其形成方法
CN106935563B (zh) 电子封装件及其制法与基板结构
CN108074905A (zh) 电子装置及其制法与基板结构
CN115588651A (zh) 半导体封装件以及其制造方法
TWI544599B (zh) 封裝結構之製法
CN109904122A (zh) 电子封装件及其制法
CN106469712B (zh) 电子封装结构及其制法
CN105870074A (zh) 电子封装件及其制法
CN106328632A (zh) 电子封装件及其制法
CN105990270A (zh) 电子封装件及其制法
CN104685624B (zh) 重组晶圆级微电子封装
CN107123631A (zh) 电子封装件及其半导体基板与制法
TWI685944B (zh) 三維直通矽晶貫孔結構
CN107316842A (zh) 基板结构
TW201209973A (en) Package structure having (TSV) through-silicon-vias chip embedded therein and fabrication method thereof
TWM521807U (zh) 封裝結構及其中介板
TWI612627B (zh) 電子封裝件及其製法
KR20090044496A (ko) 스택 패키지
KR20210020640A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant