CN108074803A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108074803A
CN108074803A CN201611018521.5A CN201611018521A CN108074803A CN 108074803 A CN108074803 A CN 108074803A CN 201611018521 A CN201611018521 A CN 201611018521A CN 108074803 A CN108074803 A CN 108074803A
Authority
CN
China
Prior art keywords
oxide layer
layer
substrate
forming method
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611018521.5A
Other languages
English (en)
Other versions
CN108074803B (zh
Inventor
杨志勇
刘焕新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611018521.5A priority Critical patent/CN108074803B/zh
Publication of CN108074803A publication Critical patent/CN108074803A/zh
Application granted granted Critical
Publication of CN108074803B publication Critical patent/CN108074803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构及其形成方法,包括:提供衬底;在所述衬底上形成氧化层;对所述氧化层表面进行氧化处理;对经氧化处理的所述氧化层进行图形化,去除部分氧化层。本发明技术方案在形成氧化层之后,对所述氧化层表面进行氧化处理,从而去除所述氧化层表面的残留物,减少所述残留物对后续工艺的影响,减少所述氧化层图形化过程中缺陷的产生,从而提高形成半导体结构的良率。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域,特别涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制作技术的不断发展,半导体器件朝着更高元件密度,以及更高集成度的方向发展。半导体器件的几何尺寸遵循摩尔定律不断缩小。作为最基本的半导体器件,晶体管的尺寸随着半导体器件尺寸的减小而减小。
当半导体器件尺寸减小到一定程度时,各种因为半导体器件的物理极限所带来的二级效应相继出现,半导体器件的特征尺寸按比例缩小变得越来越困难。其中,对晶体管而言,尺寸的减小会引起漏电流增大,饱和电流减小的等诸多问题,从而引起晶体管性能的退化。
对于晶体管性能的退化,当前的一种解决方法是,采用高K栅介质材料代替传统的二氧化硅栅介质材料,并使用金属作为栅电极,以避免高K材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。“高K金属栅”的引入,减小了半导体器件的漏电流。
但是现有技术中,引入“高K金属栅”的半导体结构,往往存在缺陷较多,良率较低的问题。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法,以减少缺陷提高良率。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:
提供衬底;在所述衬底上形成氧化层;对所述氧化层表面进行氧化处理;对经氧化处理的所述氧化层进行图形化,去除部分氧化层。
可选的,进行氧化处理的步骤包括:通过臭氧溶液对所述氧化层表面进行氧化处理。
可选的,通过臭氧溶液进行氧化处理的步骤中,按摩尔百分比,所述臭氧溶液的浓度在30%到80%范围内。
可选的,通过臭氧溶液进行氧化处理的步骤中,氧化处理的时间在20秒到2分钟范围内。
可选的,进行氧化处理的步骤包括:通过氧气退火的方式对所述氧化层表面进行所述氧化处理。
可选的,通过氧气退火进行氧化处理的步骤中,氧气流量在0.8slm到1.0slm范围内。
可选的,通过氧气退火进行氧化处理的步骤中,退火温度在1000℃到1200℃范围内,退火时间在15s到40s范围内。
可选的,形成所述氧化层的步骤包括:通过原位水汽生成工艺形成所述氧化层。
可选的,对所述氧化层进行图形化的步骤包括:在经氧化处理的所述氧化层上形成图形化的光刻胶层,所述光刻胶层露出部分氧化层;去除所述光刻胶层露出的部分氧化层;去除所述光刻胶层,露出剩余的氧化层。
可选的,去除部分氧化层的步骤包括:通过湿法刻蚀的方式去除部分氧化层。
可选的,通过湿法刻蚀去除部分氧化层的步骤中,刻蚀溶液为氢氟酸。
可选的,去除所述光刻胶层的步骤包括:通过湿法清洗的方式去除所述光刻胶层。
可选的,通过湿法清洗去除所述光刻胶层的步骤中,清洗溶液为硫酸和过氧化氢混合溶液。
可选的,形成图形化的光刻胶层的步骤包括:在经氧化处理的所述氧化层涂覆粘附剂;在表面涂覆有粘附剂的氧化层上涂覆光刻胶;对所述光刻胶进行图形化,露出部分氧化层。
可选的,涂覆粘附剂的步骤中,所述粘附剂的材料为六甲基二硅胺。
可选的,提供衬底的步骤中,所述衬底包括用于形成核心器件的核心区以及用于形成输入输出器件的***区;去除部分氧化层的步骤中,去除所述核心区衬底上的氧化层。
可选的,去除部分氧化层之后,所述形成方法还包括:在所述衬底和所述氧化层上形成栅氧层,位于核心区衬底上的栅氧层用于形成所述核心器件的栅介质层,位于***区衬底上的栅氧层和剩余的氧化层用于形成输入输出器件的栅介质层。
相应的,本发明还提供一种半导体结构,包括:
衬底;位于所述衬底上图形化的氧化层,所述氧化层表面经氧化处理。
可选的,所述衬底包括用于形成核心器件的核心区以及用于形成输入输出器件的***区;所述氧化层位于***区的衬底上。
可选的,所述半导体结构还包括:位于所述衬底和所述氧化层上的栅氧层,位于核心区衬底上的栅氧层用于形成核心器件的栅介质层,位于***区衬底上的栅氧层和氧化层用于形成输入输出器件的栅介质层。
与现有技术相比,本发明的技术方案具有以下优点:
本发明技术方案在形成氧化层之后,对所述氧化层表面进行氧化处理,从而去除所述氧化层表面的残留物,减少所述残留物对后续工艺的影响,减少所述氧化层图形化过程中缺陷的产生,从而提高形成半导体结构的良率。
本发明可选方案中,所述氧化层通过原位水汽生成工艺形成,所以所述氧化处理能够使所述氧化层表面残余的氢氧根离子还原,从而在通过光刻胶对所述氧化层进行图形化的过程中,减少副产物的产生,因此能够有效的减少缺陷,提高良率。
附图说明
图1至图2是一种半导体结构形成方法各个步骤对应的剖面结构示意图;
图3至图8是本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知,现有技术中,引入“高K金属栅”的半导体结构,往往存在缺陷较多,良率较低的问题。现结合一种具有“高K金属栅”的半导体结构的形成方法分析其缺陷多良率低问题的原因:
半导体器件按照功能区分主要分为核心(Core)器件和输入输出(Input andOutput,IO)器件。为了减小半导体器件的尺寸,提高半导体器件的集成度,核心器件的尺寸小于输入输出器件的尺寸。
此外,输入输出器件的工作电压比核心器件的工作电压大得多,以获得更强的驱动能力。为防止电击穿等问题,当器件的工作电压越大时,要求器件的栅介质层厚度越厚,因此,输入输出器件的栅介质层厚度通常大于核心器件栅介质层的厚度。
参考图1至图2,示出了一种半导体结构形成方法各个步骤对应的剖面结构示意图。
如图1所示,提供衬底10,所述衬底10包括用于形成核心器件的核心区10c以及用于形成输入输出器件的***区10io;在所述衬底10上形成氧化层11;在所述氧化层11上形成图形化的光刻胶层12,所述光刻胶层12露出核心区10c衬底10上的氧化层11。
参考图2,去除所述光刻胶层12露出的氧化层11,露出所述核心区10c的衬底10;去除剩余的光刻胶层12,露出***区10io衬底10上的氧化层11。
之后再在所述衬底10和所述氧化层11上形成栅氧层。位于***区10io衬底10上剩余的氧化层10与所述栅氧层用于形成输入输出器件的栅介质层;位于核心区10c衬底10上的栅氧层用于形成核心器件的栅介质层,从而使输入输出器件具有较厚的栅介质层。
通常情况下,所述氧化层11是通过原位水汽生成(In-Situ Steam Generation,ISSG)工艺在所述衬底10上形成。采用这种方式形成所述氧化层11之后,所述氧化层11表面会有较多的氢氧根离子(OH-)残留。所述氧化层11表面大量氢氧根离子(OH-)的残留会使光刻胶中毒(poison)。
例如,形成图形化的光刻胶层12的步骤包括:在所述氧化层11上涂覆粘附剂;在表面涂覆有粘附剂的氧化层上涂覆光刻胶;对所述光刻胶进行图形化,形成所述图形化的光刻胶层12。
粘附剂的材料通常为六甲基二硅胺(Hexamethyldisilazane,HMDS)。六甲基二硅胺会与亲水性的氢氧根离子发生反应,形成疏水性的OSi(CH3)3
(CH3)3SiNHSi(CH3)3+2OH-→2OSi(CH3)3+NH3
也就是说,氢氧根离子(OH-)的残留会在形成图形化的光刻胶层12之后,形成副产物(byproduct)。副产物的产生会引起光刻胶的中毒,从而在光刻胶图形化以及去除剩余光刻胶层12的过程中出现光刻胶残余的现象。光刻胶的残余会影响核心区10c衬底10上氧化层11的去除,还会影响后续栅氧层的形成,从而导致缺陷较多,良率较低的问题。
为解决所述技术问题,本发明提供一种半导体结构的形成方法,包括:
提供衬底;在所述衬底上形成氧化层;对所述氧化层表面进行氧化处理;对经氧化处理的所述氧化层进行图形化,去除部分氧化层。
本发明技术方案在形成氧化层之后,对所述氧化层表面进行氧化处理,从而去除所述氧化层表面的残留物,减少所述残留物对后续工艺的影响,减少所述氧化层图形化过程中缺陷的产生,从而提高形成半导体结构的良率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图3至图8,示出了本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
参考图3,提供衬底100。
所述衬底100用于提供工艺操作平台。
本实施例中,所述衬底100的材料为单晶硅。在本发明的其他实施例中,所述衬底的材料还可以选自多晶硅或者非晶硅;所述衬底也可以选自硅、锗、砷化镓或硅锗化合物;所述衬底还可以是其他半导体材料,或者,所述衬底还可以选自具有外延层或外延层上硅结构。
需要说明的是,本实施例中,所述衬底100为平面衬底。本发明其他实施例中,所述衬底上还可以具有半导体结构,例如鳍部等半导体结构。
本实施例中,所述衬底100包括用于形成核心器件的核心区100C和输入输出器件的***区100IO。由于核心器件的尺寸小于输入输出器件的尺寸,而且输入输出器件的工作电压高于核心器件的工作电压,所以后续所形成的输入输出器件的栅介质层厚度大于核心器件栅介质层的厚度。
继续参考图3,在所述衬底100上形成氧化层110。
本实施例中,所述衬底100包括核心区100C和***区100IO,所以位于***区100IO衬底100上的氧化层110后续用于构成所述核心器件的栅介质层,使输入输出器件具有较厚的栅介质层;而位于核心区100C衬底100上的氧化层110后续需被去除,以减小所述核心器件的栅介质层厚度。
需要说明的是,本实施例中,所述氧化层110用于形成所述输入输出器件的栅介质层的做法仅为一示例。本发明其他实施例中,所述氧化层还可以是其他用途的氧化层。
形成所述氧化层110的步骤包括:通过原位水汽生成工艺形成所述氧化层110。在原位水汽生成工艺中,反应气体为一定比例的氧气和氢气的混合体。在一定的温度和气压条件下,氧气和氢气发生反应,生成水、高密度的气相氧原子团以及氢氧根离子。其中,高密度的气相氧原子团具有较强氧化性,能够在所述衬底100上形成高质量高密度的氧化层。
参考图4,对所述氧化层110表面进行氧化处理200。
所述氧化处理200用于去除所述氧化层110表面的残留物,减少所述残留物对后续工艺的影响,降低光刻胶中毒现象出现的几率,减少后续工艺过程中缺陷的产生,提高形成所述半导体结构的良率。
本实施例中,所述氧化层110通过原位水汽生成工艺形成,所以所述氧化层110表面会残留有较多的氢氧根离子。所述氧化处理200用于还原氢氧根离子,减少氢氧根离子的残余,降低光刻胶中毒现象出现的几率,从而降低缺陷产生的几率,提高良率。
具体的,进行氧化处理200的步骤包括:通过臭氧溶液对所述氧化层110表面进行氧化处理200。臭氧溶液具有较强的氧化性,能够与氢氧根离子反应,从而去除氢氧根离子,减少氢氧根离子的残余,能够有效的减少缺陷的产生,有利于提高良率。
臭氧溶液的浓度不宜太高也不宜太低。
如果臭氧溶液的浓度太低,则无法充分去除所述氧化层110表面残留的氢氧根离子,残余的氢氧根离子依旧会影响后续工艺,形成缺陷,不利于良率的提高,而且臭氧溶液的浓度太低,还会影响氧化处理200的效率,增加处理时间,影响生产效率;如果臭氧溶液的浓度太高,则臭氧溶液氧化性较强,会造成不必要的工艺风险,增大衬底100上其他半导体结构受损的可能。具体的,本实施例中,通过臭氧溶液进行氧化处理200的步骤中,按摩尔百分比,所述臭氧溶液的浓度在30%到80%范围内。
此外,通过臭氧溶液进行氧化处理200的步骤中,氧化处理200的时间不宜过长也不宜过短。
如果氧化处理200的时间过短,则臭氧溶液无法完全与氧化层110表面残留的氢氧根离子反应,残余的氢氧根离子依旧会影响后续工艺,形成缺陷,不利于良率的提高;如果氧化处理200的时间太长,则会造成不必要的工艺风险,增大衬底100上其他半导体结构受损的可能,而且氧化处理200的时间太长,也不利于生产效率的提高。具体的,本实施例中,通过臭氧溶液进行氧化处理200的步骤中,氧化处理200的时间在20秒到2分钟范围内。
氧化处理200的时间与所述臭氧溶液的浓度相互配合,使所述氧化层110表面的氢氧根离子与所述臭氧溶液充分反应,从而降低缺陷形成的可能,提高良率。
需要说明的,通过臭氧溶液对所述氧化层110表面进行氧化处理200的做法仅为一示例。本发明其他实施例中,进行氧化处理的步骤包括:通过氧气退火的方式对所述氧化层表面进行所述氧化处理。氧气退火的方式也能够与氢氧根离子反应,使氢氧根离子还原为水,从而减少氢氧根离子的残余,减少缺陷的产生,有利于良率的提高。
通过氧气退火进行氧化处理的步骤中,氧气的流量不宜太大也不宜太小。
氧气的流量如果太小,所述氧化层表面残留的氢氧根离子无法充分与氧气反应,残余的氢氧根离子依旧会影响后续工艺,形成缺陷,不利于良率的提高,而且氧气的流量太小,还会影响氧化处理的效率,增加退火时间,影响生产效率;氧气的流量如果太大,则容易造成材料浪费,增加工艺难度,还可能造成不必要的工艺风险,增大衬底上其他半导体结构受损的可能。具体的,本发明其他实施例中,通过氧气退火进行氧化处理的步骤中,氧气流量在0.8slm到1.0slm范围内。
通过氧气退火进行氧化处理的步骤中,退火温度不宜太高也不宜太低,退火时间不宜太长也不宜太短。
退火温度如果太高,或者退火时间如果太长,会造成不必要的工艺风险,增大衬底上其他半导体结构受损的可能;退火温度如果太低,或者退火时间如果太短,则会影响氧气与氢氧根离子的反应,不利于氢氧根离子的去除,残余的氢氧根离子依旧会影响后续工艺,形成缺陷,不利于良率的提高,而且影响氧化处理的效率,影响生产效率。具体的,本发明其他实施例中,通过氧气退火进行氧化处理的步骤中,退火温度在1000℃到1200℃范围内,退火时间在15s到40s范围内。
需要说明的是,通过臭氧溶液进行氧化处理的做法以及通过氧气退火进行所述氧化处理的做法,均不会引入杂质,有利于降低工艺难度,简化工艺步骤,有利于良率的提高。
参考图5至图7,对经氧化处理的所述氧化层110进行图形化,去除部分氧化层110。
具体的,对所述氧化层110进行图形化的步骤包括:
如图5所示,在经氧化处理200(如图4所示)的所述氧化层110上形成图形化的光刻胶层120,所述光刻胶层120露出部分氧化层110。
所述图形化的光刻胶层120用于保护部分氧化层110,从而实现对氧化层110的部分去除。
本实施例中,所述衬底100包括核心区100C和***区100IO,位于***区100IO衬底100上的氧化层110后续用于构成所述核心器件的栅介质层,所以所述光刻胶层120用于保护所述***区100IO衬底100上的氧化层110,从而避免后续工艺对所述氧化层110造成影响。所以形成所述图形化的光刻胶层120的步骤中,所述光刻胶层120位于***区100IO的氧化层110上,露出核心区100C衬底100上的氧化层110。
形成图形化的光刻胶层120的步骤包括:在经氧化处理200的所述氧化层110涂覆粘附剂;在表面涂覆有粘附剂的氧化层110上涂覆光刻胶;对所述光刻胶进行图形化,露出部分氧化层110。
其中,所述粘附剂用于增强所述氧化层110与所述光刻胶层120之间的粘附力。涂覆粘附剂的步骤中,所述粘附剂的材料为六甲基二硅胺,可以通过浸泡、喷雾或气相的方式实现涂覆。
由于所述氧化层110表面经所述氧化处理200,所以所述氧化层110表面清洁度较高,残余的氢氧根离子较少,所以所述粘结剂发生反应的几率较低,所形成副产物较少。副产物的减少,有利于减少光刻胶中毒现象出现的几率,有利于减少对所述光刻胶进行图形化过程中光刻胶的残余,有利于减少缺陷的产生。
对所述光刻胶进行图形化的步骤包括:通过光刻的工艺对所述光刻胶进行图形化。本实施例中,通过光刻的工艺去除所述核心区100C衬底100上的光刻胶,露出核心区100C衬底100上的氧化层110。
如图6所示,去除所述光刻胶层120露出的部分氧化层110。
本实施例中,所述光刻胶层120位于***区100IO的氧化层110上,露出核心区100C衬底100上的氧化层110,所以去除部分氧化层110的步骤中,去除所述核心区100C衬底100上的氧化层110,露出所述核心区100C的衬底100。
去除部分氧化层110的步骤包括:通过湿法刻蚀的方式去除部分氧化层110。具体的,湿法刻蚀去除部分氧化层110的步骤能够减少去除工艺对衬底100的影响,有利于降低衬底100受损的风险,有利于良率的提高。
具体的,通过湿法刻蚀去除部分氧化层110的步骤中,刻蚀溶液为氢氟酸。本实施例中,所述刻蚀溶液为稀氢氟酸(dilute HF,DHF)能够与氧化层110反应,从而实现对氧化层110的刻蚀,而且对衬底100和所述氧化层110之间具有较高的刻蚀选择比,工艺风险较小,有利于降低衬底100受损的可能,有利于良率的提高。
如图7所示,去除所述光刻胶层120(如图6所示),露出剩余的氧化层110。
本实施例中,去除所述光刻胶层120的步骤包括:通过湿法清洗的方式去除所述光刻胶层120。由于***区110IO衬底100上的氧化层110后续用于形成所述输入输出器件的栅介质层,所以通过湿法的方式去除所述光刻胶层120的做法,能够降低***区110IO衬底100上的氧化层110受损的可能,有利于提高所形成栅介质层的质量,有利于良率的提高。
具体的,通过湿法清洗去除所述光刻胶层的步骤中,清洗溶液为硫酸和过氧化氢的混合溶液(Sulfuric-peroxide mix,SPM)。硫酸和过氧化氢的混合溶液能够与光刻胶反应,从而达到去除光刻胶层120的目的。
由于所述氧化层110表面经所述氧化处理200,所以所述氧化层110表面清洁度较高,残余的氢氧根离子较少,所形成副产物较少。副产物的减少,有利于减少光刻胶残余,有利于降低缺陷出现的可能,有利于良率的提高。
需要说明的是,本实施例中,在去除所述光刻胶层120(如图6所示)之后,所述形成方法还包括:进行清洗处理,以去除所述氧化层110和所述衬底100上的残余物,为后续工艺提供清洁的操作表面。具体的,进行清洗处理的步骤中,清洗溶液为第一标准溶液(SC1)。第一标准溶液为氢氧化钠和过氧化氢的混合溶液,能够去除所述氧化层110和所述衬底100上颗粒和有机物质,从而达到清洗的目的。
此外,本实施例中,所述衬底100包括核心区100C和***区100IO,所述***区110IO衬底100上的氧化层110用于形成输入输出器件的栅介质层。
所以如图8所示,去除部分氧化层110之后,所述形成方法还包括:在所述衬底100和所述氧化层110上形成栅氧层130,位于核心区100C衬底100上的栅氧层130用于形成所述核心器件的栅介质层,位于***区100IO衬底100上的栅氧层130和剩余的氧化层110用于形成输入输出器件的栅介质层。
由于所述氧化层110在形成后经氧化处理200(如图4所示),所述氧化层110在图形化过程中所形成缺陷较少,所述栅氧层130和所述氧化层110的质量较好,有利于提高所形成核心器件栅介质层和输入输出器件栅介质层的质量,有利于提高形成半导体结构的良率。
相应的,本发明还提供一种半导体结构。
参考图8,示出了本发明半导体结构一实施例的剖面结构示意图。
所述半导体结构包括:衬底100;位于所述衬底100上图形化的氧化层110,所述氧化层110表面经氧化处理。
所述衬底100用于提供工艺操作平台。
本实施例中,所述衬底100的材料为单晶硅。在本发明的其他实施例中,所述衬底的材料还可以选自多晶硅或者非晶硅;所述衬底也可以选自硅、锗、砷化镓或硅锗化合物;所述衬底还可以是其他半导体材料,或者,所述衬底还可以选自具有外延层或外延层上硅结构。
需要说明的是,本实施例中,所述衬底100为平面衬底。本发明其他实施例中,所述衬底上还可以具有半导体结构,例如鳍部等半导体结构。
本实施例中,所述衬底100包括用于形成核心器件的核心区100C和输入输出器件的***区100IO。由于核心器件的尺寸小于输入输出器件的尺寸,而且输入输出器件的工作电压高于核心器件的工作电压,所以后续所形成的输入输出器件的栅介质层厚度大于核心器件栅介质层的厚度。所以所述氧化层110位于***区100IO的衬底100上,用于构成所述核心器件的栅介质层,使输入输出器件具有较厚的栅介质层。
需要说明的是,本实施例中,所述氧化层110用于形成所述输入输出器件的栅介质层的做法仅为一示例。本发明其他实施例中,所述氧化层还可以是其他用途的氧化层。
本实施例中,所述氧化层110是通过原位水汽生成工艺形成的氧化层。在原位水汽生成工艺中,反应气体为一定比例的氧气和氢气的混合体。在一定的温度和气压条件下,氧气和氢气发生反应,生成水、高密度的气相氧原子团以及氢氧根离子。因此原位水汽生成工艺所形成的氧化层质量较高、密度较高,能够有效提高所述氧化层110的质量,有利于提高所述半导体结构的性能。
所述氧化层110表面经氧化处理200(如图4所示)。
所述氧化处理200用于去除所述氧化层110表面的残留物,减少所述残留物对后续工艺的影响,降低光刻胶中毒现象出现的几率,减少后续工艺过程中缺陷的产生,提高形成所述半导体结构的良率。
本实施例中,所述氧化层110通过原位水汽生成工艺形成,所以所述氧化层110表面会残留有较多的氢氧根离子。所述氧化处理200用于还原氢氧根离子,减少氢氧根离子的残余,降低光刻胶中毒现象出现的几率,从而降低缺陷产生的几率,提高良率。
具体的,与本发明所提供半导体结构形成方法相同,所述氧化处理200可以通过臭氧溶液对所述氧化层110表面进行,或者通过氧气退火的方式对所述氧化层110表面进行。所述氧化处理200的具体技术方案参考前述实施例,本发明在此不再赘述。
所述氧化层110为图形化的氧化层,所述氧化层110露出核心区110C的衬底100。
具体的,所述氧化层110图形化的过程是通过图形化的光刻胶实现的。形成图形化光刻胶的过程中,需要在氧化层110表面涂覆粘附剂,在表面涂覆哟粘附剂的氧化层110上涂覆光刻胶,再对光刻胶进行图形化。
由于所述氧化层110表面经氧化处理,因此所述氧化层110表面清洁度较高,残余的氢氧根离子较少,所以在光刻胶图形化的过程中,粘结剂发生反应的几率较小,产生副产物较少。副产物的减少能够减少光刻胶中毒现象出现的可能,有利于减少光刻胶图形化过程中的光刻胶残余,有利于减少所述氧化层110图形化过程中缺陷的产生,有利于改善所形成图形化氧化层110的质量。
需要说明的是,本实施例中,所述衬底100包括核心区100C和***区100IO,所述***区110IO衬底100上的氧化层110用于形成输入输出器件的栅介质层。
所以,所述半导体结构还包括:位于所述衬底100和所述氧化层110上的栅氧层130,位于核心区100C衬底100上的栅氧层130用于形成核心器件的栅介质层,位于***区100IO衬底100上的栅氧层130和氧化层110用于形成输入输出器件的栅介质层。
由于所述氧化层110经氧化处理200(如图4所示),所述氧化层110中的缺陷较少,所述栅氧层130和所述氧化层110的质量较好,有利于提高核心器件栅介质层和输入输出器件栅介质层的质量,有利于改善所述半导体结构的良率。
综上,本发明技术方案在形成氧化层之后,对所述氧化层表面进行氧化处理,从而去除所述氧化层表面的残留物,减少所述残留物对后续工艺的影响,减少所述氧化层图形化过程中缺陷的产生,从而提高形成半导体结构的良率。而且本发明可选方案中,所述氧化层通过原位水汽生成工艺形成,所以所述氧化处理能够使所述氧化层表面残余的氢氧根离子还原,从而在通过光刻胶对所述氧化层进行图形化的过程中,减少副产物的产生,因此能够有效的减少缺陷,提高良率。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成氧化层;
对所述氧化层表面进行氧化处理;
对经氧化处理的所述氧化层进行图形化,去除部分氧化层。
2.如权利要求1所述的形成方法,其特征在于,进行氧化处理的步骤包括:通过臭氧溶液对所述氧化层表面进行氧化处理。
3.如权利要求2所述的形成方法,其特征在于,通过臭氧溶液进行氧化处理的步骤中,按摩尔百分比,所述臭氧溶液的浓度在30%到80%范围内。
4.如权利要求2所述的形成方法,其特征在于,通过臭氧溶液进行氧化处理的步骤中,氧化处理的时间在20秒到2分钟范围内。
5.如权利要求1所述的形成方法,其特征在于,进行氧化处理的步骤包括:通过氧气退火的方式对所述氧化层表面进行所述氧化处理。
6.如权利要求5所述的形成方法,其特征在于,通过氧气退火进行氧化处理的步骤中,氧气流量在0.8slm到1.0slm范围内。
7.如权利要求5所述的形成方法,其特征在于,通过氧气退火进行氧化处理的步骤中,退火温度在1000℃到1200℃范围内,退火时间在15s到40s范围内。
8.如权利要求1所述的形成方法,其特征在于,形成所述氧化层的步骤包括:通过原位水汽生成工艺形成所述氧化层。
9.如权利要求1所述的形成方法,其特征在于,对所述氧化层进行图形化的步骤包括:
在经氧化处理的所述氧化层上形成图形化的光刻胶层,所述光刻胶层露出部分氧化层;
去除所述光刻胶层露出的部分氧化层;
去除所述光刻胶层,露出剩余的氧化层。
10.如权利要求9所述的形成方法,其特征在于,去除部分氧化层的步骤包括:通过湿法刻蚀的方式去除部分氧化层。
11.如权利要求10所述的形成方法,其特征在于,通过湿法刻蚀去除部分氧化层的步骤中,刻蚀溶液为氢氟酸。
12.如权利要求9所述的形成方法,其特征在于,去除所述光刻胶层的步骤包括:通过湿法清洗的方式去除所述光刻胶层。
13.如权利要求12所述的形成方法,其特征在于,通过湿法清洗去除所述光刻胶层的步骤中,清洗溶液为硫酸和过氧化氢混合溶液。
14.如权利要求9所述的形成方法,其特征在于,形成图形化的光刻胶层的步骤包括:
在经氧化处理的所述氧化层涂覆粘附剂;
在表面涂覆有粘附剂的氧化层上涂覆光刻胶;
对所述光刻胶进行图形化,露出部分氧化层。
15.如权利要求14所述的形成方法,其特征在于,涂覆粘附剂的步骤中,所述粘附剂的材料为六甲基二硅胺。
16.如权利要求1所述的形成方法,其特征在于,提供衬底的步骤中,所述衬底包括用于形成核心器件的核心区以及用于形成输入输出器件的***区;
去除部分氧化层的步骤中,去除所述核心区衬底上的氧化层。
17.如权利要求16所述的形成方法,其特征在于,去除部分氧化层之后,所述形成方法还包括:在所述衬底和所述氧化层上形成栅氧层,位于核心区衬底上的栅氧层用于形成所述核心器件的栅介质层,位于***区衬底上的栅氧层和剩余的氧化层用于形成输入输出器件的栅介质层。
18.一种半导体结构,其特征在于,包括:
衬底;
位于所述衬底上图形化的氧化层,所述氧化层表面经氧化处理。
19.如权利要求18所述的半导体结构,其特征在于,所述衬底包括用于形成核心器件的核心区以及用于形成输入输出器件的***区;
所述氧化层位于***区的衬底上。
20.如权利要求18所述的半导体结构,其特征在于,所述半导体结构还包括:位于所述衬底和所述氧化层上的栅氧层,位于核心区衬底上的栅氧层用于形成核心器件的栅介质层,位于***区衬底上的栅氧层和氧化层用于形成输入输出器件的栅介质层。
CN201611018521.5A 2016-11-18 2016-11-18 半导体结构及其形成方法 Active CN108074803B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611018521.5A CN108074803B (zh) 2016-11-18 2016-11-18 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611018521.5A CN108074803B (zh) 2016-11-18 2016-11-18 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN108074803A true CN108074803A (zh) 2018-05-25
CN108074803B CN108074803B (zh) 2020-07-10

Family

ID=62160232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611018521.5A Active CN108074803B (zh) 2016-11-18 2016-11-18 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN108074803B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652518A (zh) * 2019-10-11 2021-04-13 中芯国际集成电路制造(天津)有限公司 一种半导体器件的形成方法
CN118198000A (zh) * 2024-05-20 2024-06-14 合肥晶合集成电路股份有限公司 双栅氧化层及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778786B1 (en) * 2012-05-29 2014-07-15 Suvolta, Inc. Method for substrate preservation during transistor fabrication
CN105161525A (zh) * 2015-07-30 2015-12-16 上海华力微电子有限公司 一种栅介质层的制备方法
CN105990234A (zh) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778786B1 (en) * 2012-05-29 2014-07-15 Suvolta, Inc. Method for substrate preservation during transistor fabrication
CN105990234A (zh) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105161525A (zh) * 2015-07-30 2015-12-16 上海华力微电子有限公司 一种栅介质层的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652518A (zh) * 2019-10-11 2021-04-13 中芯国际集成电路制造(天津)有限公司 一种半导体器件的形成方法
CN118198000A (zh) * 2024-05-20 2024-06-14 合肥晶合集成电路股份有限公司 双栅氧化层及其形成方法

Also Published As

Publication number Publication date
CN108074803B (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
JP5065708B2 (ja) フォトレジストのストリップ方法
TW200525585A (en) System and method for removal of photoresist in transistor fabrication for integrated circuit manufacturing
CN106298919A (zh) 半导体器件、鳍式场效应晶体管及其形成方法
CN104347417A (zh) Mos晶体管的形成方法
CN104183477B (zh) 一种制作半导体器件的方法
CN106486365B (zh) 半导体器件的形成方法
CN101656208B (zh) 一种选择性去除TaN金属栅电极层的方法
KR102287682B1 (ko) 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정
CN108074803A (zh) 半导体结构及其形成方法
CN103972094B (zh) 半导体结构的形成方法
CN100437914C (zh) 制造半导体器件的栅电极的方法
CN107978514B (zh) 晶体管及其形成方法
CN104134630B (zh) 一种减少超低介质常数薄膜侧壁损伤的方法
JP5130652B2 (ja) 金属膜のエッチング方法及び半導体装置の製造方法
CN104103589B (zh) 一种晶体管制造方法
CN102956484A (zh) 一种半导体器件的制造方法
CN105990234A (zh) 半导体器件的形成方法
CN107591399B (zh) 半导体结构及其形成方法
CN107634006A (zh) 晶圆的返工方法
CN112652518B (zh) 一种半导体器件的形成方法
US20160225630A1 (en) Structure and formation method of semiconductor device with metal gate stack
CN106158656A (zh) 半导体结构的形成方法
CN105742177A (zh) 一种去除虚拟栅极介质层的方法
JP2006286775A (ja) エッチング方法
CN107845574A (zh) 半导体上刻蚀去除氧化物的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant