CN108063618A - 一种vco自动校准电路和方法 - Google Patents

Abstract

本发明公开了一种VCO自动校准电路，包括参考时钟计数器、反馈时钟计数器、状态机、压控振荡器、分频器和复位模块，参考时钟计数器、反馈时钟计数器、复位模块和压控振荡器均与状态机连接，复位模块、压控振荡器和反馈时钟计数器均与分频器连接；状态机在复位状态时将参考时钟计数器、反馈时钟计数器复位，并使复位模块将分频器复位，使参考时钟计数器和反馈时钟计数器同时计数，参考时钟计数器计数到预设计数值时记录反馈计数器得到的反馈计数值值，根据预设计数值和反馈计数值的比较结果通过二分法找到压控振荡器的最佳电容阵列值。本发明消除了反馈时钟初始相位不确定从而降低计数准确性的问题；能够缩短自动校准的时间。

Description

一种VCO自动校准电路和方法

技术领域

本发明属于集成电路设计技术领域，尤其涉及一种VCO自动校准电路和方法。

背景技术

目前，现代通信技术日新月异，各种无线通信标准层出不穷。在信号的接收和发射中，频率综合器是一个重要模块，用来产生稳定、准确、低噪声的本振信号，实现和接收(发射)信号的混频。为实现较大的信号带宽，需要本振信号覆盖很大的范围。用于本振产生的压控振荡器(VCO)一般用电容电感谐振结构，这种结构可以得到远好于环振的噪声性能。振荡器的控制电压通过控制变容管的电容值调节输出的频率。电容越大输出频率越低，电容越小输出频率越高。频率变化相对于控制电压的变化称为压控增益，如图2所示。压控增益越大意味着相同的控制电压变化可以得到更大的输出频率变化。

变容管可实现的频率变化范围较小，同时大的压控增益会恶化噪声、杂散等性能。所以一般在电路中添加一个开关电容阵列，当开关全部关闭时，电容被从电路中断开，电容阵列总电容为0。打开的开关越多，电容阵列的电容值就越大。电容阵列取不同电容值，配合变容管电容值的变化，可以实现一个较大的输出频率范围。这种方法要求相邻电容阵列输出频率范围必须有一定重叠，才能保证覆盖频段连续；其次在所需频率改变时，电路应能自动找到适合的电容阵列取值。

寻找适当电容阵列的自动频率校准(AFC)方法主要有开环计数式、开关模拟方法和闭环锁定方法等几种。闭环锁定方法需要的时间非常长，开环模拟方法由于器件失配和比较器失调影响了准确度，开环计数方法是比较常用的。

但是，现有的方案存在以下缺陷：

传统计数方式需要跨时钟域读取数据，容易造成亚稳态的问题。在计数时，因为两个时钟频率和相位是独立的，所以初始相位的不确定会引入计数误差，如图1所示，fref为参考时钟，相同频率的反馈时钟fdiv，因为初始相位不同，计数值可能有1的误差。fast vcofrequency calibration techniques for pll applications通过采用多相位时钟的方式，降低相位不确定带来的误差，这种方法增大了电路的复杂度。

发明内容

为了克服现有技术的不足，本发明的目的之一在于提供一种VCO自动校准电路，其能避免相位的不确定性，缩短自动频率校准的时间。

本发明的目的之二在于一种VCO自动校准方法，其能避免相位的不确定性，缩短自动频率校准的时间。

本发明的目的之一采用如下技术方案实现：

一种VCO自动校准电路，包括参考时钟计数器、反馈时钟计数器、状态机、压控振荡器、分频器和复位模块，所述参考时钟计数器、反馈时钟计数器、复位模块和压控振荡器均与状态机连接，复位模块、压控振荡器和反馈时钟计数器均与分频器连接；

状态机在复位状态时将参考时钟计数器、反馈时钟计数器复位，并使复位模块将分频器复位，在之后的计数状态时，使参考时钟计数器和反馈时钟计数器同时计数，当参考时钟计数器计数到预设计数值时记录反馈计数器得到的反馈计数值值，复位分频器，根据预设计数值和反馈计数值的比较结果通过二分法找到压控振荡器的最佳电容阵列值以调节压控振荡器的电容阵列。

本发明的目的之二采用如下技术方案实现：

一种VCO自动校准方法，包括以下步骤：

复位步骤：状态机将参考时钟计数器、反馈时钟计数器复位，并使复位模块将分频器复位，输出一中间电容值至压控振荡器；

计数步骤：分频器对压控振荡器的输出频率进行分频；参考时钟计数器对来自外部的输入参考时钟计数至一预设计数值，并发送至状态机；同时计数的反馈时钟计数器将参考时钟计数器计数结束时的反馈计数值并发送至状态机；该反馈计数值由对来自分频器的输出数值计数得到；

分频器复位步骤：将分频器进行复位；

比较步骤：状态机比对预设计数值和反馈计数值的大小，当反馈计数值小于预设计数值时，通过二分法减小输出至压控振荡器的电容值，当反馈计数值大于预设计数值时，则通过二分法增大输出至压控振荡器的电容值；

判断步骤：状态机判断二分法是否完成，若是，则结束校准，否则，将参考时钟计数器和反馈时钟计数器复位，之后返回计数步骤。

相比现有技术，本发明的有益效果在于：

本发明的自动VCO自动校准电路由于分频器是在计数开始时被复位，因此反馈时钟的初始相位总是稍微晚于参考时钟，消除了反馈时钟初始相位不确定从而降低计数准确性的问题；通过对分频器进行复位，能够缩短自动校准的时间。

附图说明

图1为现有技术的初始相位对计数值的影响图；

图2为VCO输出频率和控制电压、电容阵列的关系图；

图3为本发明的一种VCO自动校准电路的结构图；

图4为本发明的一种VCO自动校准方法的流程图；

图5为二分法的原理图。

具体实施方式

下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。

如图3所示，本发明提供一种VCO自动校准电路，包括参考时钟计数器11、反馈时钟计数器12、状态机13、压控振荡器14、分频器15和复位模块16，所述参考时钟计数器11、反馈时钟计数器12、复位模块16和压控振荡器14均与状态机13连接，复位模块16、压控振荡器14和反馈时钟计数器12均与分频器 15连接。

参考时钟计数器11在状态机13控制下对输入参考时钟Fref计数。即在状态机13处于计数状态时计数。反馈时钟计数器12在状态机13控制下对分频器15 的输出计数。即在状态机13处于计数状态时计数。分频器15受复位模块16控制，对压控振荡器14的输出频率做分频。复位模块16输出1时，分频器15输出保持为0，不工作；复位模块16输出为0时，分频器工作。复位模块16把状态机13的复位指令传递给分频器15。

设电容阵列位数为n，单位电容为Cu，则总电容为(2^n-1)*Cu。状态机 13在参考时钟驱动下工作，本发明中状态机13用二分法找到最佳的电容阵列，如图5所示。

结合图4，本发明还提供一种VCO自动校准方法，包括步骤如下：

S1：状态机将参考时钟计数器、反馈时钟计数器复位，并使复位模块将分频器复位，输出电容阵列的中间电容值至压控振荡器；

本步骤中，参考时钟计数器11和反馈时钟计数器12都被复位到0，状态机输出reset div复位到1，因此分频器15也通过复位模块16被复位，状态机13 输出cap sel<n-1:0>取中间值，也就是cap_sel<n-1:0>＝2^(n-1)，是压控振荡器14 电容阵列的实际值。状态机13输出afc done复位为0，此时状态机13输出reset cnt将参考时钟计数器11和反馈时钟计数器12复位到0。需要说明的是，本步骤为初始化步骤，其初始化复位信号的产生和释放在常规技术中一般由3电源检测电路配合时钟产生，服务芯片上几乎所有电路模块.复位信号产生,电路就复位,复位信号释放,电路就开始工作。普通电路模块寄存器的初始化复位动作受这个信号控制,但是通常不会由本模块产生，在普通电路模块看来,初始化复位信号是不受本模块控制的，这是本领域常规技术手段，因此实际上S1完成了初始化复位和复位解除的功能，在实际工作中，电路经过初始复位使寄存器获得默认值后，就马上解除并进入工作状态。

S2：分频器对压控振荡器的输出频率进行分频；参考时钟计数器对来自外部的输入参考时钟计数至一预设计数值，也就是参考时钟计数器计数到该预设计数值时结束计数，将预设计数值并发送至状态机；反馈时钟计数器同时计数，在参考时钟计数器计数结束时将来自分频器的输出数值计数得到一反馈计数值，并发送至状态机；

以上S2可归纳为计数状态，这个状态下，计数器11对参考时钟Fref计数固定周期数cnt_ref。在状态机13控制下，复位模块16解除分频器的复位，两个计数器11和12的复位也被解除。计数器11的复位解除后才可以计数。

当计数器11计数到指定值cnt_ref后，进入分频器复位状态S3。

S3：将分频器进行复位；分频器输出被复位为0，不再有频率输出。因为分频器是在计数开始时被复位的，因此反馈时钟的初始相位总是稍微晚于参考时钟，因此消除了反馈时钟初始相位不确定降低计数准确性的问题。

S4：状态机比对预设计数值和反馈计数值的大小，当反馈计数值小于预设计数值时，通过二分法减小输出至压控振荡器的电容值，当反馈计数值大于预设计数值时，则通过二分法增大输出至压控振荡器的电容值；

S5：状态机判断二分法是否完成，若是，则结束校准，否则，将参考时钟 计数器和反馈时钟计数器复位，之后返回步骤S3。

S1中的复位是指整个电路的总体的初始化复位，复位全部寄存器，为电路的正常工作做好准备。S4是比较反馈时钟计数器的计数器和预设计数值，从而决定应该增大还是减小输出电容值，之后还要判断二分法是否已经做完，如果是就进入结束状态，否则就对参考时钟计数器和反馈时钟计数器复位，不涉及其他寄存器的复位。

两个计数器的值被状态机13读取并对比，如果cnt_div小于cnt_ref，说明分频器15输出频率较小，就减小电容值输出cap_sel的值；反之，如果cnt_div 大于cnt_ref,就增大电容值输出cap_sel的值。因为分频器已经被复位，所以反馈时钟计数器12保持计数状态的数值不会有任何变化，这就消除了传统方法可能存在的不定态。在传统方法中，因为参考时钟和反馈时钟是非同源时钟，其相对频率和相位都是不确定的。因此在一个时钟控制下去读取另一个时钟阈产生的数据就不能保证建立时间和保持时间，有可能在数据正在变化尚未稳定时，读取数据。这时读到的数据并不是确定的高电平或低电平，而是一种中间状态，这种亚稳态的存在可能导致程序失败。虽然使用***寄存器同步的方法可以降低亚稳态引起失败的概率，还是不能彻底消除。这里提出的方法就很好的解决了这个问题。

如果二分法完成就进入结束状态，设置电容阵列cap_sel<n-1:0>为最佳值。状态机输出afc_done设置为1,校准完成。

否则进入计数器复位状态，两个计数器11和12的计数器被复位为0。之后再进入计数状态，开始新一轮计数。直到二分法完成。

上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (2)

1.一种VCO自动校准电路，其特征在于，包括参考时钟计数器、反馈时钟计数器、状态机、压控振荡器、分频器和复位模块，所述参考时钟计数器、反馈时钟计数器、复位模块和压控振荡器均与状态机连接，复位模块、压控振荡器和反馈时钟计数器均与分频器连接；状态机在复位状态时将参考时钟计数器、反馈时钟计数器复位，并使复位模块将分频器复位，在之后的计数状态时，使参考时钟计数器和反馈时钟计数器同时计数，当参考时钟计数器计数到预设计数值时记录反馈计数器得到的反馈计数值，复位分频器，根据预设计数值和反馈计数值的比较结果通过二分法找到压控振荡器的最佳电容阵列值以调节压控振荡器的电容阵列。

2.一种VCO自动校准方法，其特征在于，包括以下步骤：

复位步骤：状态机将参考时钟计数器、反馈时钟计数器复位，并使复位模块将分频器复位，输出一中间电容值至压控振荡器；

计数步骤：分频器对压控振荡器的输出频率进行分频；参考时钟计数器对来自外部的输入参考时钟计数至一预设计数值，并发送至状态机；同时计数的反馈时钟计数器将参考时钟计数器计数结束时的反馈计数值并发送至状态机；该反馈计数值由对来自分频器的输出数值计数得到；

分频器复位步骤：将分频器进行复位；

比较步骤：状态机比对预设计数值和反馈计数值的大小，当反馈计数值小于预设计数值时，通过二分法减小输出至压控振荡器的电容值，当反馈计数值大于预设计数值时，则通过二分法增大输出至压控振荡器的电容值；

判断步骤：状态机判断二分法是否完成，若是，则结束校准，否则，将参考时钟计数器和反馈时钟计数器复位，之后返回计数步骤。