CN108039345B - 反熔丝结构及其形成方法、半导体器件 - Google Patents
反熔丝结构及其形成方法、半导体器件 Download PDFInfo
- Publication number
- CN108039345B CN108039345B CN201711488681.0A CN201711488681A CN108039345B CN 108039345 B CN108039345 B CN 108039345B CN 201711488681 A CN201711488681 A CN 201711488681A CN 108039345 B CN108039345 B CN 108039345B
- Authority
- CN
- China
- Prior art keywords
- fuse
- electrode
- oxide layer
- width
- narrow portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000000463 material Substances 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 230000015556 catabolic process Effects 0.000 claims abstract description 21
- 238000002347 injection Methods 0.000 claims description 45
- 239000007924 injection Substances 0.000 claims description 45
- 238000002955 isolation Methods 0.000 claims description 37
- 238000007667 floating Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 19
- 238000012876 topography Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 230000002035 prolonged effect Effects 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- 230000005012 migration Effects 0.000 description 5
- 238000013508 migration Methods 0.000 description 5
- 239000002210 silicon-based material Substances 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004050 hot filament vapor deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 208000005189 Embolism Diseases 0.000 description 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910000085 borane Inorganic materials 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种反熔丝结构及其形成方法、半导体器件。反熔丝结构包括半导体衬底、熔丝氧化层、栅极材料层、第一电极及第二电极。半导体衬底中定义有有源区，有源区具有相互连接的宽部和窄部，熔丝氧化层形成于半导体衬底上覆盖窄部且延伸覆盖部分宽部。第一电极形成于栅极材料层上，第二电极形成于熔丝氧化层延伸覆盖区域外的宽部上，第二电极与宽部电连接。本发明中将熔断位置限制在熔丝氧化层覆盖窄部及延伸覆盖宽部的区域，由于熔丝氧化层对应在宽部的顶角和宽部与窄部连接边缘处较薄，因此更容易被击穿。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种反熔丝结构及其形成方法、半导体器件。
背景技术
熔丝和反熔丝在当前的集成电路中广泛运用，可以选择性地将器件从电路的其他部分连接或断开，以及提供逻辑操作。熔丝通过激活(熔解、断开等)熔丝，以中断或断开电连接，增加电路电阻，提供激活和未激活反熔丝结构之间的逻辑差。而反熔丝与熔丝的工作方式正好相反，反熔丝在未激活时是不导电的，而在激活(击穿、金属扩散、非晶硅变为多晶硅等)后变为导体，形成电连接，可以选择性地允许原本电学隔离的两个器件或芯片进行电学连接，且能提供用于进行逻辑操作的不同电阻值。
反熔丝单元的一般为三明治结构，包括上下电极和位于上下电极间的反熔丝介质层。目前较为成熟的反熔丝结构主要包括：ONO(氧化硅-氮化硅-氧化硅)电熔丝、非晶硅反熔丝和熔丝氧化层反熔丝。由于ONO电熔丝、非晶硅反熔丝的形成工艺与现有的CMOS工艺不兼容，因此最流行的反熔丝结构为熔丝氧化层反熔丝。熔丝氧化层反熔丝利用衬底、熔丝氧化层和栅电极构成三明治结构。但由于目前熔丝氧化层的厚度仍旧较大，导致对熔丝氧化层反熔丝进行编程的编程电压较大，需要使用高压晶体管产生编程电压。而随着半导体工艺节点的不断下降，高压晶体管的形成也会变得越来越困难。
发明内容
本发明的目的在于提供一种反熔丝结构及其形成方法，降低反熔丝结构的击穿电压。
为解决上述技术问题，本发明提供一种反熔丝结构，包括：
半导体衬底，在所述半导体衬底中通过隔离结构定义有有源区，所述有源区具有相互连接的宽部和窄部；
熔丝氧化层，形成于所述半导体衬底上，所述熔丝氧化层覆盖所述窄部且延伸覆盖部分所述宽部；
栅极材料层，形成于所述熔丝氧化层上；
第一电极，形成于所述栅极材料层上，所述第一电极与所述栅极材料层电连接；以及
第二电极，形成于所述熔丝氧化层延伸覆盖区域外的所述宽部上，所述第二电极与所述宽部电连接。
可选的，对于所述的反熔丝结构，所述熔丝氧化层自所述窄部延伸覆盖部分隔离结构，且延伸覆盖所述宽部朝向所述窄部的一侧。
可选的，对于所述的反熔丝结构，所述窄部和所述宽部的形状皆为矩形以使所述有源区具有T形表面外形，所述窄部与所述宽部的中心连线平行于所述宽部的其中一边，所述熔丝氧化层延伸覆盖所述宽部朝向所述窄部的两个顶角及所述宽部与所述窄部连接边缘处。
可选的，对于所述的反熔丝结构，所述顶角及所述边缘处的形状包含L形。
可选的，对于所述的反熔丝结构，所述窄部的宽度为所述宽部的平行向宽度的1/5～1/20。
可选的，对于所述的反熔丝结构，所述有源区包括反熔丝注入区及掺杂区，所述反熔丝注入区至少形成于所述窄部及所述宽部被所述熔丝氧化层覆盖的重叠部分中，所述掺杂区形成于所述宽部未被所述熔丝氧化层覆盖的未重叠部分中，且所述掺杂区的深度小于所述反熔丝注入区的深度使所述掺杂区位于所述宽部的所述反熔丝注入区上；所述反熔丝注入区和所述掺杂区的掺杂类型不同。
可选的，对于所述的反熔丝结构，所述反熔丝注入区的浓度介于1e14/cm2-1e15/cm2之间。
本发明还提供一种反熔丝结构的形成方法，包括：
提供半导体衬底；
在所述半导体衬底中形成隔离结构以定义出有源区，所述有源区具有相互连接的宽部和窄部；
形成熔丝氧化层于所述半导体衬底上，所述熔丝氧化层覆盖所述窄部并延伸覆盖部分所述宽部；
形成栅极材料层于所述熔丝氧化层上；以及
形成第一电极于所述栅极材料层上以及形成第二电极于所述熔丝氧化层延伸覆盖区域外的所述宽部上，所述第一电极与所述栅极材料层电连接，所述第二电极与所述宽部电连接。
可选的，对于所述的反熔丝结构的形成方法，所述熔丝氧化层自所述窄部延伸覆盖部分隔离结构，且延伸覆盖所述宽部朝向所述窄部的一侧。
可选的，对于所述的反熔丝结构的形成方法，所述窄部和所述宽部的形状皆为矩形以使所述有源区具有T形表面外形，所述窄部与所述宽部的中心连线平行于所述宽部的其中一边，所述熔丝氧化层延伸覆盖所述宽部朝向所述窄部的两个顶角及所述宽部与所述窄部连接边缘处。
可选的，对于所述的反熔丝结构的形成方法，所述顶角及所述边缘处的形状包含L形。
可选的，对于所述的反熔丝结构的形成方法，在形成所述第一电极和形成所述第二电极之后，还包括：
对所述第一电极和所述第二电极接入电源，以在所述熔丝氧化层对应在所述宽部的顶角和所述宽部与所述窄部连接边缘处击穿所述熔丝氧化层。
可选的，对于所述的反熔丝结构的形成方法，所述窄部的宽度为所述宽部的平行向宽度的1/5～1/20。
可选的，对于所述的反熔丝结构的形成方法，在所述半导体衬底中形成隔离结构以定义出有源区的步骤包括：
所述半导体衬底中且邻近其上表面的区域中形成有掺杂区，通过光刻工艺和刻蚀工艺形成沟槽在所述半导体衬底中，所述沟槽定义出相互连接的第一浮台结构和第二浮台结构，所述第一浮台结构的宽度小于所述第二浮台结构的平行向宽度，所述沟槽的深度大于所述掺杂区的深度；
填充隔离材料在所述沟槽中，以形成所述隔离结构；以及
对所述第一浮台结构和部分所述第二浮台结构进行掺杂，对应形成所述窄部和所述宽部，掺杂后形成反熔丝注入区，所述反熔丝注入区至少形成于所述窄部及所述宽部被所述熔丝氧化层覆盖的重叠部分中，并使得所述掺杂区位于所述宽部未被所述熔丝氧化层覆盖的未重叠部分中，且所述掺杂区的深度小于所述反熔丝注入区的深度使所述掺杂区位于所述宽部的所述反熔丝注入区上；所述反熔丝注入区和所述掺杂区的掺杂类型不同。
可选的，对于所述的反熔丝结构的形成方法，所述反熔丝注入区的浓度介于1e14/cm2-1e15/cm2之间。
本发明还提供一种半导体器件，包括：
半导体衬底，在所述半导体衬底中通过隔离结构定义有有源区，所述有源区具有相互连接的宽部和窄部；
第一反熔丝材料层，形成于所述半导体衬底上覆盖所述窄部且延伸覆盖部分所述宽部；
第二反熔丝材料层，形成于所述第一反熔丝材料层上；
第一电极，形成于所述第二反熔丝材料层上，所述第一电极与所述栅极材料层电连接；以及
第二电极，形成于第一反熔丝材料层延伸覆盖区域外的所述宽部上，所述第二电极与所述宽部电连接，并且所述第一反熔丝材料层与所述第二反熔丝材料层的其中之一具有反熔丝击穿特性，其位置选择包含经由被延伸覆盖的所述宽部，以提供所述第一电极与所述第二电极之间的电连接选择路径。
在本发明提供的反熔丝结构及其形成方法中，有源区具有相互连接的宽部和窄部，熔丝氧化层形成于半导体衬底上覆盖窄部且延伸覆盖部分宽部。因此本发明中可以将熔断位置限制在宽部连接窄部的一侧，而且熔丝氧化层对应在宽部的顶角和/或宽部与窄部连接边缘处较薄，更容易被击穿，从而更适合目前低能耗的需求。
由于熔丝氧化层更容易被击穿，可以降低对周边电路布局复杂度的需求，从而简化周边电路结构，当制备存储器时，能够提高存储器容量。
附图说明
图1绘示现有技术一种反熔丝结构的结构示意图。
图2绘示本发明一实施例的反熔丝结构的结构示意图。
图3绘示沿图2中A-A'的剖面示意图。
图4绘示本发明一实施例的反熔丝结构的形成方法的流程图。
图5绘示本发明一实施例的在半导体衬底中形成沟槽的示意图。
图6绘示本发明另一实施例的半导体结构的结构示意图。
其中，附图标记如下：
1，10，100-半导体衬底；
11，111，1011-宽部；
12，112，1012-窄部；
113，1013-反熔丝注入区；
114，1014-掺杂区；
101-沟槽；
1016-第一反熔丝材料层；
1017-第二反熔丝材料层；
2，20-栅极结构；
210-熔丝氧化层；
220-栅极材料层；
31，310，1018-第一电极；
32，320，1019-第二电极；
4，40，1015-隔离结构。
具体实施方式
下面将结合示意图对本发明的反熔丝结构及其形成方法、半导体器件进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下面的描述中，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域、焊盘和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在***层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个***层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
图1为一种反熔丝结构的结构示意图。如图1所示，所述反熔丝结构包括半导体衬底1，所述半导体衬底1中形成有隔离结构4，所述隔离结构4例如是通过挖槽和填充工艺形成。所述隔离结构4定义出有源区，所述有源区包括宽部11和窄部12，栅极结构2形成在所述半导体衬底1上，覆盖部分所述窄部12，但并不与所述宽部11接触。所述栅极结构2可以包括位于半导体衬底1上的熔丝氧化层及位于熔丝氧化层上的多晶硅层。在所述栅极结构2上形成有第一电极31，在所述宽部11上形成有第二电极32。当在第一电极31和第二电极32可为栓塞型态，第一电极31和第二电极32上个别接合更大面积的金属垫。当经由金属垫通电使第一电极31和第二电极32之间产生足够电压时，熔丝氧化层被击穿，从而实现反熔丝功能。然而，可以理解的是，窄部12相比宽部11较窄，从而电阻较高，熔丝氧化层在击穿时需要施加较大的电流才能实现。
为此，本发明提供了一种反熔丝结构及其形成方法，以提供一种更容易实现的反熔丝结构。具体的，参考图2所示的本发明一实施例的反熔丝结构的结构示意图以及图3所示的沿图2中A-A'的剖面示意图。本发明的反熔丝结构包括：
半导体衬底10，在所述半导体衬底10中通过隔离结构40定义有有源区，所述有源区具有相互连接的宽部111和窄部112；
熔丝氧化层210，形成于所述半导体衬底100上，所述熔丝氧化层210覆盖所述窄部112且延伸覆盖部分所述宽部111；
栅极材料层220，形成于所述熔丝氧化层210上；
第一电极310，形成于所述栅极材料层220上，所述第一电极310与所述栅极材料层220电连接；以及
第二电极320，形成于所述熔丝氧化层210延伸覆盖区域外的所述宽部111上，所述第二电极320与所述宽部111电连接。
因此本发明中可以将熔断位置限制在宽部111连接窄部112的一侧，而且熔丝氧化层对应在宽部的顶角和/或宽部与窄部连接边缘处较薄，更容易被击穿，从而更适合目前低能耗的需求。
在一个实施例中，所述半导体衬底10的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在一个实施例中，所述半导体衬底10选用单晶硅材料构成。在所述半导体衬底10中还可以形成有埋层(图中未示出)等公知的结构，本发明对此不予限制。
所述隔离结构40可以是现有材质形成，例如包括有氧化硅和/或氮化硅等，在一个实施例中，包括有氧化硅。可以理解的是，隔离结构40是挖槽后生长形成。
所述隔离结构40在所述半导体衬底10中定义出有源区，具体的，所述有源区具有相互连接的宽部111和窄部112。
在一个实施例中，所述窄部112和所述宽部111的形状皆为矩形以使所述有源区具有T形表面外形。
在一个实施例中，所述窄部112与所述宽部111的中心连线平行于所述宽部111的其中一边，即所述窄部112连接所述宽部111朝向所述窄部112的一侧的中间。
在一个实施例中，所述窄部112的宽度W2为所述宽部111的平行向宽度W1的1/5～1/20，例如，1/6，1/7，1/8，1/9，1/10，1/11，1/12，1/13，1/14，1/15，1/16，1/17，1/18，1/19等。通过这一宽度关系的设置，有助于调整所述窄部112和所述宽部111的电阻，从而使得不同的有源区(即所述窄部112和所述宽部111)可以流经不同的电流，例如，在所述宽部111可流经编程电流，在所述窄部112可流经击穿电流。
熔丝氧化层210，形成于所述半导体衬底10上覆盖所述窄部112且延伸覆盖部分所述宽部111。具体的，所述熔丝氧化层210还覆盖在所述隔离结构40上，即所述熔丝氧化层210自所述窄部112延伸覆盖部分隔离结构40，且延伸覆盖所述宽部111朝向所述窄部112的一侧。所述熔丝氧化层210延伸覆盖所述宽部111朝向所述窄部112的两个顶角及所述宽部111与所述窄部112连接边缘处。因此，所述熔丝氧化层210在有源区的边缘拐角处相比位于隔离结构40处会薄一些，并且，在有源区的边缘拐角处的熔丝氧化层210的质量也会相对而言差一些，从而会使得击穿点P限制在所述熔丝氧化层210对应在所述宽部111的顶角和/或所述宽部111与所述窄部112连接边缘处。
在一个实施例中，所述顶角及所述边缘处的形状包含L形。
在一个实施例中，所述熔丝氧化层210与所述宽部111具有重叠部分，该重叠部分的宽度S可以是对应工艺中所允许的最小值。可以理解的是，依据实际工艺的不同，该宽度S具有不同的数值。
所述栅极材料层220形成于所述熔丝氧化层210上。在一个实施例中，栅极结构20包括所述栅极材料层220和所述熔丝氧化层210。
在一个实施例中，所述栅极材料层220的材质可以是多晶硅，也可以是金属，例如是钨、氮化钛、氮化钽、钛铝合金等。
如图3所示，所述有源区的所述宽部111包括反熔丝注入区113及掺杂区114，所述反熔丝注入区113至少形成于所述窄部112及所述宽部111被所述熔丝氧化层210覆盖的重叠部分中，所述掺杂区114形成于所述宽部111未被所述熔丝氧化层210覆盖的未重叠部分中，且所述掺杂区114的深度小于所述反熔丝注入区113的深度使所述掺杂区114位于所述宽部111的所述反熔丝注入区113上；所述反熔丝注入区113和所述掺杂区114的掺杂类型不同。
例如，所述反熔丝注入区113为P型注入，而所述掺杂区114为N型注入。
在一个实施例中，所述反熔丝注入区113的浓度介于1e14/cm2-1e15/cm2之间。
所述第一电极310和第二电极320的材质可以为金属或多晶硅，例如铝电极等。
此外，所述第一电极310上还可以形成有一金属层(例如接合更大面积的金属垫，未图示)，所述第二电极320上也可以形成有另一金属层(例如也是接合更大面积的金属垫，未图示)，所述一金属层和所述另一金属层可以是同层，也可以是不同层，可以依据实际需求而设定。
则可以理解的是，所述一金属层和所述另一金属层与下方材料层(例如栅极结构、有源区等)之间可以形成有介质层(未图示)，所述第一电极310和所述第二电极320位于所述介质层中。
下面请参考图2和图3，并结合图4，图5，对本发明的反熔丝结构的形成方法进行说明。
本方法包括：
步骤S11，提供半导体衬底；
步骤S12，在所述半导体衬底中形成隔离结构以定义出有源区，所述有源区具有相互连接的宽部和窄部；
步骤S13，形成熔丝氧化层于所述半导体衬底上，所述熔丝氧化层覆盖所述窄部并延伸覆盖部分所述宽部；
步骤S14，形成栅极材料层于所述熔丝氧化层上；以及
步骤S15，形成第一电极于所述栅极材料层上以及形成第二电极于所述熔丝氧化层延伸覆盖区域外的所述宽部上，所述第一电极与所述栅极材料层电连接，形成第二电极于所述宽部上，所述第二电极与所述宽部电连接。
具体的，对于步骤S11，提供半导体衬底10。在一个实施例中，所述半导体衬底10具有相对设置的第一表面和第二表面，所述半导体衬底10邻近所述第一表面(即上表面)的区域中具有一掺杂区114。所述半导体衬底10的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在一个实施例中，所述半导体衬底10选用单晶硅材料构成。在所述半导体衬底10中还可以形成有埋层(图中未示出)等公知的结构，本发明对此不予限制。
所述掺杂区114例如是通过在半导体衬底10中进行离子注入形成，更具体的，可以是在半导体衬底10上外延生长后再进行离子注入形成。在一个实施例中，对于PMOS而言，所述掺杂区114可以为离子注入形成的N阱。
对于步骤S12，结合图2、图3和图5所示，在所述半导体衬底10中形成隔离结构40以定义有源区，所述有源区具有相互连接的宽部111和窄部112。
在一个实施例中，可以是在所述掺杂区114中形成沟槽101，且所述沟槽101的开口朝向所述第一表面(即上表面)，这一过程可以采用光刻工艺和刻蚀工艺完成。所述沟槽101的数量可以依据实际具体结构而定，例如针对一个DRAM单元，可以是只有一个沟槽101；例如针对DRAM阵列，则包括多个沟槽101。
所述沟槽101定义出相互连接的第一浮台结构111'和第二浮台结构112'，所述第二浮台结构112'的宽度W2小于所述第一浮台结构111'的平行向宽度W1，所述沟槽的深度大于所述掺杂区114的深度。此时，所述第一浮台结构111'和所述第二浮台结构112'皆可以是所述掺杂区114。由于所述沟槽101将用作形成隔离结构，因此所述沟槽101的深度大于所述掺杂区114的深度将有助于提高隔离结构的性能，避免不需要的导通。
在一个实施例中，所述第一浮台结构111'和所述第二浮台结构112'的形状皆为矩形以使所述有源区具有T形表面外形。
在一个实施例中，所述第一浮台结构111'与所述第二浮台结构112'的中心连线平行于所述第一浮台结构111'的其中一边，即所述第二浮台结构112'连接所述第一浮台结构111'朝向所述第二浮台结构112'的一侧的中间。
在一个实施例中，所述第二浮台结构112'的宽度W2为所述第一浮台结构111'的平行向宽度W1的1/5～1/20，例如，1/6，1/7，1/8，1/9，1/10，1/11，1/12，1/13，1/14，1/15，1/16，1/17，1/18，1/19等。通过这一宽度关系的设置，有助于调整之后形成的所述窄部112和所述宽部111的电阻，从而使得不同的有源区(即所述窄部112和所述宽部111)可以流经不同的电流，例如，在所述宽部111可流经编程电流，在所述窄部112可流经击穿电流。
接着，在所述沟槽中填充隔离材料，以形成所述隔离结构40。
在一个实施例中，所述隔离材料包括氧化硅和氮化硅中的至少一种，例如，可以是氧化硅。
所述隔离结构40上表面与所述半导体衬底10的上表面齐平，这可以在形成隔离材料后经由平坦化工艺完成。
之后，对所述第一浮台结构111'和部分所述第二浮台结构112'进行掺杂，对应形成所述宽部111和所述窄部112，掺杂后形成反熔丝注入区(Antifuse implant)113，所述反熔丝注入区113至少形成于所述窄部112及所述宽部111被所述熔丝氧化层210覆盖的重叠部分中，并使得所述掺杂区114位于所述宽部111未被所述熔丝氧化层210覆盖的未重叠部分中，且所述掺杂区114的深度小于所述反熔丝注入区113的深度使所述掺杂区114位于所述宽部111的所述反熔丝注入区113上；所述反熔丝注入区114和所述掺杂区114的掺杂类型不同。
例如，所述掺杂区114为N型掺杂，则采用P型掺杂离子进行离子注入，例如硼等三价元素。若对于掺杂区114为P型掺杂的情况，则采用N型掺杂离子进行离子注入，例如磷等五价元素。
可以通过控制注入能量，使得掺杂离子注入至所述掺杂区114相应部分中，以形成所述反熔丝注入区113。
在一个实施例中，所述离子注入浓度介于1e14/cm2-1e15/cm2之间。
在注入时，为了避免掺杂离子对隔离结构40等膜层产生干扰，可以采用一掩膜进行遮蔽。
在一个实施例中，所述掩膜可以是离子注入设备中的遮蔽模块，其紧贴着半导体衬底10以实现遮蔽。
在一个实施例中，所述掩膜可以是光刻胶，所述光刻胶经由光刻工艺后，覆盖在所述半导体衬底10上，暴露第一浮台结构111'和第二浮台结构112'，从而实现遮蔽。
待离子注入工艺完成后，将所述掩膜移除即可。对于采用光刻胶实现的掩膜，可以采用灰化过程去除，并进行湿法清洗。
对于步骤S13，形成熔丝氧化层210于所述半导体衬底10上，所述熔丝氧化层210覆盖所述窄部112并延伸覆盖部分所述宽部111。
在一个实施例中，所述熔丝氧化层210可以采用化学气相沉积工艺形成，例如，可以是氧化硅材质。
在一个实施例中，所述熔丝氧化层210的厚度小于等于通过这一厚度的设定，可以满足器件小型化的需求，也有助于降低击穿电压。
具体的，所述熔丝氧化层210还覆盖在所述隔离结构40上，即所述熔丝氧化层210自所述窄部112延伸覆盖部分隔离结构40，且延伸覆盖所述宽部111朝向所述窄部112的一侧。所述熔丝氧化层210延伸覆盖所述宽部111朝向所述窄部112的两个顶角及所述宽部111与所述窄部112连接边缘处。因此，所述熔丝氧化层210在有源区的边缘拐角处相比位于隔离结构40处会薄一些，并且，在有源区的边缘拐角处的熔丝氧化层210的质量也会相对而言差一些，从而会使得击穿点P限制在所述熔丝氧化层210对应在所述宽部111的顶角和/或所述宽部111与所述窄部112连接边缘处。
在一个实施例中，所述顶角及所述边缘处的形状包含L形。
在一个实施例中，所述熔丝氧化层210与所述宽部111具有重叠部分，该重叠部分的宽度S可以是对应工艺中所允许的最小值。可以理解的是，依据实际工艺的不同，该宽度S具有不同的数值。
对于步骤S14，形成栅极材料层220于所述熔丝氧化层210上。所述栅极材料层220例如可以是多晶硅材质，也可以是金属材质，例如是钨、氮化钛、氮化钽、钛铝合金等。所述栅极材料层220的形成过程可以采用现有工艺完成，例如对于多晶硅材质的栅极材料层220，可以采用催化化学气相沉积法(Cat-CVD)制备。
在一个实施例中，栅极结构20包括所述栅极材料层220和所述熔丝氧化层210。
对于步骤S15，形成第一电极310于所述栅极材料层220上以及形成第二电极320于所述熔丝氧化层210延伸覆盖区域外的所述宽部111上，所述第一电极310与所述栅极材料层220电连接，所述第二电极320与所述宽部111电连接。
所述第一电极310和第二电极320的材质可以为金属或多晶硅，例如铝电极等。
所述第一电极310和第二电极320同时形成，可以采用如下过程：
进行电极材料层的形成。
具体包括形成非晶硅膜，可以通过提供硅烷类气体并升温以使硅烷类气体热分解，从而可以在掺杂区114上和栅极材料层220上形成一整面的非晶硅膜。
所述非晶硅膜可以在20-200Torr下形成，可以供给10-500sccm如硅烷类气体或氨基硅烷类气体。
然后，经过通过热处理使得所述非晶硅膜转变形成多晶硅膜。
热处理可以在800℃-950℃下进行10-200秒，例如在900℃下进行30秒。另外，进行热处理的腔内部的压强可以是1-10Torr。
进行热处理时，非晶硅可能会发生硅迁移(silicon migration)。在发生硅迁移的情况下产生表面的硅凝聚的现象(Silicon algglomeration)，随之表面变得不均匀而存在厚度变薄的问题。
为了防止这种现象，形成非晶硅膜之后，进行热处理工艺之前可以进行预处理工艺。预处理工艺是通过在热处理之前流过包含有氮(N)、碳(C)、氧(O)、硼(B)中任一种或多种元素的预处理气体的方法进行。例如，通过将一氧化二氮(N2O)、乙烯(C2H4)、氨(NH3)、乙硼烷(B2H6)中任一种以上预处理气体流到非晶硅膜上的方法进行。
在经过预处理过程的情况下，预处理气体被热分解，预处理气体的元素(例如N、C、O、B中的至少一种)和硅元素结合。因此，在结合之后施加热处理，则可以防止由硅之间的结合引起的硅迁移现象，在防止硅迁移的情况下表面可以均匀分布，具有改善表面粗糙度的效果。这样，在之后电极形成后，可以降低接触电阻。
在多晶硅膜形成后，例如，采用光刻工艺暴露出需要去除的多晶硅，而被光刻胶覆盖的多晶硅将在其余的多晶硅去除之后，作为电极(所述第一电极310和第二电极320)。
可以采用光刻胶为掩膜，进行刻蚀去除不需要的多晶硅，可以采用湿法刻蚀或是干法刻蚀进行，例如，采用溴基气体进行刻蚀。
以上介绍了刻蚀方法形成电极的过程。可以理解的是，还可以采用其他方法进行电极的形成，例如，可以采用挖槽后填充的方法。
此外，对于电极为金属材质的情况，同样可以采用先沉积再刻蚀的方法，也可以采用介质层挖槽后填充的方法。
可以理解的是，对于刻蚀方法形成的电极，之后可以继续形成介质层在半导体衬底10上，包围所述电极(顶端暴露出，以实现与后续膜层的连接)。
在形成第一电极310和形成第二电极320之后，还包括：在所述第一电极310上可以形成一金属层(例如接合更大面积的金属垫，未图示)，在所述第二电极320上可以形成另一金属层(例如也是接合更大面积的金属垫，未图示)，所述一金属层和所述另一金属层可以是同层，也可以是不同层，可以依据实际需求而设定。
在形成第一电极310和形成第二电极320之后，还包括：在所述第一电极310和第二电极320上接入电源，以在所述熔丝氧化层210对应在所述宽部111的顶角和/或所述宽部111与所述窄部112连接边缘处击穿所述熔丝氧化层210。
如上描述可知，击穿会容易实现，并且位置固定。
此外，本发明还提供一种半导体器件，如图6所示，包括：
半导体衬底100，在所述半导体衬底中通过隔离结构定义有有源区，所述有源区具有相互连接的宽部1011和窄部1012；
第一反熔丝材料层1016，形成于所述半导体衬底100上覆盖所述窄部1012且延伸覆盖部分所述宽部1011；
第二反熔丝材料层1017，形成于所述第一反熔丝材料层1016上；
第一电极1018，形成于所述第二反熔丝材料层1017上，所述第一电极1018与所述第二反熔丝材料层1017电连接；以及
第二电极1019，形成于第一反熔丝材料层1016延伸覆盖区域外的所述宽部1011上，所述第二电极1019与所述宽部1011电连接，并且所述第一反熔丝材料层1016与所述第二反熔丝材料层1017的其中之一具有反熔丝击穿特性，其位置选择包含经由被延伸覆盖的所述宽部，以提供所述第一电极1018与所述第二电极1019之间的电连接选择路径。
例如，图6中示意性的示出了P1和P2两个击穿位置，分别表示所述第一反熔丝材料层1016的击穿和所述第二反熔丝材料层1017的击穿。例如，当所述第二反熔丝材料层1017在P2处击穿后，实现了第一电极1018和第二电极1019之间的电连接，可以理解的是，此时第一反熔丝材料层1016可以是处于导通状态。
更具体的，所述有源区的所述宽部1011包括反熔丝注入区1013及掺杂区1014，所述反熔丝注入区1013至少形成于所述窄部1012及所述宽部1011被所述第一反熔丝材料层1016覆盖的重叠部分中，所述掺杂区1014形成于所述宽部1011未被所述第一反熔丝材料层1016覆盖的未重叠部分中，且所述掺杂区1014的深度小于所述反熔丝注入区1013的深度使所述掺杂区1014位于所述宽部1011的所述反熔丝注入区1013上；所述反熔丝注入区1013和所述掺杂区1014的掺杂类型不同。
综上所述，在本发明提供的反熔丝结构的形成方法中，有源区具有相互连接的宽部和窄部，熔丝氧化层形成于半导体衬底上覆盖窄部且延伸覆盖部分宽部。因此本发明中可以将熔断位置限制在宽部连接窄部的一侧，而且熔丝氧化层对应在宽部的顶角和/或宽部与窄部连接边缘处较薄，更容易被击穿，从而更适合目前低能耗的需求。
由于熔丝氧化层更容易被击穿，可以降低对周边电路布局复杂度的需求，从而简化周边电路结构，当制备存储器时，能够提高存储器容量。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (14)
1.一种反熔丝结构，其特征在于，包括：
半导体衬底，在所述半导体衬底中通过隔离结构定义有有源区，所述有源区具有相互连接的宽部和窄部；
熔丝氧化层，形成于所述半导体衬底上，所述熔丝氧化层覆盖所述窄部且延伸覆盖所述宽部朝向所述窄部的两个顶角及所述宽部与所述窄部连接边缘处，所述熔丝氧化层与所述宽部的重叠部分的宽度是对应工艺中所允许的最小值，所述熔丝氧化层还自所述窄部延伸覆盖部分所述隔离结构，且所述熔丝氧化层在所述宽部的顶角和/或所述宽部与所述窄部连接边缘处的部分相比位于所述隔离结构上的部分薄；
栅极材料层，形成于所述熔丝氧化层上；
第一电极，形成于所述栅极材料层上，所述第一电极与所述栅极材料层电连接；以及
第二电极，形成于所述熔丝氧化层延伸覆盖区域外的所述宽部上，所述第二电极与所述宽部电连接。
2.如权利要求1所述的反熔丝结构，其特征在于，所述窄部和所述宽部的形状皆为矩形以使所述有源区具有T形表面外形，所述窄部与所述宽部的中心连线平行于所述宽部的其中一边。
3.如权利要求1所述的反熔丝结构，其特征在于，所述顶角及所述边缘处的形状包含L形。
4.如权利要求2所述的反熔丝结构，其特征在于，所述窄部的宽度为所述宽部的平行向宽度的1/5～1/20。
5.如权利要求1至4任一项所述的反熔丝结构，其特征在于，所述有源区包括反熔丝注入区及掺杂区，所述反熔丝注入区至少形成于所述窄部及所述宽部被所述熔丝氧化层覆盖的重叠部分中，所述掺杂区形成于所述宽部未被所述熔丝氧化层覆盖的未重叠部分中，且所述掺杂区的深度小于所述反熔丝注入区的深度使所述掺杂区位于所述宽部的所述反熔丝注入区上；所述反熔丝注入区和所述掺杂区的掺杂类型不同。
6.如权利要求5所述的反熔丝结构，其特征在于，所述反熔丝注入区的浓度介于1e14/cm2-1e15/cm2之间。
7.一种反熔丝结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底中形成隔离结构以定义出有源区，所述有源区具有相互连接的宽部和窄部；
形成熔丝氧化层于所述半导体衬底上，所述熔丝氧化层覆盖所述窄部并延伸覆盖所述宽部朝向所述窄部的两个顶角及所述宽部与所述窄部连接边缘处，所述熔丝氧化层与所述宽部的重叠部分的宽度是对应工艺中所允许的最小值，所述熔丝氧化层还自所述窄部延伸覆盖部分所述隔离结构，且所述熔丝氧化层在所述宽部的顶角和/或所述宽部与所述窄部连接边缘处的部分相比位于所述隔离结构上的部分薄；
形成栅极材料层于所述熔丝氧化层上；以及
形成第一电极于所述栅极材料层上以及形成第二电极于所述熔丝氧化层延伸覆盖区域外的所述宽部上，所述第一电极与所述栅极材料层电连接，所述第二电极与所述宽部电连接。
8.如权利要求7所述的反熔丝结构的形成方法，其特征在于，所述窄部和所述宽部的形状皆为矩形以使所述有源区具有T形表面外形，所述窄部与所述宽部的中心连线平行于所述宽部的其中一边。
9.如权利要求7所述的反熔丝结构的形成方法，其特征在于，所述顶角及所述边缘处的形状包含L形。
10.如权利要求7所述的反熔丝结构的形成方法，其特征在于，在形成所述第一电极和形成所述第二电极之后，还包括：
对所述第一电极和所述第二电极接入电源，以在所述熔丝氧化层对应在所述宽部的顶角和所述宽部与所述窄部连接边缘处击穿所述熔丝氧化层。
11.如权利要求10所述的反熔丝结构的形成方法，其特征在于，所述窄部的宽度为所述宽部的平行向宽度的1/5～1/20。
12.如权利要求7至11任一项所述的反熔丝结构的形成方法，其特征在于，在所述半导体衬底中形成隔离结构以定义出有源区的步骤包括：
所述半导体衬底中且邻近其上表面的区域中形成有掺杂区，通过光刻工艺和刻蚀工艺形成沟槽在所述半导体衬底中，所述沟槽定义出相互连接的第一浮台结构和第二浮台结构，所述第一浮台结构的宽度小于所述第二浮台结构的平行向宽度，所述沟槽的深度大于所述掺杂区的深度；
填充隔离材料在所述沟槽中，以形成所述隔离结构；以及
对所述第一浮台结构和部分所述第二浮台结构进行掺杂，对应形成所述窄部和所述宽部，掺杂后形成反熔丝注入区，所述反熔丝注入区至少形成于所述窄部及所述宽部被所述熔丝氧化层覆盖的重叠部分中，并使得所述掺杂区位于所述宽部未被所述熔丝氧化层覆盖的未重叠部分中，且所述掺杂区的深度小于所述反熔丝注入区的深度使所述掺杂区位于所述宽部的所述反熔丝注入区上；所述反熔丝注入区和所述掺杂区的掺杂类型不同。
13.如权利要求12所述的反熔丝结构的形成方法，其特征在于，所述反熔丝注入区的浓度介于1e14/cm2-1e15/cm2之间。
14.一种半导体器件，其特征在于，包括：
半导体衬底，在所述半导体衬底中通过隔离结构定义有有源区，所述有源区具有相互连接的宽部和窄部；
第一反熔丝材料层，形成于所述半导体衬底上覆盖所述窄部且延伸覆盖部分所述宽部；
第二反熔丝材料层，形成于所述第一反熔丝材料层上；
第一电极，形成于所述第二反熔丝材料层上，所述第一电极与所述第二反熔丝材料层电连接；以及
第二电极，形成于第一反熔丝材料层延伸覆盖区域外的所述宽部上，所述第二电极与所述宽部电连接，并且所述第一反熔丝材料层与所述第二反熔丝材料层的其中之一具有反熔丝击穿特性，其位置选择包含经由被延伸覆盖的所述宽部，以提供所述第一电极与所述第二电极之间的电连接选择路径。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711488681.0A CN108039345B (zh) | 2017-12-29 | 2017-12-29 | 反熔丝结构及其形成方法、半导体器件 |
| PCT/CN2018/125298 WO2019129257A1 (en) | 2017-12-29 | 2018-12-29 | Anti-fuse structure and method for fabricating same, as well as semiconductor device |
| US16/882,195 US11043450B2 (en) | 2017-12-29 | 2020-05-22 | Anti-fuse structure and method for fabricating same, as well as semiconductor device |
| US17/322,000 US11798881B2 (en) | 2017-12-29 | 2021-05-17 | Anti-fuse structure and method for fabricating same, as well as semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711488681.0A CN108039345B (zh) | 2017-12-29 | 2017-12-29 | 反熔丝结构及其形成方法、半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108039345A CN108039345A (zh) | 2018-05-15 |
| CN108039345B true CN108039345B (zh) | 2018-12-11 |
Family
ID=62098081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711488681.0A Active CN108039345B (zh) | 2017-12-29 | 2017-12-29 | 反熔丝结构及其形成方法、半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11043450B2 (zh) |
| CN (1) | CN108039345B (zh) |
| WO (1) | WO2019129257A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108039345B (zh) | 2017-12-29 | 2018-12-11 | 长鑫存储技术有限公司 | 反熔丝结构及其形成方法、半导体器件 |
| CN113496987B (zh) * | 2020-04-08 | 2024-03-29 | 长鑫存储技术有限公司 | 反熔丝器件及反熔丝单元 |
| CN111430349B (zh) * | 2020-04-29 | 2021-08-10 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456710A (zh) * | 2012-06-04 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | Mos器件及其制造方法 |
| CN105849861A (zh) * | 2014-04-03 | 2016-08-10 | 赛鼎矽公司 | 反熔丝存储器单元 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882027B2 (en) * | 2003-05-28 | 2005-04-19 | Infineon Technologies Ag | Methods and apparatus for providing an antifuse function |
| US20050124097A1 (en) * | 2003-12-05 | 2005-06-09 | Advanced Micro Devices, Inc | Integrated circuit with two phase fuse material and method of using and making same |
| US7678620B2 (en) * | 2006-10-05 | 2010-03-16 | Freescale Semiconductor, Inc. | Antifuse one time programmable memory array and method of manufacture |
| KR100866960B1 (ko) * | 2007-02-16 | 2008-11-05 | 삼성전자주식회사 | 반도체 집적 회로 |
| JP2011171634A (ja) * | 2010-02-22 | 2011-09-01 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| KR101966278B1 (ko) * | 2012-12-28 | 2019-04-08 | 에스케이하이닉스 주식회사 | 반도체 소자의 안티 퓨즈 어레이 및 그 제조 방법 |
| US10032783B2 (en) * | 2015-10-30 | 2018-07-24 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits having an anti-fuse device and methods of forming the same |
| CN108039345B (zh) * | 2017-12-29 | 2018-12-11 | 长鑫存储技术有限公司 | 反熔丝结构及其形成方法、半导体器件 |
-
2017
- 2017-12-29 CN CN201711488681.0A patent/CN108039345B/zh active Active
-
2018
- 2018-12-29 WO PCT/CN2018/125298 patent/WO2019129257A1/en active Application Filing
-
2020
- 2020-05-22 US US16/882,195 patent/US11043450B2/en active Active
-
2021
- 2021-05-17 US US17/322,000 patent/US11798881B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456710A (zh) * | 2012-06-04 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | Mos器件及其制造方法 |
| CN105849861A (zh) * | 2014-04-03 | 2016-08-10 | 赛鼎矽公司 | 反熔丝存储器单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11798881B2 (en) | 2023-10-24 |
| US11043450B2 (en) | 2021-06-22 |
| US20200357741A1 (en) | 2020-11-12 |
| US20210272899A1 (en) | 2021-09-02 |
| CN108039345A (zh) | 2018-05-15 |
| WO2019129257A1 (en) | 2019-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105702739B (zh) | 屏蔽栅沟槽mosfet器件及其制造方法 | |
| US10468402B1 (en) | Trench diode and method of forming the same | |
| CN104157688B (zh) | 具有槽屏蔽电极结构的半导体器件 | |
| KR100415490B1 (ko) | 파워 모스 소자 및 그 제조 방법 | |
| US7109110B2 (en) | Method of manufacturing a superjunction device | |
| US6455379B2 (en) | Power trench transistor device source region formation using silicon spacer | |
| CN108039345B (zh) | 反熔丝结构及其形成方法、半导体器件 | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| JPS622708B2 (zh) | ||
| CN106876449A (zh) | 一种沟槽金属－氧化物半导体及其制备方法 | |
| CN106158868B (zh) | 掩膜式只读存储阵列、其制作方法以及存储器的制作方法 | |
| CN109390317A (zh) | 反熔丝结构及其形成方法、半导体器件 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| KR100311842B1 (ko) | 컨택트 형성 방법 및 반도체 장치 | |
| CN105938848A (zh) | 一种用于芯片级封装的肖特基芯片 | |
| CN205428934U (zh) | 一种用于芯片级封装的肖特基芯片 | |
| CN110112069A (zh) | 一种功率器件及其制作方法 | |
| CN215731715U (zh) | 集成电路 | |
| CN209344081U (zh) | 功率器件的内置电阻结构 | |
| JP6858091B2 (ja) | 半導体装置およびその製造方法 | |
| JP2018018849A (ja) | 半導体装置およびその製造方法 | |
| CN105977298A (zh) | 屏蔽栅功率器件及其制造方法 | |
| TWI575689B (zh) | 半導體裝置及其製造方法 | |
| KR0178291B1 (ko) | 횡방향 고속 바이폴라 트랜지스터 및 그의 제조방법 | |
| KR20230040759A (ko) | 탄소기반물질을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자 및 이를 포함하는 전자장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181023 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: Ever power integrated circuit Co Ltd |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |